Towards implementing multi-channels, ring-oscillator-based, Vernier time-to-digital converter in FPGAs: key design points and construction method
对于TOF正电子发射断层成像（TOF PET）探测器，时间-数字转换器（TDC）对于解决光子对的符合时间至关重要。最近，我们的团队报道了一种高效的TDC结构，称为基于环形振荡器（RO）的游标TDC使用进位链。该方法具有线性度误差小、资源消耗少等优点，具有很好的应用前景.然而，实现复杂度相当高，尤其是当移动到多通道TDC设计时，因为该方法需要对编译软件的初始拟合结果进行手动干预。在本文中，我们阐述了实现高性能的多通道TDC的这种同时保持最低的实现复杂度的关键点。此外，我们提出了一种高效的精细时间序列构建方法，称为周期差记录，它只需要最多31次调整试验，以获得目标TDC分辨率。为了验证本文提出的技术，我们建立了一个32通道TDC上的Stratix III FPGA芯片，并充分评估其性能。码密度测试结果表明，32个TDC通道的分辨率在23 ps ~ 37 ps之间，微分非线性（DNL）在-0.4 LSB ~ 0.4 LSB之间，积分非线性（INL）在-0.7 LSB ~ 0.7 LSB之间。本文的研究大大降低了基于RO的进位链TDC的设计难度，对实际应用具有重要的推动作用。
2017-06-09 hep-ex physics.ins-det
The GANDALF 128-Channel Time-to-Digital Converter
GANDALF 6 U-VME 64 x/VXS模块设计用于高能和核物理实验中的各种读出任务，特别是CERN的COMPASS实验。可交换夹层卡允许在非常不同的应用中使用该系统，例如模数或时间数字转换、重合矩阵形成、快速模式识别或快速触发生成。在此基础上，我们提出了一个128通道的TDC，它是在一个单一的Xilinx Virtex-5 FPGA实现使用移位时钟采样方法。在这个概念中，每个输入信号由16个触发器使用等距相移时钟连续采样。与以前的FPGA设计相比，通常基于延迟线，包括几个TDC通道的分辨率在10 ps的顺序，我们的设计允许在一个单一的FPGA中实现大量的TDC通道的分辨率为64 ps。FPGA结构内逻辑元件的可预测放置和统一布线是该设计的一个特殊挑战。我们目前的时间分辨率和非线性的TDC读出系统的测量结果。
2011-12-19 hep-ex physics.ins-det
Subnanosecond Time-to-Digital Converter Implemented in a Kintex-7 FPGA
时间数字转换器（TDC）用于各种领域，包括高能物理。在现场可编程门阵列（FPGA）中实现TDC的一个优点是逻辑修改的灵活性，这有助于应对实验条件的变化。最新的FPGA使得实现时间分辨率小于10 ps的TDC成为可能。另一方面，各种漂移室需要O（0.1）ns的时间分辨率，并且简单且易于实现的TDC对于鲁棒操作是有用的。本文在Xilinx Kintex-7 FPGA中实现了一个8通道TDC，其可变bin大小低至0.28 ns，并进行了测试。TDC基于多频方案，四相位时钟与外部参考时钟同步。如果有稳定的参考时钟，则不需要校准仓大小，这在高能物理实验中很常见。根据通道的不同，0.28 ns仓大小的差分非线性的标准偏差为0.13-0.31。性能对温度的依赖性可以忽略不计。功耗和潜在的扩展通道的数量进行了讨论。
2018-01-13 physics.ins-det
Delay Time Characterization on FPGA: A Low Nonlinearity, Picosecond Resolution Time-to-Digital Converter on 16-nm FPGA using Bin Sequence Calibration
本文在16纳米FPGA上实现皮秒级时间数字转换器，提出偏序重建和迭代时间bin交织两种硬件无关后处理技术，以低硬件开销显著提升分辨率和线性度。
2025-11-05 cs.AR physics.ins-det quant-ph
Characterization of a detector chain using a FPGA-based Time-to-Digital Converter to reconstruct the three-dimensional coordinates of single particles at high flux
我们报告了一种新型的基于FPGA的时间-数字转换器的开发及其在检测链中的实现，该检测链记录了单个粒子沿三维的坐标。该检测器由安装在交叉延迟线顶部并连接到快速电子器件的微通道板组成。我们演示了以高达每秒4.1x10^6个粒子的速率连续记录来自交叉延迟线的定时信号，以及高达每秒3.2x10^6个粒子的坐标的三维重建。根据校准结构的成像，我们测量检测器的面内分辨率为140（20）μ m。此外，我们分析了一种方法来测量的分辨率，而无需将任何结构在真空下，一个显着的实际改进。虽然我们在这里使用紫外光子，但这项工作的结果直接适用于其他类型粒子的检测。
2015-10-07 cond-mat.quant-gas physics.ins-det
TPC Readout Electronics with Time-to-Digital Converters
线性对撞机的时间投影室读出电子设备的开发正在高通道密度、尽可能低的功耗和小材料预算的严格要求下进行。在所研究的TPC读出电子学中，TPC信号的时间和电荷是借助于时间-数字转换器测量的。这种电子学的性能优化被认为是信号模拟的方法。
2009-01-30 hep-ex physics.ins-det
A massively scalable Time-to-Digital Converter with a PLL-free calibration system in a commercial 130 nm process
采用130 nm BiCMOS工艺设计了一个33.6 ps LSB的时间-数字转换器。该转换器的核心是一个差分9级环形振荡器，基于多路径架构。这种设计的一个新版本，提出了一个分析模型的线性。该模型使我们能够了解我们的设计的性能优势（在线性方面）的来源，并预测进一步的改进。该振荡器集成在一个逐事件自校准系统中，可以避免任何基于PLL的同步。出于这个原因以及架构的紧凑性和简单性，拟议的TDC适合需要大量转换器和大规模并行化的应用，例如高能物理和医学成像探测器系统。制作了TDC的测试芯片并进行了测试。TDC显示DNL $\leq$ 1.3 LSB、INL $\leq$ 2 LSB和19.5 ps（0.58 LSB）的单发精度。该芯片的总功耗为5.4 mW。
2021-09-01 hep-ex physics.ins-det
The design of a time-interleaved analog-digital conversion modulator based on FPGA-TDC for PET application
基于全现场可编程门阵列（FPGA）的高分辨率时间和能量测量数字转换器是正电子发射计算机断层成像（PET）探测器中读出电子器件的一种有吸引力的低成本解决方案。近年来，基于FPGA的时间数字转换器（FPGA-TDC）被广泛应用于商业PET扫描仪的时间测量。然而，对于能量测量，很少有研究报道完全基于FPGA的，大动态范围和高分辨率的替代商业模数转换器（ADC）。我们在前期的研究工作中提出了一种基于FPGA的25 Ms/s自激ADC（FPGA-ADC），并成功地应用于PET探测器的读出电路中。在这项正在进行的研究中，通过时间交错的策略，50 Ms/s的FPGA ADC的提出。仅需两个片外电阻，A/D转换和能量测量均在Xilinx Kintex-7 FPGA上实现。因此，该方法在提高系统集成度方面具有很大的优势.初步的性能测试，我们希望它可以给我们一个可能性，开发一个新的FPGA的前端数字化PET在未来。
2022-01-06 physics.ins-det
The Modern FPGA as Discriminator, TDC and ADC
最近几代的现场可编程门阵列（FPGA）已经成为复杂状态机控制和信号处理的不可或缺的工具，并且现在常规地结合CPU内核以允许执行用户软件代码。同时，它们卓越的性能允许低功耗实现以前专用模拟电子设备的专属功能。这里给出的具体示例使用FPGA作为ADC、时间数字（TDC）和模数转换器（ADC）。所有这三个案例都是当前或未来天体粒子实验仪器的例子。
2006-06-25 physics.ins-det
Cross-Detection and Dual-Side Monitoring Schemes for FPGA-Based High-Accuracy and High-Precision Time-to-Digital Converters
本研究提出基于FPGA的CD-DSM TDC设计，通过交叉检测减少气泡并利用双侧监测校准，实现了6.1 ps平均bin大小和3.8 ps均方根，显著提升了时间分辨率、线性度与稳定性。
2024-10-12 eess.SP physics.ins-det physics.med-ph
The performance and limitations of FPGA-based digital servos for atomic, molecular, and optical physics experiments
在这项工作中，我们解决的优点，局限性和技术的微妙之处，采用基于FPGA的数字伺服高带宽反馈控制的激光器在原子，分子和光学（AMO）物理实验。具体来说，我们提供的基准性能测试的结果，在实验设置，包括噪声，带宽和动态范围的两个数字伺服内置低，中档价格的FPGA开发平台。将数字伺服结果与使用相同的控制装置（强度稳定）从市售的最先进的模拟伺服获得的结果进行比较。数字伺服系统的反馈带宽为2.5 MHz，受总信号延迟的限制，我们展示了超越模拟伺服系统提供的传递函数的改进，包括具有相位补偿的三极滤波器和两极滤波器，以抑制谐振。我们还讨论了我们的FPGA伺服实现的局限性和设计和使用数字伺服时的一般考虑。
2017-08-19 physics.ins-det
Proof-of-Concept and User Perspective on Photon-to-Digital Converter Applications in Particle Physics
University of Manchester（曼彻斯特大学）；University of Sherbrooke（舍布鲁克大学）
本文从粒子物理角度评估光子到数字转换器（PDC）技术，通过量热和径迹探测的概念验证，定性比较其与SiPM系统的性能，强调用户操作经验及集成便利性，并探讨其在大规模仪器和下一代高能物理实验中的潜力。
2026-09-21 hep-ex physics.ins-det
Development of a time-to-digital converter ASIC for the upgrade of the ATLAS Monitored Drift Tube detector
ATLAS μ子光谱仪的升级为高亮度LHC需要新的触发器和读出电子的各种元素的检测器。我们提出了一个时间-数字转换器（TDC）ASIC原型的ATLAS超导漂移管（MDT）探测器的设计。该芯片采用GlobalFoundries 130 nm CMOS技术制造。研究表明，其时序和功耗特性满足设计要求，48个通道的时序变化为40 ps，每个通道的功耗约为6.5 mW。
2017-08-11 physics.ins-det
Frequency Domain Multiplexing for MKIDs: Comparing the Xilinx ZCU111 RFSoC with their new 2x2 RFSoC board
Xilinx ZCU 111射频片上系统（RFSoC）是一种很有前途的解决方案，可用于读取大型微波动态电感探测器（MKID）阵列。该板拥有8个片内12位/ 4.096 GSPS模数转换器（ADC）和8个14位/ 6.554 GSPS数模转换器（DAC），以及930，000个逻辑单元和4，272个数字信号处理（DSP）片的现场可编程门阵列（FPGA）资源。虽然这对于读出8，000个MKID来说是足够的数据转换器带宽，具有2 MHz通道间隔和1 MHz采样率（每通道），但需要额外的FPGA资源来执行处理大量MKID所需的DSP。新的Xilinx RFSoC 2x2板是解决这个问题的一种方法。该电路板的成本仅为ZCU 111的五分之一，同时仍提供与ZCU 111相同的逻辑资源，尽管仅为数据转换器资源的四分之一。因此，使用多个RFSoC 2x2板将在FPGA资源和数据转换器之间提供更好的平衡，允许充分利用数据转换器提供的RF带宽，同时还降低了读出系统的每像素值成本，从ZCU 111的每像素约2.50欧元降至每像素1欧元。
2023-01-23 astro-ph.IM physics.ins-det
A 5.5 ps Time-interval RMS Precision Time-to-Digital Convertor Implemented in Intel Arria 10 FPGA
作为现场可编程门阵列（FPGA）市场的重要组成部分，Intel FPGA在实现时间数字转换器（TDC）方面也有很大的潜力。本文采用20 nm工艺制造的Intel Arria 10 FPGA实现了基本的抽头延迟线（TDL）TDC结构。针对现有工艺下FPGA存在的严重的“泡”问题，采用1计数器编码方案，使TDL中的延迟元件保持可分辨，以达到较高的TDC时间精度。TDC槽宽测试结果表明，延迟链的特性与FPGA逻辑资源的基本结构高度一致。为了提高TDC的时间精度，四个TDLs并行组合，最终实现TDC。采用两个完全相同的TDC通道，在0 ~ 50 ns的时间间隔内测量的平均均方根精度达到5.45ps。测试结果表明，高性能的TDC可以实现在目前的英特尔主流FPGA以及。
2018-05-31 physics.ins-det
Design and evaluation of a FPGA-ADC prototype for the PET detector based on LYSO Crystals and SiPM arrays
本研究的目的是设计和评估一个简单的自由运行的模拟-数字转换器（ADC）的现场可编程门阵列（FPGA）设备的基础上完成的能量和位置读出的硅光电倍增器（SiPM）阵列的应用程序作为PET扫描仪。这种基于进位链时间-数字转换器（TDC）的FPGA ADC在Kintex-7 FPGA上实现，仅由一个片外电阻组成，因此在提高系统集成度和降低成本方面比商用芯片具有更大的优势。本文提出了一种基于FPGA ADC的前端电子学原型，并讨论了设计原理和实现考虑。使用8 × 8（晶体尺寸：4 × 4 × 15 mm 3）和12 × 12（晶体尺寸：2.65 × 2.65 × 15 mm 3）分段LYSO晶体与在22 Na点源激发下的8 × 8 SiPM（J系列，来自ON Semiconductor）阵列耦合进行实验。初始测试结果表明，校正后的两个探测器的能量分辨率为13.2%和13.5%左右，在511 keV，和洪水直方图的轮廓显示了清晰的可视化的离散闪烁体元件。所有测量均在室温（~25度）下进行，无需额外冷却
2021-08-18 physics.ins-det
High-resolution time-to-digital converters (TDCs) with a bidirectional encoder
提出了一种基于波合并（四边WU A）、双采样和子TDL方法的高分辨率时间数字转换器（TDC），并在16 nm Xilinx UltraScale+现场可编程门阵列（FPGA）上实现。我们结合了WU和双采样技术来实现高分辨率。此外，我们使用子TDL方法和所提出的双向编码器来抑制气泡，并有效地编码四跳变伪温度计码。实验结果表明，在450MHz采样时钟下，所设计的TDC在最佳情况下可达到0.4ps的分辨率和3.06ps的RMS精度。这些特性使得该设计适用于粒子物理学、生物医学成像（例如正电子发射断层成像、PET）和通用科学仪器。
2022-08-29 physics.ins-det
Analogue to Digital and Digital to Analogue Converters (ADCs and DACs): A Review Update
这是一个审查文件更新，从提交的CAS 2004年。从本质上讲，从那时起，商业组件继续扩展其性能边界，但基本构建块和选择最佳器件并在设计中实现它的技术并没有改变。模数转换器和数模转换器是持续推动以更可控、成本更低的数字处理取代模拟电路的关键部件。本文讨论了在加速器内出现的可能的测量和控制应用中可执行的技术。它涵盖了许多术语和“规格”，以及对各种类型的可实现性能的面向应用的分析。最后，对系统集成问题提出了一些提示和警告。
2016-07-06 physics.acc-ph physics.ins-det
A method to correct differential nonlinearities in subranging analog-to-digital converters used for digital gamma-ray spectroscopy
研究了用于数字$γ$射线谱仪的分段流水线模数转换器（ADC）中微分非线性（DNL）对$γ$射线谱的影响。本文系统地研究了DNL误差对$γ$射线谱的影响，它取决于输入计数率和动态范围。结果表明，随着光谱系统的动态范围的增大，DNL在$γ$射线光谱中变得更加显著。开发了一种逐事件离线校正算法，并进行了广泛的测试。该校正算法对于高动态范围尤其有效。
2014-06-04 nucl-ex physics.ins-det
Design of a "Digital Atlas Vme Electronics" (DAVE) Module
ATLAS-SCT开发了一种新的ATLAS触发卡，“数字阿特拉斯Vme电子”（“DAVE”）。该单元旨在提供一系列通用的接口和逻辑资源，包括一个大型FPGA。它连接VME总线和USB主机。DAVE旨在提供精确的ATLAS CTP（ATLAS中央触发器处理器）功能，随机触发，简单和复杂的死区时间，ECR（事件计数器复位），BCR（束计数器复位）等正在生成，以提供完全相同的条件，在独立运行中经历的组合运行。DAVE提供了额外的硬件和大量的免费固件资源，允许用户添加或更改功能。大量可单独编程的各种格式的输入和输出与非常大的外部RAM和所有连接到FPGA的其他组件相结合，也使DAVE成为功能强大的多功能FPGA实用卡
2011-11-17 hep-ex physics.ins-det
A Time-to-Digital Converter-based Correction Method for Charge Measurement through Area Integration
数字化后的准高斯信号经过整形器和模数转换器（ADC）后进行面积积分，可以实现高精度的电荷测量。由于信号波形的第一采样点的不确定性，电荷测量包含误差。为了减小误差，我们采用了时间数字转换器（TDC）来精确测量不确定度，并设计了校正算法来提高电荷测量的分辨率。这项工作包括分析和模拟所提出的算法，并在FPGA设备中实现它们。此外，还进行了测试，以评估的校正方法的性能。测试结果表明，采用62.5Msps采样率数字化的整形电路（幅值为2 V，前沿和后沿分别为80 ns和280 ns），电荷测量的分辨率从0.231%提高到0.126%。
2019-09-25 physics.ins-det
Photon counting with photon number resolution through superconducting nanowires coupled to a multi-channel TDC in FPGA
本文介绍了一种系统，用于测量光子统计和光子定时在少光子制度下降到单光子水平。该测量系统是基于超导纳米线单光子探测器和时间数字转换器实现到一个可编程的设备。这些设备的组合在分辨率和对实际实验条件的适应性方面为系统提供了高性能。作为应用的例子，我们给出了相干态光子统计的测量。在这个测量中，我们利用八阶单光子关联来高保真地重建平均光子数高达4的相干态的统计。该处理是通过一个时间数字转换器（TDC）架构，还托管一个异步相关数字计数器（ACDC）在现场可编程门阵列（FPGA）设备中实现，并专门设计用于多通道使用的性能优化的手段。
2018-04-03 physics.app-ph physics.ins-det physics.optics
TOT Measurement Implemented in FPGA TDC
在高能物理实验中，时间测量对于粒子的识别起着至关重要的作用。随着物理目标的提高和电子技术的发展，现代时间测量系统在满足高分辨率要求的同时，也要求具有高的集成度。由于现场可编程门阵列（FPGA）的存在，FPGA时间数字转换器（TDC）成为近年来较为成熟和突出的时间测量方法之一。为了校正由于超前定时引起的时间游走效应，需要在FPGA TDC中加入过阈值时间（TOT）测量。TOT可以通过测量信号前沿和后沿的间隔时间来获得。不幸的是，传统的TDC只能识别一种信号边沿，即前沿或后沿。通常，为了测量间隔，可以同时使用两个TDC通道，一个用于前导，另一个用于拖尾。但是，这种方法会增加FPGA资源的使用量，降低TDC的完整性。本文介绍了一种在Xilinx Virtex-5 FPGA上实现TOT测量的方法。该方法只需一个TDC输入通道即可实现TOT测量。消耗的资源和时间分辨率都可以得到保证。实验表明，该TDC对前缘测量的分辨率优于15 ps，对TOT测量的分辨率优于37 ps。此外，TDC测量死区时间约为2个时钟周期，这使得它适合于较高物理事件率的应用
2015-01-26 hep-ex physics.ins-det
Simulation Study of Photon-to-Digital Converter (PDC) Timing Specifications for LoLX Experiment
本文通过模拟研究了LoLX实验中光子-数字转换器（PDC）的定时规格，提出基于时间的切伦科夫光分离方法，将分离水平从54%提升至71%，为PDC设计提供了规格指南。
2025-02-27 hep-ex physics.ins-det
Mismatch error correction for time interleaved analog-to-digital converter over a wide frequency range
高速高分辨率模数转换是物理实验等领域波形数字化的关键部分。本文提出了一种新的时间交错模数转换器（TIADC）系统通道间失配误差的全数字校正方法。本文重点研究了宽带输入信号的校正问题，即只需要一组滤波器系数就可以对宽带内任意频率点的失配误差进行校正。还进行了研究，以显示如何在基带之外应用校正算法，即在欠采样情况下的其他奈奎斯特区。文中给出了校正算法的结构，并给出了仿真结果。为了评估校正性能，我们实际上对两个TIADC系统进行了一系列测试。结果表明，通过校正，两种TIADC系统的性能都得到了很大的改善，在1.6Gsps的14位和10Gsps的8位TIADC系统中，有效位数（ENOB）分别提高到9.5bits和5.5bits以上。对第二奈奎斯特区的输入信号频率也进行了测试，这表明校正算法也能很好地工作。
2018-11-19 eess.SP hep-ex physics.ins-det
A high resolution multi-phase clock Time-Digital Convertor implemented on Kintex-7 FPGA
时间数字转换器（TDC）的目的是测量脉冲信号前沿的到达时间。我们最近的工作提出了一个高分辨率的多相TDC的基础上Kintex-7现场可编程门阵列（FPGA）器件。采用一个简单的基于I/O tile的循环输入缓冲器周期性地振荡输入信号，然后采用一个基于ISERDES内核的625 ps bin大小的多相TDC完成多次测量，以获得更高的分辨率性能。在本文中，设计概念，体系结构，以及内核实现的考虑都进行了讨论。为了评估TDC的性能，我们建立了一个基于Kintex-7 FPGA的验证系统。初步测试结果表明，TDC的有效面元尺寸从625 ps减小到78.125 ps，双通道时间分辨率优于35 ps RMS。
2020-10-13 physics.ins-det
A Multi-chain Measurements Averaging TDC Implemented in a 40 nm FPGA
本文介绍了一种在40 nm工艺Virtex-6 FPGA上实现的高精度、高分辨率时间数字转换器（TDC）。多链测量平均结构用于克服由普通单抽头延迟链的固有单元延迟决定的分辨率限制。该结构提高了图像的分辨率和精度。在这种TDC中，输入信号同时连接到多个抽头延迟链（链数为M），并且每两个相邻链之间存在固定延迟单元。每个抽头延迟链只是一个普通的TDC，并且应该为命中输入信号生成TDC时间，因此对于命中信号应该获得总共M个TDC时间值。在平均之后，获得最终TDC时间。采用8个并联抽头延迟链实现了具有3 ps分辨率（即bin大小）和6.5 ps精度（即RMS）的TDC。采用单抽头延迟链的普通TDC可获得24 ps的分辨率和18 ps的精度。
2014-06-15 hep-ex physics.ins-det
Counting photons at low temperature with a streaming time-to-digital converter
我们提出了光子计数的一些方面，在低温下研究制冷剂。一个时间数字转换器（TDC）被配置为采集几分钟长的数据流，简化了多光子计数符合技术。ZnWO 4闪烁体的光产额和时间结构方面的结果与快速数字化仪获得的结果相当。数据流还提供了分析数据的灵活性，包括通道之间的重合窗口和单个通道的采集窗口。我们讨论了改变这些参数的影响，并使用它们来确认低能量的功能，在光谱中的探测到的光子数，如60千电子伏线从241 Am的ZnWO 4样品。最后，我们使用TDC来研究在这些研究中使用的光学低温恒温器在不同温度下的传输。
2012-07-10 physics.ins-det
Precision timing measurement of phototube pulses using a flash analog-to-digital converter
本文介绍了GEUX前向量热计的Flash ADC读出的定时特性，它依赖于精确测量FEU 84-3光电倍增管的脉冲到达时间来抑制本底。测试使用两种不同的250 MHz原型闪存ADC器件进行，一种为8位采样深度，另一种为12位采样深度。所有测得的时间分辨率都优于1 ns，与信号大小无关，这是GSTX前向量热计的设计目标。对于幅度为100 mV的脉冲，定时分辨率为0.57 ± 0.18 ns，而对于500 mV脉冲，定时分辨率为0.24 ± 0.08 ns。
2010-05-28 physics.ins-det
Power Scaling in High Speed Analog-to-Digital Converters using Photonic Time Stretch Technique
讨论了高速电子模数转换器（ADC）中功耗随输入带宽迅速增加的因素。我们发现，品质因数（FOM）（定义为每个转换步骤所需的能量）随中高分辨率高速ADC的带宽呈线性增加，或者等效地，功耗呈二次方增加。它表明，通过使用光子时间拉伸技术，它是可能的ADC中，该FOM保持恒定高达10 GHz的输入RF频率。使用这种技术，还可以克服由这种ADC中的电子器件的时钟抖动和速度限制引起的实现高分辨率的障碍。正在积极寻求使用光学器件来降低功耗，并为板级和芯片级串行通信链路实现更高的数据速率。同样，我们预计，除了提供更宽的带宽外，光学器件还将有助于降低高速ADC的功耗。
2009-01-19 physics.ins-det
Design of a Time-to-Digital Converter ASIC and a mini-DAQ system for the Phase-2 Upgrade of the ATLAS Monitored Drift Tube detector
我们提出了第二个原型的时间-数字（TDC）ASIC的升级ATLAS卫星漂移管（MDT）探测器的高亮度LHC操作。与第一个原型相比，三重模块冗余已实现的配置和流控制逻辑。在实现相同的时间分辨率和通道均匀性的同时，总功耗增加不到10 mW。一个小型数据采集系统已经建立，以验证前端电子链与新的原型与其他ASIC和板在触发模式。小直径MDT电离室的宇宙线测试表明，读出电路的结构和数据传输性能良好。预计该原型设计将用于最终生产。
2020-11-23 physics.ins-det
Trapping an Atomic Ion using Time-Division Multiplexed Digital-to-Analog Converters
针对量子电荷耦合器件架构中电极控制的布线与可扩展性挑战，提出一种基于时分复用的电压控制方法，利用少量高更新率数模转换器实现多电极控制，成功囚禁单个$^{40}\mathrm{Ca}^+$离子并演示离子传输，为离子量子计算提供了资源高效且可扩展的解决方案。
2025-10-14 physics.ins-det quant-ph
Characterization of a low-power 3D photon-to-digital converter readout improved for system integration in meter-scale applications
Université de Sherbrooke（舍布鲁克大学）；Oak Ridge National Laboratory（橡树岭国家实验室）
本研究针对米级应用需求，改进了一款采用台积电180nm工艺的64×64像素ROIC，优化后其定时抖动降低、死时间可调、功耗下降，可集成于PDC用于多领域系统。
2026-09-03 physics.ins-det
Application of FPGA Acceleration in ADC Performance Calibration
近年来，高速、高分辨率的模数转换器（ADC）在许多物理实验中得到了广泛的应用，特别是在高精度的时间和电荷测量中。数字化数据量的快速增长需要更快的计算速度。FPGA加速以其流处理和并行处理的特点在数据处理中有着诱人的应用前景。介绍了一种基于FPGA加速的ADC性能校准应用。FPGA从PC存储器中读取ADC数字化数据流，进行处理，然后将处理结果写回PC存储器。采用PCIE总线提高数据传输速度，采用浮点算法提高精度。测试结果表明，与传统的基于C语言的CPU处理方法相比，FPGA加速可以减少ADC性能校准的处理时间。该框架基于PCIe的FPGA加速方法可应用于未来大型ADC阵列物理实验的分析和仿真，如CCD摄像机和波形数字化读出电子学校准。
2018-06-10 eess.SP physics.ins-det
Performance of the Fully Digital FPGA-based Front-End Electronics for the GALILEO Array
在这项工作中，我们提出了一个全数字前端电子（FEE）读出系统开发的伽利略阵列的架构和结果。FEE系统是与先进伽马跟踪阵列（AGATA）合作开发的，由三个主要模块组成：前置放大器、数字化器和预处理电子设备。慢速控制系统包含定制的Linux驱动程序、动态库和实现网络服务的服务器。GALILEO锗探测器数据的数字处理表明，在1.33 MeV的能量下，能够实现1.53/mil的能量分辨率。
2014-06-16 nucl-ex physics.ins-det
Calibration of second-order correlation functions for non-stationary sources with a multi-start multi-stop time-to-digital converter
提出了一种新型的高通量二阶相关测量系统，该系统记录并利用了在起始探测器和终止探测器处探测到的光子的所有到达时间。该系统特别适合于具有高光子通量和长相干时间的光源，因为它比传统方法更有效，其量等于光源的计数率和相关时间的乘积。我们用这个系统仔细研究了探测器和光子计数器的死时间对双探测器结构中二阶关联函数的影响。对于非平稳光源，在高光子通量下观察到原始信号的失真。通过引入整个测量系统的有效死区时间的概念，设计了一种校准二阶关联函数的系统方法。
2005-03-15 physics.ins-det
Real-Time FPGA-based Digital Signal Processing and Correction for a Small Animal PET
小动物正电子发射断层成像（PET）专用于小动物成像，其要求高的位置和能量精度，以及良好的电子器件的灵活性和效率。本文介绍了一种基于LYSO晶体阵列、SiPM和电阻网络读出方法的绒猴脑PET系统的数字信号处理逻辑设计。我们在单个Xilinx Artix-7现场可编程门阵列（FPGA）中实现了32通道信号处理。该逻辑被设计为支持四种在线模式，即常规数据处理模式、洪水图构建模式、能谱构建模式和原始数据模式。集成了几个功能，包括二维（2D）原始位置计算，晶体定位，事件过滤和同步检测。此外，还集成了一系列在线校正，如光子峰值校正到511 keV和晶体粒度的时间测量结果校正。千兆以太网接口用于数据传输、查找表（LUT）配置和命令发布。流水线逻辑工作在125 MHz，信号处理能力超过所需的数据速率1，000，000事件/s/通道。进行了一系列初步试验。结果表明，该逻辑设计满足应用要求。
2019-09-26 physics.ins-det
A time-to-digital converter with steady calibration through single-photon detection
Università degli Studi di Padova（帕多瓦大学）；Padua Quantum Technologies Research Center, Università degli Studi di Padova（帕多瓦量子技术中心，帕多瓦大学）；Istituto Nazionale di Fisica Nucleare (INFN) – sezione di Padova（意大利国家核物理研究所（INFN）帕多瓦分部）
本研究提出了一种基于FPGA的时间到数字转换器，通过单光子检测实现稳定校准，具有低抖动和高稳定性，适用于量子密钥分发等应用。
2026-02-25 eess.SP physics.ins-det quant-ph
A Design of FPGA Based Small Animal PET Real Time Digital Signal Processing and Correction Logic
小动物正电子发射断层扫描（PET）专用于小动物成像。用于实验的动物，如大鼠和猴子，往往比人体小得多，这对PET成像系统的位置和能量精度要求更高。此外，灵活性、高效率也是实际PET系统的主要要求。这些都需要高质量的模拟前端和具有高效率和多种数据处理模式兼容性的数字信号处理逻辑。本文提出的小动物PET系统的数字信号处理逻辑在单个Xilinx Artix-7系列现场可编程门阵列（FPGA）中实现了32通道信号处理。该逻辑被设计为支持三种在线模式，即常规包模式、洪水图和能量谱直方图。该系统集成了二维位置计算、晶体识别、事件过滤等功能，并集成了一系列在线校正功能，如511 keV的光子峰值校正和晶体粒度的时间偏移校正。千兆以太网接口用于数据传输、查找表（LUT）配置和命令发布。流水线逻辑以1，000，000事件/秒的速率处理125 MHz的信号。进行了一系列的初步试验。结果表明，数字处理逻辑达到了预期的要求。
2018-06-24 eess.SP physics.ins-det
FPGA-based TDC for SiPM Timing and Amplitude Measurements
Instituto de Ciencias Físicas, UNSAM-CONICET（物理科学研究所，UNSAM-CONICET）
本研究设计了一款基于Artix-7 XC7A35T FPGA的双通道TDC，可实现SiPM的定时与幅度测量，时间分辨率为$(19\pm1)$ ps，经测试可在不同模式下稳定工作，适用于光子计数相关场景。
2026-09-01 physics.ins-det
A Low-Power Time-to-Digital Converter for the CMS Endcap Timing Layer (ETL) Upgrade
本文介绍了一种时间-数字转换器（TDC）的设计和测试结果。TDC将是读出ASIC的一部分，称为ETROC，为高亮度LHC升级的CMS端盖定时层（ETL）读出低增益雪崩探测器（LGAD）。ETROC设计的挑战之一是，在1%的名义命中占用率下，要求TDC每个像素的功耗低于200 W。为了满足低功耗的要求，我们使用一个单一的延迟线的到达时间（TOA）和超过阈值的时间（TOT）的测量没有延迟控制。双选通自校准方案用于补偿工艺变化、温度和电源电压。TDC采用65 nm CMOS工艺制造。TDC的整体性能进行了评估。TOA在其11.6 ns的有效动态范围内具有17.8 ps的仓大小。经非线性校正后，TOA的有效测量精度为5.6ps，未经非线性校正的有效测量精度为9.9ps。TDC块在命中占用率为1%时消耗97 W。在23 C至78 C的温度范围和1.05 V至1.35 V（标称值为1.20 V）的电源电压范围内，TOA的自校准区间大小变化在0.4%以内。所测得的TDC性能满足要求，除了更多的测试将在未来进行，以验证TDC符合辐射耐受性规范。
2020-10-31 cs.SY eess.SY hep-ex
Real-Time Phase Correction based on FPGA in the Beam Position and Phase Measurement System
为加速器驱动次临界系统（ADS）中的直线加速器（LINAC）设计了一套全数字束流位置相位测量（BPPM）系统。相位信息是从来自光束位置监视器（BPM）的四个拾取器的求和信号中获得的。考虑到不同模拟电路通道的延迟变化会引入相位测量误差，提出了一种在求和前对4个通道的数字波形进行调谐，实现实时误差校正的新方法。该过程是基于矢量旋转方法和实现在一个单一的现场可编程门阵列（FPGA）设备。实验结果表明，在-60 dBm ~ 0 dBm的动态范围内，相位校正精度优于± 0.3 °。
2019-09-24 physics.ins-det
High Resolution Asynchronous Digital Event Timer
许多科学和天文仪器需要在两个或多个事件之间进行高分辨率的精确时间测量，这是几十年来非常具有挑战性的。目前，已用FPGA实现了一个高精度17.1ps数字事件定时器（DET）的快速响应。FPGA的布局是有目的的，以获得更高的定时测量分辨率。与各种事件定时器（时间数字转换器）相比，本设计具有更好的精度和更高的分辨率。目前的DET使用能够以微秒为单位测量时间的时钟频率（GHz）和独特的异步游标方法来测量时钟周期的时间分数，与数字事件计时器相比，这提高了其分辨率。快速的响应和较高的分辨率使其成为多KHz卫星激光测距和其他激光雷达应用的更好选择。
2021-10-14 physics.ins-det
FPGA implementation of a deep learning algorithm for real-time signal reconstruction in radiation detectors under high pile-up conditions
在辐射探测器的读出电子设备中产生的模拟信号在数字化之前被整形，以便提高信噪比（SNR）。然后使用数字滤波器获得模拟信号的实际幅度，数字滤波器提供关于探测器中沉积的能量的信息。经典数字滤波器在理想情况下具有良好的性能，且没有脉冲形状失真。然而，高能粒子对撞机，如欧洲核子研究中心的大型强子对撞机（LHC），可以同时产生多个辐射事件，这会产生信号堆积。在这些条件下，经典数字滤波器的性能恶化，因为信号脉冲形状失真。此外，这种类型的实验产生高碰撞率，这需要高吞吐量的数据采集系统。为了满足这些苛刻的要求，新的读出电子系统基于高性能FPGA，允许利用更先进的实时信号重建算法。本文提出了一种深度学习方法，用于高堆积辐射探测器中的实时信号重建。新方法的性能进行了研究，使用模拟数据和结果进行了比较与经典的FIR滤波器的方法。特别地，ATLAS瓦式热量计中使用的信号和FIR滤波器被用作基准。最后给出了神经网络算法在FPGA中的实现、资源使用和性能。
2019-03-06 physics.ins-det
High resolution digitization system for the CROSS experiment
CROSS的信号数字化是在LSC - Canfranc地下实验室进行的一项用于搜索无中微子双β衰变的测热实验，将基于一种定制解决方案，该解决方案由一个与Altera Cyclone V FPGA模块接口的模数转换板组成。每个模数转换板有12个通道，允许每个通道的数据数字化高达25 ksps，在实验所需的典型采样率（5 ksps）下的有效分辨率为21位。该板还允许以数字方式选择抗混叠滤波器的截止频率，分辨率为10位，范围为24 Hz至2.5 kHz，满足快速校准测辐射热计的要求。FPGA负责模数转换板的同步以及数据到存储的传输，在标准以太网接口上使用UDP协议。每个FPGA可以管理来自8块板（96个通道）的数据，具有出色的可扩展性。在这方面的贡献，我们将提出一个完整的概述系统，并详细描述了系统的性能。
2019-11-04 physics.ins-det
Basic Theoretical Model and Sampling Criteria for Time-Interleaved Photonic Analog-to-Digital Converters
本文提出了时间交错光子模数转换器（TIPADC）的基本模型，分析了其线性、非线性和噪声性能。阐述了TIPADC的基本工作机理，并在频域分析了其线性性能。在每个处理步骤中给出了系统的数学表达式和输出。我们发现，光子采样折叠在一个窄带输入信号的整个频谱，这使得模拟带宽的TIPADC要远远高于后端电子的带宽。根据系统的频率响应得到了系统的可行域，并针对典型应用总结了一套确定系统基本要求的采样准则。结果表明，当光子采样脉冲的带宽与输入信号频率相当时，后端电子系统的全局最小可行带宽为单通道采样速率的一半。研究了光子采样脉冲训练的幅度噪声和相位噪声、光电探测器的热噪声和散粒噪声散粒噪声以及EADC的量化噪声和孔径抖动噪声。分析了TIPADC的非线性特性。定性和定量地讨论了单通道采样率、平均光功率和后端电路带宽等因素对TIPADC有效比特数的影响。结果表明，TIPADC能够对超高速模拟信号进行高保真转换，克服了传统ADC的孔径抖动和带宽等主要性能限制。所推导的准则将是设计TIPADC时对广义采样定理的有效补充。
2016-04-04 physics.ins-det physics.optics
Xampling: Analog to Digital at Sub-Nyquist Rates
提出了一种宽带输入的亚奈奎斯特模数转换器。我们的电路实现了最近提出的调制宽带转换器，这是一个灵活的平台，根据他们的实际带宽占用采样信号。理论工作使得，例如，一个子奈奎斯特宽带接收机，它没有事先的信息，发射机载波位置。我们的设计支持2 GHz奈奎斯特速率和120 MHz频谱占用的输入信号，具有任意传输频率。采样率低至280 MHz。据我们所知，这是第一个报告的亚奈奎斯特转换宽带硬件。此外，模块化设计在分辨率位和满量程范围方面可与最先进的奈奎斯特ADC相媲美。我们描述了各种电路设计考虑因素，重点是转换器引入的非常规挑战：将信号与多组正弦波（而不是单个本机振荡器）混频，以及生成高瞬态周期波形，瞬态间隔为奈奎斯特速率。一系列的硬件实验验证了该设计，并演示了欠奈奎斯特采样。
2009-12-13 nlin.AO nlin.CG physics.ins-det
