High-speed charge-to-time converter ASIC for the Super-Kamiokande detector
一种新的专用集成电路（ASIC），高速电荷-时间转换器（QTC）的岩通CLC 101，提供了三个通道，每个通道由前置放大器，前置放大器，低通滤波器和电荷积分电路，优化的光电倍增管（PMT）的波形。该ASIC使用单独的内置鉴别器检测PMT信号，并驱动输出定时信号，该定时信号的宽度表示PMT信号的积分电荷。与由无源元件组成的外部输入电路相结合，QTC为探测器的PMT提供全模拟信号处理，为时间数字转换器（TDC）的进一步处理做好准备。通过短时间电荷转换和基线恢复电路实现了高速（> 1 MHz）信号处理。通过提供三个增益范围，同时保持较短的周期时间，可实现宽范围电荷测量。QTC芯片测试结果表明，QTC芯片具有良好的模拟性能，对单个光电子信号的检测效率高，动态范围为4个数量级（0：3 mV ~ 3V; 0：2 ~ 2500 pC），电荷线性度为1%，电荷分辨率为0.2 pC，时序分辨率为0.1 ns。环境温度依赖性、通道隔离和速率依赖性的测试结果也符合规格。
2009-11-05 physics.ins-det
Evolution of Photonic Time Stretch: From Analog to Digital Conversion to Blood Screening
我们展示了如何减慢，放大和捕获快速瞬态事件的能力可以产生高通量的实时仪器，从数字化仪到成像流式细胞仪，用于检测血液中的罕见病变细胞。
2011-06-27 physics.ins-det physics.optics
Basic Theoretical Model and Sampling Criteria for Time-Interleaved Photonic Analog-to-Digital Converters
本文提出了时间交错光子模数转换器（TIPADC）的基本模型，分析了其线性、非线性和噪声性能。阐述了TIPADC的基本工作机理，并在频域分析了其线性性能。在每个处理步骤中给出了系统的数学表达式和输出。我们发现，光子采样折叠在一个窄带输入信号的整个频谱，这使得模拟带宽的TIPADC要远远高于后端电子的带宽。根据系统的频率响应得到了系统的可行域，并针对典型应用总结了一套确定系统基本要求的采样准则。结果表明，当光子采样脉冲的带宽与输入信号频率相当时，后端电子系统的全局最小可行带宽为单通道采样速率的一半。研究了光子采样脉冲训练的幅度噪声和相位噪声、光电探测器的热噪声和散粒噪声散粒噪声以及EADC的量化噪声和孔径抖动噪声。分析了TIPADC的非线性特性。定性和定量地讨论了单通道采样率、平均光功率和后端电路带宽等因素对TIPADC有效比特数的影响。结果表明，TIPADC能够对超高速模拟信号进行高保真转换，克服了传统ADC的孔径抖动和带宽等主要性能限制。所推导的准则将是设计TIPADC时对广义采样定理的有效补充。
2016-04-04 physics.ins-det physics.optics
Mismatch error correction for time interleaved analog-to-digital converter over a wide frequency range
高速高分辨率模数转换是物理实验等领域波形数字化的关键部分。本文提出了一种新的时间交错模数转换器（TIADC）系统通道间失配误差的全数字校正方法。本文重点研究了宽带输入信号的校正问题，即只需要一组滤波器系数就可以对宽带内任意频率点的失配误差进行校正。还进行了研究，以显示如何在基带之外应用校正算法，即在欠采样情况下的其他奈奎斯特区。文中给出了校正算法的结构，并给出了仿真结果。为了评估校正性能，我们实际上对两个TIADC系统进行了一系列测试。结果表明，通过校正，两种TIADC系统的性能都得到了很大的改善，在1.6Gsps的14位和10Gsps的8位TIADC系统中，有效位数（ENOB）分别提高到9.5bits和5.5bits以上。对第二奈奎斯特区的输入信号频率也进行了测试，这表明校正算法也能很好地工作。
2018-11-19 eess.SP hep-ex physics.ins-det
A Time-to-Digital Converter-based Correction Method for Charge Measurement through Area Integration
数字化后的准高斯信号经过整形器和模数转换器（ADC）后进行面积积分，可以实现高精度的电荷测量。由于信号波形的第一采样点的不确定性，电荷测量包含误差。为了减小误差，我们采用了时间数字转换器（TDC）来精确测量不确定度，并设计了校正算法来提高电荷测量的分辨率。这项工作包括分析和模拟所提出的算法，并在FPGA设备中实现它们。此外，还进行了测试，以评估的校正方法的性能。测试结果表明，采用62.5Msps采样率数字化的整形电路（幅值为2 V，前沿和后沿分别为80 ns和280 ns），电荷测量的分辨率从0.231%提高到0.126%。
2019-09-25 physics.ins-det
Output stages inside a negative feedback loop: application to a low-voltage three-phase DC-AC converter for educational purposes
本文提出的电路旨在提供三个40 Vpp 50 Hz的交流电压源，它们之间的120度相位分离。这是一种完全模拟的电路，使用标准的低成本电子元件，而不像Shirvasar等人[1]之前提出的那样采用微控制器。该电路可以作为低压3 P-AC电源的基础，学生可以安全地使用该电源来实现实验，即关于三相交流电源线的原理和应用，而没有触电的风险。
2013-11-18 physics.ed-ph physics.ins-det
A low-resolution, GSa/s streaming digitizer for a correlation-based trigger system
超高能中微子和宇宙射线的无线电特征的探测可以受益于通过使用实时波束形成或相关触发而提高的效率。对于具有功率限制的任务，例如ANITA-3南极气球实验，输入信号的全速高分辨率数字化是不切实际的。为此，夏威夷大学开发了实时独立三位转换器（RITC），这是一种采用IBM-8 RF 0.13 um工艺实现的3通道、3位、流式模数转换器。RITC主要设计用于消除Askaryan效应产生的宽带无线电信号，因此目标模拟带宽>1 GHz，采样保持架构能够存储高达2.6千兆采样率每秒。闪存模数转换器阵列对存储的样本集执行3位转换，同时在采样阵列中的其他位置继续采集。串行接口用于访问片内数模转换器阵列，这些数模转换器控制每个通道的数字化阈值以及总体采样速率。每个通道的解复用转换输出通过一组36个LVDS链路同时读取，每个链路的运行速度为650 Mb/s。我们简要描述了RITC的设计架构。RITC的评估目前正在进行中，我们将报告测试更新，因为它们变得可用，包括使用这种架构作为ANITA-3超高能中微子实验的新型触发系统的模拟半的前景。
2012-03-19 astro-ph.IM physics.ins-det
The design of a time-interleaved analog-digital conversion modulator based on FPGA-TDC for PET application
基于全现场可编程门阵列（FPGA）的高分辨率时间和能量测量数字转换器是正电子发射计算机断层成像（PET）探测器中读出电子器件的一种有吸引力的低成本解决方案。近年来，基于FPGA的时间数字转换器（FPGA-TDC）被广泛应用于商业PET扫描仪的时间测量。然而，对于能量测量，很少有研究报道完全基于FPGA的，大动态范围和高分辨率的替代商业模数转换器（ADC）。我们在前期的研究工作中提出了一种基于FPGA的25 Ms/s自激ADC（FPGA-ADC），并成功地应用于PET探测器的读出电路中。在这项正在进行的研究中，通过时间交错的策略，50 Ms/s的FPGA ADC的提出。仅需两个片外电阻，A/D转换和能量测量均在Xilinx Kintex-7 FPGA上实现。因此，该方法在提高系统集成度方面具有很大的优势.初步的性能测试，我们希望它可以给我们一个可能性，开发一个新的FPGA的前端数字化PET在未来。
2022-01-06 physics.ins-det
Xampling: Analog to Digital at Sub-Nyquist Rates
提出了一种宽带输入的亚奈奎斯特模数转换器。我们的电路实现了最近提出的调制宽带转换器，这是一个灵活的平台，根据他们的实际带宽占用采样信号。理论工作使得，例如，一个子奈奎斯特宽带接收机，它没有事先的信息，发射机载波位置。我们的设计支持2 GHz奈奎斯特速率和120 MHz频谱占用的输入信号，具有任意传输频率。采样率低至280 MHz。据我们所知，这是第一个报告的亚奈奎斯特转换宽带硬件。此外，模块化设计在分辨率位和满量程范围方面可与最先进的奈奎斯特ADC相媲美。我们描述了各种电路设计考虑因素，重点是转换器引入的非常规挑战：将信号与多组正弦波（而不是单个本机振荡器）混频，以及生成高瞬态周期波形，瞬态间隔为奈奎斯特速率。一系列的硬件实验验证了该设计，并演示了欠奈奎斯特采样。
2009-12-13 nlin.AO nlin.CG physics.ins-det
A two-stage time-stretching TDC with discrete components
本文提出一种基于分立元件的两级时间拉伸TDC，利用电容充放电和100 MHz时钟实现低于100 ps分辨率，转换时间低于300 ns，为ASIC实现和粒子物理实验提供低成本方案。
2025-05-27 hep-ex nucl-ex physics.ins-det
Analog-to-Digital and Digital-to-Analog Conversion with Memristive Devices
我们提出了一种新的方法来获得模拟信号的数字表示，并使用忆阻器件执行其反向转换。在所提出的转换器中，相同的忆阻系统用于两个目的：作为执行转换的元件和存储代码的元件。这种转换方法特别适用于将模拟信号与忆阻数字逻辑/计算电路对接。
2011-11-12 cond-mat.mes-hall physics.ins-det
Higher Order Nyquist Zone Sampling with RFSoC Data Converters for Astronomical and High Energy Physics Readout Systems
本文研究利用RFSoC数据转换器在高阶奈奎斯特区采样以扩展频率覆盖范围，并通过4-6 GHz频段双音与梳状多音测试验证其互调失真性能满足天文与高能物理读出系统需求。
2023-09-14 astro-ph.IM physics.ins-det
Response-table-based virtual responding method and instrument and their applications in scanning probe microscopes
我们描述了一种虚拟响应方法和设备。它由一个模数转换器、一个数模转换器和一台计算机组成，并利用预先存储在计算机中的可搜索响应表（RT）来响应电子信号。RT是通过测量真实响应机器的输入-输出关系，然后根据输入数据对其进行排序来构建的。为了响应，输入信号被转换为数字数据，然后定位其在RT中的位置。响应信号由该位置周围的局部数值计算确定。该方法具有成本低、速度快、通用性强、噪声小、误差小、稳定性好等优点。
2006-11-15 physics.gen-ph physics.ins-det
The Modern FPGA as Discriminator, TDC and ADC
最近几代的现场可编程门阵列（FPGA）已经成为复杂状态机控制和信号处理的不可或缺的工具，并且现在常规地结合CPU内核以允许执行用户软件代码。同时，它们卓越的性能允许低功耗实现以前专用模拟电子设备的专属功能。这里给出的具体示例使用FPGA作为ADC、时间数字（TDC）和模数转换器（ADC）。所有这三个案例都是当前或未来天体粒子实验仪器的例子。
2006-06-25 physics.ins-det
Proof-of-Concept and User Perspective on Photon-to-Digital Converter Applications in Particle Physics
University of Manchester（曼彻斯特大学）；University of Sherbrooke（舍布鲁克大学）
本文从粒子物理角度评估光子到数字转换器（PDC）技术，通过量热和径迹探测的概念验证，定性比较其与SiPM系统的性能，强调用户操作经验及集成便利性，并探讨其在大规模仪器和下一代高能物理实验中的潜力。
2026-09-21 hep-ex physics.ins-det
An Analogue Front-End ASIC Prototype Designed For PMT Signal Readout
大型高空空气簇射观测站（LHAASO）是为探测高能伽马射线和宇宙射线而设计的。本文提出了一种对几百GeV以上的γ射线簇射敏感的水切伦科夫探测器阵列，用于探测γ射线源。WCDA由3600个光电倍增管（PMT）组成，它们收集由水中簇射粒子产生的切伦科夫光。高精度的时间和电荷测量都需要在一个大的动态范围内从1光电子（P.E.）4000 P.E.采用Chartered 0.35 μ mCMOS工艺设计了一个模拟前端专用集成电路（ASIC）原型，用于读出WCDA中的PMT信号。该ASIC采用前沿鉴别和RC 4整形结构，结合后续的时间-数字转换器（TDC）和模数转换器（ADC），可以测量PMT信号的到达时间和电荷。初步测试结果表明，在1P.E.时，时间分辨率优于350 ps，电荷分辨率优于10%。在大输入信号（300 P.E.）下，优于1%。到4000 P.E.）。此外，该ASIC具有较小的通道间串扰和较低的环境温度依赖性。
2015-10-03 astro-ph.IM hep-ex physics.ins-det
The GANDALF 128-Channel Time-to-Digital Converter
GANDALF 6 U-VME 64 x/VXS模块设计用于高能和核物理实验中的各种读出任务，特别是CERN的COMPASS实验。可交换夹层卡允许在非常不同的应用中使用该系统，例如模数或时间数字转换、重合矩阵形成、快速模式识别或快速触发生成。在此基础上，我们提出了一个128通道的TDC，它是在一个单一的Xilinx Virtex-5 FPGA实现使用移位时钟采样方法。在这个概念中，每个输入信号由16个触发器使用等距相移时钟连续采样。与以前的FPGA设计相比，通常基于延迟线，包括几个TDC通道的分辨率在10 ps的顺序，我们的设计允许在一个单一的FPGA中实现大量的TDC通道的分辨率为64 ps。FPGA结构内逻辑元件的可预测放置和统一布线是该设计的一个特殊挑战。我们目前的时间分辨率和非线性的TDC读出系统的测量结果。
2011-12-19 hep-ex physics.ins-det
LAB4D: A Low Power, Multi-GSa/s, Transient Digitizer with Sampling Timebase Trimming Capabilities
LAB 4D是一种新的专用集成电路（ASIC）的大模拟带宽记录仪和数字化仪与有序读出（LABRADOR）的家庭，用于直接宽带射频数字化，如用于高能中微子和宇宙射线天体物理学。LAB 4D是一款单通道开关电容阵列（SCA）12位采样器，集成模数转换器（ADC），采用TSMC 0.25um工艺开发。LAB 4D以3.2GSa/s的速度工作，包含4096个样品，共32个窗口，总记录长度为1280 ns。3dB带宽约为1.3GHz，直接耦合50欧姆输入。与上一代LAB 3数字化仪相比，采样深度增加了16倍，模拟带宽和采样深度也增加了。可单独寻址的窗口允许采样和数字化同时发生，从而实现kHz读出速率的几乎无死区读出。所有偏置和基准电流均通过内部数模转换器（DAC）生成，从而形成无需额外支持电路的独立数字化仪。此外，LAB 4D还具有采样单元时基微调功能，可将固有的采样时间差异降低至5 ps以下，提高约80%。这使得LAB 4D可以在精确计时应用中使用，而事后校准最少。
2019-02-21 astro-ph.IM physics.ins-det
Design and simulation of a 12-bit, 40 MSPS asynchronous SAR ADC for the readout of PMT signal
大型高空空气簇射天文台（LHAASO）水切伦科夫探测器阵列（WCDA）的读出系统要求高精度、大动态范围的测量。本文介绍了一种用于LHAASO WCDA读出的12位40 MSPS模数转换器（ADC）专用集成电路（ASIC）原型。将该ADC与我们前期完成的前端ASIC相结合，可以实现基于数字峰值检测方法的高精度电荷测量。该ADC采用低功耗的逐次逼近寄存器（SAR）结构，集成了电容式数模转换器（CDAC）、动态比较器和异步SAR控制逻辑等关键部件。仿真结果表明，在低于20 MHz的输入频率范围内，采样速率为40 MSPS时，有效位数（ENOB）优于10位，每通道功耗为6.6 mW。上述结果足以满足WCDA的读出要求。
2016-01-14 hep-ex physics.ins-det
