Power Scaling in High Speed Analog-to-Digital Converters using Photonic Time Stretch Technique
讨论了高速电子模数转换器（ADC）中功耗随输入带宽迅速增加的因素。我们发现，品质因数（FOM）（定义为每个转换步骤所需的能量）随中高分辨率高速ADC的带宽呈线性增加，或者等效地，功耗呈二次方增加。它表明，通过使用光子时间拉伸技术，它是可能的ADC中，该FOM保持恒定高达10 GHz的输入RF频率。使用这种技术，还可以克服由这种ADC中的电子器件的时钟抖动和速度限制引起的实现高分辨率的障碍。正在积极寻求使用光学器件来降低功耗，并为板级和芯片级串行通信链路实现更高的数据速率。同样，我们预计，除了提供更宽的带宽外，光学器件还将有助于降低高速ADC的功耗。
2009-01-19 physics.ins-det
A method to correct differential nonlinearities in subranging analog-to-digital converters used for digital gamma-ray spectroscopy
研究了用于数字$γ$射线谱仪的分段流水线模数转换器（ADC）中微分非线性（DNL）对$γ$射线谱的影响。本文系统地研究了DNL误差对$γ$射线谱的影响，它取决于输入计数率和动态范围。结果表明，随着光谱系统的动态范围的增大，DNL在$γ$射线光谱中变得更加显著。开发了一种逐事件离线校正算法，并进行了广泛的测试。该校正算法对于高动态范围尤其有效。
2014-06-04 nucl-ex physics.ins-det
Trapping an Atomic Ion using Time-Division Multiplexed Digital-to-Analog Converters
针对量子电荷耦合器件架构中电极控制的布线与可扩展性挑战，提出一种基于时分复用的电压控制方法，利用少量高更新率数模转换器实现多电极控制，成功囚禁单个$^{40}\mathrm{Ca}^+$离子并演示离子传输，为离子量子计算提供了资源高效且可扩展的解决方案。
2025-10-14 physics.ins-det quant-ph
Research into the sampling methods of digital beam position measurement
束流位置测量系统是加速器中最重要的束流诊断仪器之一。为上海同步辐射装置（SSRF）设计了一个全数字式BPM（DBPM）。由于模数转换器（ADC）是DBPM系统中的关键部件，因此需要对采样方法进行研究以获得最佳性能。我们实现了不同的采样模式，并通过测试进行了比较。同时，四个采样通道之间的长期变化是另一个问题，这将在束流位置测量中引入误差。我们设计了一个交错分布方案来解决这个问题。为了评估这些采样方法，我们在SSRF中对束流进行了调试测试。测试结果表明，采用适当的采样方法，可以获得优于1 μ m的逐圈（TBT）位置分辨率，采用交错分布后，可以将慢捕获（SA）位置分辨率从4.28 μm提高到0.17 μm，均达到要求。
2019-09-27 physics.ins-det
High-speed charge-to-time converter ASIC for the Super-Kamiokande detector
一种新的专用集成电路（ASIC），高速电荷-时间转换器（QTC）的岩通CLC 101，提供了三个通道，每个通道由前置放大器，前置放大器，低通滤波器和电荷积分电路，优化的光电倍增管（PMT）的波形。该ASIC使用单独的内置鉴别器检测PMT信号，并驱动输出定时信号，该定时信号的宽度表示PMT信号的积分电荷。与由无源元件组成的外部输入电路相结合，QTC为探测器的PMT提供全模拟信号处理，为时间数字转换器（TDC）的进一步处理做好准备。通过短时间电荷转换和基线恢复电路实现了高速（> 1 MHz）信号处理。通过提供三个增益范围，同时保持较短的周期时间，可实现宽范围电荷测量。QTC芯片测试结果表明，QTC芯片具有良好的模拟性能，对单个光电子信号的检测效率高，动态范围为4个数量级（0：3 mV ~ 3V; 0：2 ~ 2500 pC），电荷线性度为1%，电荷分辨率为0.2 pC，时序分辨率为0.1 ns。环境温度依赖性、通道隔离和速率依赖性的测试结果也符合规格。
2009-11-05 physics.ins-det
Time Warps in Photonic Time Stretch ADC and Their Mitigation
我们展示了一个10 GHz带宽的数字转换器与7有效位的分辨率和52 dB的SFDR，使用光子时间拉伸技术。据我们所知，这是相同带宽下分辨率最高的模数转换器（ADC），SNR比之前的产品至少高出一个数量级。这是通过校正由于时间扭曲引起的失真和由于马赫-曾德尔调制器中的波长依赖性偏置变化引起的非线性而实现的。我们还演示了级联的30个波长交错的时间段与高保真的路径上实现连续时间操作。
2008-07-02 physics.ins-det
A low-resolution, GSa/s streaming digitizer for a correlation-based trigger system
超高能中微子和宇宙射线的无线电特征的探测可以受益于通过使用实时波束形成或相关触发而提高的效率。对于具有功率限制的任务，例如ANITA-3南极气球实验，输入信号的全速高分辨率数字化是不切实际的。为此，夏威夷大学开发了实时独立三位转换器（RITC），这是一种采用IBM-8 RF 0.13 um工艺实现的3通道、3位、流式模数转换器。RITC主要设计用于消除Askaryan效应产生的宽带无线电信号，因此目标模拟带宽>1 GHz，采样保持架构能够存储高达2.6千兆采样率每秒。闪存模数转换器阵列对存储的样本集执行3位转换，同时在采样阵列中的其他位置继续采集。串行接口用于访问片内数模转换器阵列，这些数模转换器控制每个通道的数字化阈值以及总体采样速率。每个通道的解复用转换输出通过一组36个LVDS链路同时读取，每个链路的运行速度为650 Mb/s。我们简要描述了RITC的设计架构。RITC的评估目前正在进行中，我们将报告测试更新，因为它们变得可用，包括使用这种架构作为ANITA-3超高能中微子实验的新型触发系统的模拟半的前景。
2012-03-19 astro-ph.IM physics.ins-det
Xampling: Analog to Digital at Sub-Nyquist Rates
提出了一种宽带输入的亚奈奎斯特模数转换器。我们的电路实现了最近提出的调制宽带转换器，这是一个灵活的平台，根据他们的实际带宽占用采样信号。理论工作使得，例如，一个子奈奎斯特宽带接收机，它没有事先的信息，发射机载波位置。我们的设计支持2 GHz奈奎斯特速率和120 MHz频谱占用的输入信号，具有任意传输频率。采样率低至280 MHz。据我们所知，这是第一个报告的亚奈奎斯特转换宽带硬件。此外，模块化设计在分辨率位和满量程范围方面可与最先进的奈奎斯特ADC相媲美。我们描述了各种电路设计考虑因素，重点是转换器引入的非常规挑战：将信号与多组正弦波（而不是单个本机振荡器）混频，以及生成高瞬态周期波形，瞬态间隔为奈奎斯特速率。一系列的硬件实验验证了该设计，并演示了欠奈奎斯特采样。
2009-12-13 nlin.AO nlin.CG physics.ins-det
A Time-to-Digital Converter-based Correction Method for Charge Measurement through Area Integration
数字化后的准高斯信号经过整形器和模数转换器（ADC）后进行面积积分，可以实现高精度的电荷测量。由于信号波形的第一采样点的不确定性，电荷测量包含误差。为了减小误差，我们采用了时间数字转换器（TDC）来精确测量不确定度，并设计了校正算法来提高电荷测量的分辨率。这项工作包括分析和模拟所提出的算法，并在FPGA设备中实现它们。此外，还进行了测试，以评估的校正方法的性能。测试结果表明，采用62.5Msps采样率数字化的整形电路（幅值为2 V，前沿和后沿分别为80 ns和280 ns），电荷测量的分辨率从0.231%提高到0.126%。
2019-09-25 physics.ins-det
Frequency Domain Multiplexing for MKIDs: Comparing the Xilinx ZCU111 RFSoC with their new 2x2 RFSoC board
Xilinx ZCU 111射频片上系统（RFSoC）是一种很有前途的解决方案，可用于读取大型微波动态电感探测器（MKID）阵列。该板拥有8个片内12位/ 4.096 GSPS模数转换器（ADC）和8个14位/ 6.554 GSPS数模转换器（DAC），以及930，000个逻辑单元和4，272个数字信号处理（DSP）片的现场可编程门阵列（FPGA）资源。虽然这对于读出8，000个MKID来说是足够的数据转换器带宽，具有2 MHz通道间隔和1 MHz采样率（每通道），但需要额外的FPGA资源来执行处理大量MKID所需的DSP。新的Xilinx RFSoC 2x2板是解决这个问题的一种方法。该电路板的成本仅为ZCU 111的五分之一，同时仍提供与ZCU 111相同的逻辑资源，尽管仅为数据转换器资源的四分之一。因此，使用多个RFSoC 2x2板将在FPGA资源和数据转换器之间提供更好的平衡，允许充分利用数据转换器提供的RF带宽，同时还降低了读出系统的每像素值成本，从ZCU 111的每像素约2.50欧元降至每像素1欧元。
2023-01-23 astro-ph.IM physics.ins-det
Analog-to-Digital and Digital-to-Analog Conversion with Memristive Devices
我们提出了一种新的方法来获得模拟信号的数字表示，并使用忆阻器件执行其反向转换。在所提出的转换器中，相同的忆阻系统用于两个目的：作为执行转换的元件和存储代码的元件。这种转换方法特别适用于将模拟信号与忆阻数字逻辑/计算电路对接。
2011-11-12 cond-mat.mes-hall physics.ins-det
Higher Order Nyquist Zone Sampling with RFSoC Data Converters for Astronomical and High Energy Physics Readout Systems
本文研究利用RFSoC数据转换器在高阶奈奎斯特区采样以扩展频率覆盖范围，并通过4-6 GHz频段双音与梳状多音测试验证其互调失真性能满足天文与高能物理读出系统需求。
2023-09-14 astro-ph.IM physics.ins-det
Response-table-based virtual responding method and instrument and their applications in scanning probe microscopes
我们描述了一种虚拟响应方法和设备。它由一个模数转换器、一个数模转换器和一台计算机组成，并利用预先存储在计算机中的可搜索响应表（RT）来响应电子信号。RT是通过测量真实响应机器的输入-输出关系，然后根据输入数据对其进行排序来构建的。为了响应，输入信号被转换为数字数据，然后定位其在RT中的位置。响应信号由该位置周围的局部数值计算确定。该方法具有成本低、速度快、通用性强、噪声小、误差小、稳定性好等优点。
2006-11-15 physics.gen-ph physics.ins-det
Proof-of-Concept and User Perspective on Photon-to-Digital Converter Applications in Particle Physics
University of Manchester（曼彻斯特大学）；University of Sherbrooke（舍布鲁克大学）
本文从粒子物理角度评估光子到数字转换器（PDC）技术，通过量热和径迹探测的概念验证，定性比较其与SiPM系统的性能，强调用户操作经验及集成便利性，并探讨其在大规模仪器和下一代高能物理实验中的潜力。
2026-09-21 hep-ex physics.ins-det
ICARUS-Q: Integrated Control and Readout Unit for Scalable Quantum Processors
提出了一种基于Xilinx 16通道射频片上系统（RFSoC）器件的超导量子比特控制和测量系统。拟议的设置由四个部分组成：多个RFSoC板，同步每个数模转换器（DAC）的设置，跨多个板的模数转换器（ADC）通道，用于调谐量子位频率的低噪声直流（DC）电源和用于远程执行实验的云访问。我们还将设置设计为没有物理混频器。RFSoC板使用高达第三奈奎斯特区的16个DAC通道直接生成微波脉冲，这些通道由第五和第九区之间的8个ADC通道直接采样。
2022-09-02 physics.ins-det quant-ph
The Modern FPGA as Discriminator, TDC and ADC
最近几代的现场可编程门阵列（FPGA）已经成为复杂状态机控制和信号处理的不可或缺的工具，并且现在常规地结合CPU内核以允许执行用户软件代码。同时，它们卓越的性能允许低功耗实现以前专用模拟电子设备的专属功能。这里给出的具体示例使用FPGA作为ADC、时间数字（TDC）和模数转换器（ADC）。所有这三个案例都是当前或未来天体粒子实验仪器的例子。
2006-06-25 physics.ins-det
The GANDALF 128-Channel Time-to-Digital Converter
GANDALF 6 U-VME 64 x/VXS模块设计用于高能和核物理实验中的各种读出任务，特别是CERN的COMPASS实验。可交换夹层卡允许在非常不同的应用中使用该系统，例如模数或时间数字转换、重合矩阵形成、快速模式识别或快速触发生成。在此基础上，我们提出了一个128通道的TDC，它是在一个单一的Xilinx Virtex-5 FPGA实现使用移位时钟采样方法。在这个概念中，每个输入信号由16个触发器使用等距相移时钟连续采样。与以前的FPGA设计相比，通常基于延迟线，包括几个TDC通道的分辨率在10 ps的顺序，我们的设计允许在一个单一的FPGA中实现大量的TDC通道的分辨率为64 ps。FPGA结构内逻辑元件的可预测放置和统一布线是该设计的一个特殊挑战。我们目前的时间分辨率和非线性的TDC读出系统的测量结果。
2011-12-19 hep-ex physics.ins-det
LAB4D: A Low Power, Multi-GSa/s, Transient Digitizer with Sampling Timebase Trimming Capabilities
LAB 4D是一种新的专用集成电路（ASIC）的大模拟带宽记录仪和数字化仪与有序读出（LABRADOR）的家庭，用于直接宽带射频数字化，如用于高能中微子和宇宙射线天体物理学。LAB 4D是一款单通道开关电容阵列（SCA）12位采样器，集成模数转换器（ADC），采用TSMC 0.25um工艺开发。LAB 4D以3.2GSa/s的速度工作，包含4096个样品，共32个窗口，总记录长度为1280 ns。3dB带宽约为1.3GHz，直接耦合50欧姆输入。与上一代LAB 3数字化仪相比，采样深度增加了16倍，模拟带宽和采样深度也增加了。可单独寻址的窗口允许采样和数字化同时发生，从而实现kHz读出速率的几乎无死区读出。所有偏置和基准电流均通过内部数模转换器（DAC）生成，从而形成无需额外支持电路的独立数字化仪。此外，LAB 4D还具有采样单元时基微调功能，可将固有的采样时间差异降低至5 ps以下，提高约80%。这使得LAB 4D可以在精确计时应用中使用，而事后校准最少。
2019-02-21 astro-ph.IM physics.ins-det
Design and Performance of a Custom ASIC Digitizer for Wire Chamber Readout in 65 nm CMOS Technology
我们提出了一个原型ASIC数字化仪的设计和性能集成线室读出，实现在65 nm的商业CMOS技术。4通道原型的每个通道由两个16位时间数字转换器（TDC）、一个8位模数转换器（ADC）、一个前端ADC和整形器以及支持各种数字化链的数字和模拟缓冲器组成。该原型具有多路复用数字后端，可执行状态机，分发控制和定时信号，并缓冲串行输出数据。实验室台架测试测量的绝对TDC分辨率在74 ps和480 ps之间，随着绝对延迟而增长，相对时间分辨率为19 ps。由于时钟信号和电源或参考电压之间的串扰，分辨率异常值可见。校准后，ADC显示出良好的线性度和噪声性能，有效位数为6.9。在正常工作条件下，电路每通道功耗为32 mW。讨论了解决分辨率漂移和拖尾的潜在设计改进。
2015-03-02 physics.ins-det
