首页/论文/physics/0605113

arXiv physics/06051132006-05physics.ins-det

作为鉴别器的现代FPGA、TDC和ADC

The Modern FPGA as Discriminator, TDC and ADC

Gary S. Varner

备注：: 7 pages, v3 minor JINST editorial corrections
DOI：: 10.1088/1748-0221/1/07/P07001

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

摘要英文摘要相关论文

摘要：

最近几代的现场可编程门阵列（FPGA）已经成为复杂状态机控制和信号处理的不可或缺的工具，并且现在常规地结合CPU内核以允许执行用户软件代码。同时，它们卓越的性能允许低功耗实现以前专用模拟电子设备的专属功能。这里给出的具体示例使用FPGA作为ADC、时间数字（TDC）和模数转换器（ADC）。所有这三个案例都是当前或未来天体粒子实验仪器的例子。

英文摘要：

Recent generations of Field Programmable Gate Arrays (FPGAs) have become indispensible tools for complex state machine control and signal processing, and now routinely incorporate CPU cores to allow execution of user software code. At the same time, their exceptional performance permits low-power implementation of functionality previously the exclusive domain of dedicated analog electronics. Specific examples presented here use FPGAs as discriminator, time-to-digital (TDC) and analog-to-digital converter (ADC). All three cases are examples of instrumentation for current or future astroparticle experiments.

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

阅读原文

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

本文内容

摘要英文摘要相关论文

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

继续探索

相关论文

基于FPGA-TDC的PET时间交错模数转换调制器设计

The design of a time-interleaved analog-digital conversion modulator based on FPGA-TDC for PET application

基于全现场可编程门阵列（FPGA）的高分辨率时间和能量测量数字转换器是正电子发射计算机断层成像（PET）探测器中读出电子器件的一种有吸引力的低成本解决方案。近年来，基于FPGA的时间数字转换器（FPGA-TDC）被广泛应用于商业PET扫描仪的时间测量。然而，对于能量测量，很少有研究报道完全基于FPGA的，大动态范围和高分辨率的替代商业模数转换器（ADC）。我们在前期的研究工作中提出了一种基于FPGA的25 Ms/s自激ADC（FPGA-ADC），并成功地应用于PET探测器的读出电路中。在这项正在进行的研究中，通过时间交错的策略，50 Ms/s的FPGA ADC的提出。仅需两个片外电阻，A/D转换和能量测量均在Xilinx Kintex-7 FPGA上实现。因此，该方法在提高系统集成度方面具有很大的优势.初步的性能测试，我们希望它可以给我们一个可能性，开发一个新的FPGA的前端数字化PET在未来。

2022-01-06physics.ins-det

用于65 nm CMOS技术线室读出的定制ASIC数字化器的设计与性能

Design and Performance of a Custom ASIC Digitizer for Wire Chamber Readout in 65 nm CMOS Technology

我们提出了一个原型ASIC数字化仪的设计和性能集成线室读出，实现在65 nm的商业CMOS技术。4通道原型的每个通道由两个16位时间数字转换器（TDC）、一个8位模数转换器（ADC）、一个前端ADC和整形器以及支持各种数字化链的数字和模拟缓冲器组成。该原型具有多路复用数字后端，可执行状态机，分发控制和定时信号，并缓冲串行输出数据。实验室台架测试测量的绝对TDC分辨率在74 ps和480 ps之间，随着绝对延迟而增长，相对时间分辨率为19 ps。由于时钟信号和电源或参考电压之间的串扰，分辨率异常值可见。校准后，ADC显示出良好的线性度和噪声性能，有效位数为6.9。在正常工作条件下，电路每通道功耗为32 mW。讨论了解决分辨率漂移和拖尾的潜在设计改进。

2015-03-02physics.ins-det

基于SiPM和LYSO晶体的PET探测器的FPGA-ADC原型设计和评价

Design and evaluation of a FPGA-ADC prototype for the PET detector based on LYSO Crystals and SiPM arrays

本研究的目的是设计和评估一个简单的自由运行的模拟-数字转换器（ADC）的现场可编程门阵列（FPGA）设备的基础上完成的能量和位置读出的硅光电倍增器（SiPM）阵列的应用程序作为PET扫描仪。这种基于进位链时间-数字转换器（TDC）的FPGA ADC在Kintex-7 FPGA上实现，仅由一个片外电阻组成，因此在提高系统集成度和降低成本方面比商用芯片具有更大的优势。本文提出了一种基于FPGA ADC的前端电子学原型，并讨论了设计原理和实现考虑。使用8 × 8（晶体尺寸：4 × 4 × 15 mm 3）和12 × 12（晶体尺寸：2.65 × 2.65 × 15 mm 3）分段LYSO晶体与在22 Na点源激发下的8 × 8 SiPM（J系列，来自ON Semiconductor）阵列耦合进行实验。初始测试结果表明，校正后的两个探测器的能量分辨率为13.2%和13.5%左右，在511 keV，和洪水直方图的轮廓显示了清晰的可视化的离散闪烁体元件。所有测量均在室温（~25度）下进行，无需额外冷却

2021-08-18physics.ins-det

基于多相位时钟的高精度TDC

A high precision TDC based on a multi-phase clock

本文讨论了一种基于多相时钟的高精度时间数字转换器（TDC）的设计。TDC采用时间插值的方法提高了测量的分辨率。锁相环用于产生四个多相时钟，其频率相同，相位为0°、45°、90°和135°。此外，四个时钟的占空比为50%。通过利用四个多相时钟组成插值时钟，一个时钟周期可以被分成八个均匀的部分。TDC的分辨率可以提高到时钟周期的1/8。此外，我们还设计了一个识别电路，用于识别启动和停止信号。在此基础上，当启停信号不确定时，TDC仍能测量两个信号的时间间隔。实验结果表明，TDC的时间分辨率达到了理论值，线性度良好。该架构消耗更少的逻辑单元，并且更稳定。

2015-02-04nucl-exphysics.ins-det

基于时间-数字转换器的面积积分电荷测量校正方法

A Time-to-Digital Converter-based Correction Method for Charge Measurement through Area Integration

数字化后的准高斯信号经过整形器和模数转换器（ADC）后进行面积积分，可以实现高精度的电荷测量。由于信号波形的第一采样点的不确定性，电荷测量包含误差。为了减小误差，我们采用了时间数字转换器（TDC）来精确测量不确定度，并设计了校正算法来提高电荷测量的分辨率。这项工作包括分析和模拟所提出的算法，并在FPGA设备中实现它们。此外，还进行了测试，以评估的校正方法的性能。测试结果表明，采用62.5Msps采样率数字化的整形电路（幅值为2 V，前沿和后沿分别为80 ns和280 ns），电荷测量的分辨率从0.231%提高到0.126%。

2019-09-25physics.ins-det

基于FPGA的快速线性放电核脉冲数字化方法

An FPGA Based Fast Linear Discharge Method for Nuclear Pulse Digitization

受Wilkinson ADC方法的启发，本文提出了一种基于FPGA的快速线性放电方法，用于核脉冲信号的数字化。该方案利用恒流源将输入电流脉冲积分后的电容电荷放电，从而将输入核脉冲的幅度线性转换为时间宽度。由于FPGA实现了TDC的高精度测量，可以通过增大放电电流值来缩短放电时间，从而获得小的死区时间测量值。我们实现了一个单通道快速线性放电电路，它只包含一个双电源放大器，两个电阻和一个电容。其余部分可以在FPGA（现场可编程门阵列）中实现。传感器的漏电流会引起基线缓慢漂移，影响测量精度。我们的方法在不损失测量线性度的情况下解决了这个问题。我们已经建立了电路和实验装置进行评估。用它们测量了PMT与LYSO和LaBr_3晶体耦合的PET探测器的能谱，能量分辨率分别为12.67%和5.17%。测试结果表明，该电路结构简单，工作稳定，有利于多通道集成。

2018-06-07physics.ins-det

更多相关论文收起更多论文

用于J-PET扫描仪的FEE和无触发DAQ采样

Sampling FEE and Trigger-less DAQ for the J-PET Scanner

在本文中，我们提出了一个完整的数据采集系统（DAQ）连同读出机制的J-PET断层扫描仪。通常，探测器读出链由前端电子器件（FEE）、时间-数字或模数转换器（TDC或ADC）等测量设备、数据收集器和存储器构成。我们已经开发出一种系统，能够保持连续读出的数字化数据，而无需初步选择。这种操作模式导致高达8 Gbps的数据流，因此需要引入专门的模块用于在线事件构建和特征提取。配备Xilinx Zynq SoC和16个光收发器的中央控制器模块可作为真正的实时计算设施。我们的连续数据记录解决方案（无缓存）是此类检测器系统中的一种新方法，可确保大部分信息保存在存储器中，以供进一步的高级处理。信号鉴别采用了一种独特的方法，即使用FPGA结构中的LVDS缓冲器。

2016-02-17physics.ins-det