A two-stage time-stretching TDC with discrete components
本文提出一种基于分立元件的两级时间拉伸TDC，利用电容充放电和100 MHz时钟实现低于100 ps分辨率，转换时间低于300 ns，为ASIC实现和粒子物理实验提供低成本方案。
2025-05-27 hep-ex nucl-ex physics.ins-det
TOT Measurement Implemented in FPGA TDC
在高能物理实验中，时间测量对于粒子的识别起着至关重要的作用。随着物理目标的提高和电子技术的发展，现代时间测量系统在满足高分辨率要求的同时，也要求具有高的集成度。由于现场可编程门阵列（FPGA）的存在，FPGA时间数字转换器（TDC）成为近年来较为成熟和突出的时间测量方法之一。为了校正由于超前定时引起的时间游走效应，需要在FPGA TDC中加入过阈值时间（TOT）测量。TOT可以通过测量信号前沿和后沿的间隔时间来获得。不幸的是，传统的TDC只能识别一种信号边沿，即前沿或后沿。通常，为了测量间隔，可以同时使用两个TDC通道，一个用于前导，另一个用于拖尾。但是，这种方法会增加FPGA资源的使用量，降低TDC的完整性。本文介绍了一种在Xilinx Virtex-5 FPGA上实现TOT测量的方法。该方法只需一个TDC输入通道即可实现TOT测量。消耗的资源和时间分辨率都可以得到保证。实验表明，该TDC对前缘测量的分辨率优于15 ps，对TOT测量的分辨率优于37 ps。此外，TDC测量死区时间约为2个时钟周期，这使得它适合于较高物理事件率的应用
2015-01-26 hep-ex physics.ins-det
The GANDALF 128-Channel Time-to-Digital Converter
GANDALF 6 U-VME 64 x/VXS模块设计用于高能和核物理实验中的各种读出任务，特别是CERN的COMPASS实验。可交换夹层卡允许在非常不同的应用中使用该系统，例如模数或时间数字转换、重合矩阵形成、快速模式识别或快速触发生成。在此基础上，我们提出了一个128通道的TDC，它是在一个单一的Xilinx Virtex-5 FPGA实现使用移位时钟采样方法。在这个概念中，每个输入信号由16个触发器使用等距相移时钟连续采样。与以前的FPGA设计相比，通常基于延迟线，包括几个TDC通道的分辨率在10 ps的顺序，我们的设计允许在一个单一的FPGA中实现大量的TDC通道的分辨率为64 ps。FPGA结构内逻辑元件的可预测放置和统一布线是该设计的一个特殊挑战。我们目前的时间分辨率和非线性的TDC读出系统的测量结果。
2011-12-19 hep-ex physics.ins-det
Design of TDC ASIC based on Temperature Compensation
根据CSNS的要求，本文采用TSMC 180nm工艺设计了一款具有温度补偿功能的TDC芯片。以bufx8延迟单元为主要方式，在每一级延迟线上通过bufx8单元对输入信号线进行延迟，实现基波测量功能。通过片内锁相环，两个固定延迟的标准脉冲的时间间隔不随温度的变化而变化。然后，将两个标准脉冲送到TDC内部延迟线，并测量它们的值。并将实测值与标准值进行比较。根据比较和判决切换的结果，重构了延迟线的结构，同时记录了延迟线的电平。可以保证在当前温度下，有效延迟线的总长度尽可能接近时钟周期。设计完成后对芯片进行了测试。实验结果表明，在1.8V电源电压下，TDC ASIC的时间分辨率为73ps，而在85 $^\circ$和0 $^\circ$时，TDC ASIC的时间分辨率分别为103ps和62ps。
2018-06-26 cs.OH physics.ins-det
Cross-Detection and Dual-Side Monitoring Schemes for FPGA-Based High-Accuracy and High-Precision Time-to-Digital Converters
本研究提出基于FPGA的CD-DSM TDC设计，通过交叉检测减少气泡并利用双侧监测校准，实现了6.1 ps平均bin大小和3.8 ps均方根，显著提升了时间分辨率、线性度与稳定性。
2024-10-12 eess.SP physics.ins-det physics.med-ph
Design of 32-channel TDC Based on Single FPGA for μSR Spectrometer at CSNS
μ子自旋旋转、弛豫和共振（μSR）技术在研究材料的微结构和性能，特别是微磁性能方面具有不可替代的作用。中国空间中子源（CSNS）正在建造一个实验μ子源。与此同时，我国第一台128通道μSR谱仪正在研制中。通过拟合正电子计数率随时间的变化曲线，可以得到μSR的时间谱。本文介绍了一种用Xilinx Virtex-6现场可编程门阵列（FPGA）实现的32通道时间数字转换器（TDC），用于μSR谱仪正电子飞行时间的测量。每个通道的信号采用16个等间距移相的200 MHz采样时钟进行采样，因此TDC bin大小为312.5ps。测量范围可达327 us。该TDC具有在短时间内存储多个命中信号的能力，具有高达512的深度命中缓冲器。时间标签被添加到每个数据以记录数据被检测到的时刻。可编程的时间窗口和通道屏蔽提供了选择时间范围和感兴趣的通道的灵活性。每个通道的延迟可以校准。数据通过千兆以太网传输到数据采集系统（DAQ）。TDC和控制逻辑由DAQ实时配置。测试结果表明，单通道半高宽（FWHM）精度优于273 ps，温度敏感性低，线性度好。
2018-06-05 eess.SP physics.ins-det
An Arbitrary Time Interval Generator Base on Vernier Clocks with 0.67 ps Adjustable Steps Implemented in FPGA
本文提出一种基于级联PLL生成双游标时钟的纯数字方案，在低成本FPGA上实现0.67 ps和0.97 ps的精细时间间隔可调步进，解决了延迟单元方案步进受限且易受温压影响的问题。
2025-02-07 physics.ins-det
Low resource FPGA-based Time to Digital Converter
时间数字转换器（TDC）是粒子物理实验中非常常用的器件。可以采用许多“现成的”TDC，但是定制数据采集（DAQ）系统的必要性使得在现场可编程门阵列（FPGA）上实现的TDC是理想的。到目前为止，开发的大多数架构都是基于精度低至10 ps的抽头延迟线，这需要管理高FPGA资源使用率和非线性问题。通常这种精度是不必要的;在这种情况下，具有低资源占用的TDC架构是优选的，允许在同一设备上实现数据处理系统和其他实用程序。为了重建KLOE-2（KLOng实验2）中高能标记器（HET）标记的伽马-伽马物理事件，我们需要测量电子和正电子从KLOE-2相互作用点（IP）到我们的标记站（相距11 m）的飞行时间（TOF）。所需的分辨率必须优于聚束间距（2.7 ns）。在Xilinx Virtex-5 FPGA上实现了32通道TDC，精度为255 ps，非线性度低，同时实现了嵌入式数据采集系统和KLOE-2在线FARM接口。
2012-12-08 hep-ex physics.ins-det
A Monolithic Time Stretcher for Precision Time Recording
在粒子物理探测器的典型米长尺度上，识别只包含上/下夸克（π介子）的轻介子和包含奇异夸克（K介子）的轻介子需要能够测量飞行时间的仪器，分辨率为20 ps。在过去的几年中，大量的廉价，多通道时间数字转换器（TDC）芯片已经成为可用的。这些器件通常具有数百ps范围的定时分辨率性能。提出了一种技术，它是一个单片版本的“时间拉伸器”的解决方案，采用了贝尔飞行时间系统，以解决分辨率需要和内在的多击中TDC性能之间的差距。
2007-04-07 physics.ins-det
A 96-Channel FPGA-based Time-to-Digital Converter
我们描述了一个基于FPGA的，96通道，时间-数字转换器（TDC）打算与中央外跟踪器（COT）在CDF实验在费米实验室Tevatron使用。COT系统由315个TDC卡进行数字化和读出，每个TDC卡服务于腔室的96条线。TDC物理配置为9 U VME卡。该功能几乎完全在两个Altera Stratix FPGA的固件中编程。该器件的特殊功能包括840 MHz LVDS输入、多个锁相时钟模块和丰富的内存。TDC系统的输入分辨率为1.2 ns。每个输入每次碰撞最多可以接受7次命中。时间-数字转换是通过首先对96个输入中的每一个进行1.2 ns仓采样并填充循环存储器来完成的;然后将输入数据中逻辑转换（边沿）的存储器地址转换为COT脉冲的到达时间和宽度。深度为5.5 $μ$ s的内存流水线允许在第一级触发器中进行无死区操作。TDC VME接口允许一个板条箱中多个电路板的64位链式块传输，传输速率高达47 Mbytes/sec。TDC还包含一个单独编程的数据路径，可在每次Tevatron交叉时产生提示触发数据。给出了TDC的完整设计和多卡测试结果。物理简单性确保低维护;固件中的功能允许为其他应用程序重新编程。
2005-02-11 hep-ex physics.ins-det
Timing performance of the Timepix4 front-end
一个特点的Timepix 4像素前端的定时性能的强烈关注。外部产生的测试脉冲被用来探测每像素的时间-数字转换器（TDC），并通过精确地控制测试脉冲到达时间的步长为10 ps来测量时间仓的大小。结果表明，TDC可以实现60 ps的时间分辨率，只要执行校准以补偿像素TDC的压控振荡器中的频率变化。Timepix 4的内部时钟分配系统用于以约20 ps的步长控制内部生成的模拟测试脉冲的到达时间。模拟测试脉冲机制将受控量的电荷直接注入到像素的模拟前端（AFE）中，并且用于测量作为信号电荷的函数的时间分辨率，而与TDC无关。结果表明，对于默认配置，在空穴收集模式下的AFE时间分辨率被限制为105 ps。然而，这可以通过以增加的功耗为代价增加的偏置电流来提高到约60 ps。对于电子收集模式，AFE的时间分辨率为47 ps的裸Timepix 4设备在21 ke的信号电荷测量。据观察，来自键合传感器的附加输入电容将该数字减小到62 ps。
2022-07-11 physics.ins-det
A 64-Channel Precision Time-to-Digital Converter with Average 4.77 ps RMS Implemented in a 28 nm FPGA
本文在Xilinx Kintex-7 FPGA中基于TDL和WU-A技术开发了64通道TDC，实现3 ps量级平均分辨率与4.77 ps平均RMS精度，并提出在线处理方案解决时钟区域偏斜导致的气泡问题。
2024-12-24 hep-ex physics.ins-det
A Neural Network Approach to Multi-radionuclide TDCR Beta Spectroscopy
Institute of Frontier and Interdisciplinary Science, Shandong University（前沿与交叉科学研究院，山东大学）；Key Laboratory of Particle Physics and Particle Irradiation, Ministry of Education, Shandong University（粒子物理与粒子辐照重点实验室，教育部，山东大学）
针对多放射性核素TDCR分析依赖标准品、自动化不足的问题，提出结合Geant4模拟与定制神经网络的AI框架，可端到端解析核素活度与效率，精度高、泛化性强，适用于无参考材料或快速现场分析场景。
2025-09-03 cs.AI cs.LG nucl-ex
A Low-Power Time-to-Digital Converter for the CMS Endcap Timing Layer (ETL) Upgrade
本文介绍了一种时间-数字转换器（TDC）的设计和测试结果。TDC将是读出ASIC的一部分，称为ETROC，为高亮度LHC升级的CMS端盖定时层（ETL）读出低增益雪崩探测器（LGAD）。ETROC设计的挑战之一是，在1%的名义命中占用率下，要求TDC每个像素的功耗低于200 W。为了满足低功耗的要求，我们使用一个单一的延迟线的到达时间（TOA）和超过阈值的时间（TOT）的测量没有延迟控制。双选通自校准方案用于补偿工艺变化、温度和电源电压。TDC采用65 nm CMOS工艺制造。TDC的整体性能进行了评估。TOA在其11.6 ns的有效动态范围内具有17.8 ps的仓大小。经非线性校正后，TOA的有效测量精度为5.6ps，未经非线性校正的有效测量精度为9.9ps。TDC块在命中占用率为1%时消耗97 W。在23 C至78 C的温度范围和1.05 V至1.35 V（标称值为1.20 V）的电源电压范围内，TOA的自校准区间大小变化在0.4%以内。所测得的TDC性能满足要求，除了更多的测试将在未来进行，以验证TDC符合辐射耐受性规范。
2020-10-31 cs.SY eess.SY hep-ex
Two-photon assisted clock comparison to picosecond precision
我们已经实验证明了一个时钟比较方案，利用时间相关的光子对产生的自发参量下转换过程中的激光泵浦β-硼酸钡晶体。通过两个时间戳序列的互相关分析了双光子事件的符合性。将不同分辨率下的粗、精时间差相结合，实现了64 ps的时钟同步精度。我们还研究了系统中使用的硬件设备对时钟比较精度的影响。结果表明，检测器的时间抖动和背景噪声会降低系统的性能。利用这种方法，可以实现两个远程时钟的比较和同步，精度在几十皮秒的水平。
2015-09-29 physics.ins-det physics.optics
Monolithic MHz-frame rate digital SiPM-IC with sub-100 ps precision and 70$~μ$m pixel pitch
本文设计并表征了一种基于150 nm CMOS工艺的单片dSiPM-IC，包含32×32像素阵列，通过12位TDC实现亚100 ps精度和3 MHz采集率，总吞吐量达4 Gbps，并全面验证了其功能与性能。
2023-11-22 physics.ins-det
Design and Performance of a Custom ASIC Digitizer for Wire Chamber Readout in 65 nm CMOS Technology
我们提出了一个原型ASIC数字化仪的设计和性能集成线室读出，实现在65 nm的商业CMOS技术。4通道原型的每个通道由两个16位时间数字转换器（TDC）、一个8位模数转换器（ADC）、一个前端ADC和整形器以及支持各种数字化链的数字和模拟缓冲器组成。该原型具有多路复用数字后端，可执行状态机，分发控制和定时信号，并缓冲串行输出数据。实验室台架测试测量的绝对TDC分辨率在74 ps和480 ps之间，随着绝对延迟而增长，相对时间分辨率为19 ps。由于时钟信号和电源或参考电压之间的串扰，分辨率异常值可见。校准后，ADC显示出良好的线性度和噪声性能，有效位数为6.9。在正常工作条件下，电路每通道功耗为32 mW。讨论了解决分辨率漂移和拖尾的潜在设计改进。
2015-03-02 physics.ins-det
High precision differential clock comparisons with a multiplexed optical lattice clock
在过去的十年中，光学原子钟的精确度和准确度的快速进步推进了计时，计量学和量子科学的前沿。然而，大多数光学钟的稳定性仍然受到本机振荡器的限制，而不是原子本身，这为进一步的发展留下了空间。在这里，我们实现了一个“多路复用”的一维光晶格时钟，其中空间分辨，超冷锶原子的可移动的合奏被困在同一个光晶格，同时询问由共享的时钟激光器，并在并行读出。通过对系综对进行同步Ramsey询问，我们观察到原子-原子相干时间长达26秒，比原子-激光相干时间提高了270倍，证明了$9.7(4)\times10^{-18}/\sqrtτ$的相对稳定性（其中$τ$是以秒为单位的平均时间），并在平均3.3小时后达到$8.9(3)\times 10^{-20}$的分数不确定性。这些结果表明，应用程序需要超高精度的光学原子钟之间的比较，不需要限制本地振荡器的稳定性。利用多个系综对，我们实现了一个由6个原子系综组成的小型化时钟网络，得到了15个相对稳定度低于$3\times10^{-17}/\sqrtτ$的独特的成对时钟比较。最后，我们展示了同时加载空间分辨的，异质系综对的所有四个稳定同位素的锶在晶格中的能力。该平台提供的独特能力为未来的研究铺平了道路，包括精确的同位素位移测量，有限时钟系统的空间分辨特性，基于时钟的引力波和暗物质探测器的开发，以及相对论的新测试，包括在亚厘米尺度上测量引力红移。
2021-09-24 physics.atom-ph physics.ins-det quant-ph
A massively scalable Time-to-Digital Converter with a PLL-free calibration system in a commercial 130 nm process
采用130 nm BiCMOS工艺设计了一个33.6 ps LSB的时间-数字转换器。该转换器的核心是一个差分9级环形振荡器，基于多路径架构。这种设计的一个新版本，提出了一个分析模型的线性。该模型使我们能够了解我们的设计的性能优势（在线性方面）的来源，并预测进一步的改进。该振荡器集成在一个逐事件自校准系统中，可以避免任何基于PLL的同步。出于这个原因以及架构的紧凑性和简单性，拟议的TDC适合需要大量转换器和大规模并行化的应用，例如高能物理和医学成像探测器系统。制作了TDC的测试芯片并进行了测试。TDC显示DNL $\leq$ 1.3 LSB、INL $\leq$ 2 LSB和19.5 ps（0.58 LSB）的单发精度。该芯片的总功耗为5.4 mW。
2021-09-01 hep-ex physics.ins-det
Data and clock transmission interface for the WCDA in LHAASO
水切伦科夫探测器阵列（WCDA）是大型高空空气簇射天文台（LHAASO）的主要组成部分之一。在WCDA，3600光电倍增管（PMT）和前端电子（FEE）分散在一个90000平方米的面积，而高精度的时间测量（0.5 ns RMS）需要在读出电子。为了满足这一要求，时钟必须以高精度分配给FEE。由于“无路由器”的体系结构，需要基于TCP/IP协议的高速数据传输。为了简化读出电子架构并与整个LHAASO读出电子保持一致，白兔（WR）开关用于通过约400米的单根光纤传输时钟，数据和命令。本文开发了一个LHAASO WCDA的数据和时钟传输接口原型。性能测试结果表明，数据和时钟传输的时钟同步精度优于50 ps。WR交换机的数据传输吞吐量在1块FEE板上可达400 Mbps，在4块FEE板共用1个上行端口时可达180 Mbps，优于LHAASO WCDA的要求。
2019-07-05 physics.ins-det
Multichannel FPGA based MVT system for high precision time (20~ps~RMS) and charge measurement
本文提出了一种基于FPGA的$M$多电压$T$阈值（MVT）系统，它允许在电压和时间域对快速信号（$1-2$ ns上升沿和下降沿）进行采样。利用一种简单的方法，可以实现$20$ ps RMS的时间测量精度，并重建信号的电荷，与实际值的偏差小于10 $\%$。利用FPGA芯片的差分输入作为比较器，并在FPGA内部实现TDC，使我们能够实现一个紧凑的多通道系统，其特点是低功耗和低生产成本。本文介绍了由192路TDC板和四个夹层卡组成的系统的实现和功能。该板已被用来验证一个新开发的飞行时间正电子发射断层扫描系统的基础上塑料散热器。$σ$（TOF）$\approx 68$ ps的实现的全系统时间分辨率相对于当前TOF-PET系统好两倍。
2017-07-12 hep-ex physics.ins-det physics.med-ph
Precise Clock Synchronization in the Readout Electronics of WCDA in LHAASO
水切伦科夫探测器阵列（WCDA）是大型高空空气簇射天文台（LHAASO）的关键部件之一。在WCDA，3600光电倍增管（PMT）和前端电子（FEE）分散在一个90000平方米的面积内，而时间测量分辨率优于0.5纳秒所需的读出电子。为了实现这样的时间测量精度，需要在400个FEE（每个FEE用于9个PMT读出）之间进行高质量的时钟分配和同步。为了简化电子系统架构，数据、命令和时钟通过FEE与时钟和数据传输模块（CDTM）之间400米距离的光纤同时传输。在这篇文章中，我们提出了一种新的方法的基础上，白兔（WR），以实现完全自动的时钟相位对准不同的FEE之间。原始WR被增强以克服由于环境温度变化而引起的时钟延迟波动。本文介绍了总体方案，原型电子学的设计，和初步的测试结果。结果表明，在1km光纤上实现了优于50ps的时钟同步精度，远远超出了应用要求。
2019-07-24 physics.ins-det
Dual-comb-enhanced microwave clock synchronization over commercial fiber
本文利用双光梳增强的光学双向时间传递，在205.86公里商用光纤上实现微波钟飞秒级同步，残余偏差6.23飞秒，为安全光纤时频网络奠定基础。
2024-09-19 physics.ins-det physics.optics
Photonic-chip supercontinuum with tailored spectra for precision frequency metrology
利用芯片集成光子波导产生超连续谱是实现脉冲激光光源光谱展宽的一种有效方法，它具有脉冲能量低、形状因子小等优点。当用锁模激光频率梳泵浦时，这些波导可以相干地将梳谱扩展到带宽的一个倍频程以上，以实现自参考稳定。然而，对于频率计量和精密光谱学中的应用，期望不仅支持自参考，而且生成具有可定制宽带光谱的低噪声梳。在这项工作中，我们展示了基于氮化硅的色散工程波导，旨在满足这些目标，并实现大波长跨度的精密光学计量实验。我们进行时钟比较测量和报告的时钟限制的相对频率不稳定性的$3.8\times10^{-15}$在$τ= 2$秒之间的1550 nm腔稳定的参考激光器和NIST的钙原子钟激光器在657 nm使用两个倍频程波导超连续谱梳。
2017-02-13 physics.ins-det physics.optics
A Sub-Picosecond Digital Clock Monitoring System
我们描述了一个低成本的系统，旨在监测漂移的数字时钟与$\le$ 1 ps的精度。利用该系统，我们已经表明，通过向参考时钟添加噪声，可以跟踪亚皮秒级的相位变化。在许多情况下，时钟是复杂分布网络的一部分，温度和其他影响的微小变化可能导致时钟相位的微小变化。作为进一步的演示系统，我们已经使用它来测量在光纤中的光信号中引起的相位变化。
2022-12-12 hep-ex physics.ins-det
Delay Time Characterization on FPGA: A Low Nonlinearity, Picosecond Resolution Time-to-Digital Converter on 16-nm FPGA using Bin Sequence Calibration
本文在16纳米FPGA上实现皮秒级时间数字转换器，提出偏序重建和迭代时间bin交织两种硬件无关后处理技术，以低硬件开销显著提升分辨率和线性度。
2025-11-05 cs.AR physics.ins-det quant-ph
Demonstration of Real-Time Precision Optical Time Synchronization in a True Three-Node Architecture
本文首次在真实三节点中心辐射架构中演示了自由空间信道上的实时多节点光钟网络，实现10飞秒级相对同步精度，并提出独立的环外双向光学时间同步验证方法。
2025-03-11 physics.ins-det physics.optics
Electronics of Time-of-flight Measurement for Back-n at CSNS
Back-n是中国空间中子源（CSNS）的一个白中子实验装置。一次质子束流的时间结构使飞行时间法完全适用于中子能量测量。我们在为Back-n中的所有七个探测器设计的通用读出电子学上实现了TOF测量的电子学。该电子设备基于PXIe（Peripheral Component Interconnect Express eXtensions for Instrumentation）平台，该平台由FDM（Field Digitizer Modules）、TCM（Trigger and Clock Module）和SCM（Signal Conditioning Module）组成。与CSNS加速器同步的T0信号表示来自靶的中子发射。这是时间戳的开始。触发器和时钟模块（TCM）接收T0信号，并基于PXIe背板总线将T0信号分配给每个FDM。同时，检波器信号经调理后送入频分复用器进行波形数字化。信号的第一个采样点是时间戳的停止点。根据起始、终止时间戳和信号超过阈值的时间，可以获得总飞行时间。在TCM上实现了基于FPGA的TDC，以精确获取异步T0信号与全局同步时钟相位之间的时间间隔。在频分复用器上还设计了一个基于FPGA的TDC，可以精确地获取T0到达频分复用器与探测器信号第一个采样点之间的时间间隔，离线获取信号的过阈值时间。这种用于TOF测量的方法是有效的，并且不需要额外的模块。测试结果表明，T…
2018-06-25 eess.SP physics.ins-det
High accuracy measure of atomic polarizability in an optical lattice clock
尽管斯塔克效应是量子力学微扰理论的典型例子，也是最早观察到的光谱位移之一，但它通过黑体辐射成为现代光学原子钟中最大的不确定性来源。通过采用超冷、囚禁原子系综和高稳定度光学钟，我们以前所未有的精度描述了二次斯塔克效应。我们将镱光钟对电场（如黑体辐射）的灵敏度报告为接地和激发时钟电平的差分静态极化率：36.2612（7）kHz（kV/cm）^{-2}。由于室温黑体辐射，时钟的分数不确定度降低了一个数量级，为3 \times 10^{-17}。
2011-12-13 physics.atom-ph physics.ins-det quant-ph
