Development of a 100 ps TDC based on a Kintex 7 FPGA for the High Granular Neutron Time-of-Flight detector for the BM@N experiment
本文为 BM@N 的 HGND 研制基于 Kintex 7 FPGA、100 ps bin 宽度的 LVDS 4 倍异步过采样 TDC，并通过电子束验证其时间分辨率与商用数字化仪相当。
2024-01-22 hep-ex physics.ins-det
Low Power 16-channel Wave Union TDC in a Radiation Tolerant FPGA
本文在可用于耐辐射应用的 Lattice CertusPro-NX FPGA 上设计并评估了低功耗 16 通道、200 MHz wave union TDC，给出其高事例率及分辨率、INL、DNL 和通道差分性能。
2024-12-06 physics.ins-det
The design of a time-interleaved analog-digital conversion modulator based on FPGA-TDC for PET application
基于全现场可编程门阵列（FPGA）的高分辨率时间和能量测量数字转换器是正电子发射计算机断层成像（PET）探测器中读出电子器件的一种有吸引力的低成本解决方案。近年来，基于FPGA的时间数字转换器（FPGA-TDC）被广泛应用于商业PET扫描仪的时间测量。然而，对于能量测量，很少有研究报道完全基于FPGA的，大动态范围和高分辨率的替代商业模数转换器（ADC）。我们在前期的研究工作中提出了一种基于FPGA的25 Ms/s自激ADC（FPGA-ADC），并成功地应用于PET探测器的读出电路中。在这项正在进行的研究中，通过时间交错的策略，50 Ms/s的FPGA ADC的提出。仅需两个片外电阻，A/D转换和能量测量均在Xilinx Kintex-7 FPGA上实现。因此，该方法在提高系统集成度方面具有很大的优势.初步的性能测试，我们希望它可以给我们一个可能性，开发一个新的FPGA的前端数字化PET在未来。
2022-01-06 physics.ins-det
A high resolution multi-phase clock Time-Digital Convertor implemented on Kintex-7 FPGA
时间数字转换器（TDC）的目的是测量脉冲信号前沿的到达时间。我们最近的工作提出了一个高分辨率的多相TDC的基础上Kintex-7现场可编程门阵列（FPGA）器件。采用一个简单的基于I/O tile的循环输入缓冲器周期性地振荡输入信号，然后采用一个基于ISERDES内核的625 ps bin大小的多相TDC完成多次测量，以获得更高的分辨率性能。在本文中，设计概念，体系结构，以及内核实现的考虑都进行了讨论。为了评估TDC的性能，我们建立了一个基于Kintex-7 FPGA的验证系统。初步测试结果表明，TDC的有效面元尺寸从625 ps减小到78.125 ps，双通道时间分辨率优于35 ps RMS。
2020-10-13 physics.ins-det
A Fast Improved Fat Tree Encoder for Wave Union TDC in an FPGA
到目前为止，在基于FPGA的TDC设计中，波形合并方法可以获得最佳的时序性能。然而，在这样的结构中应保证非温度计码到二进制码（NTH 2B）编码过程应在仅一个系统时钟周期内完成。因此，考虑到高速要求，NTH 2B编码器的实现是相当具有挑战性的。此外，高分辨率的波形联合TDC还要求编码器将超宽输入码转换为二进制码。我们提出了一种快速改进的胖树编码器（IFTE），以满足这样的要求，其中气泡误差抑制也被集成。利用该编码器方案，在Xilinx Virtex 5系列FPGA中实现了有效值为7.7ps、有效面元为3.8ps的波并TDC。实现了276位非温度计码到9位二进制码转换的编码时间为8.33 ns。对波联发射器的振荡周期以及TDC的整体性能进行了一系列测试，测试结果表明IFTE工作良好。实际上，在该编码器的实现中，不需要手动路由或特殊约束;因此，该IFTE结构也可以进一步应用于其他基于延迟链的FPGA TDC。
2013-03-27 cs.AR physics.ins-det
Subnanosecond Time-to-Digital Converter Implemented in a Kintex-7 FPGA
时间数字转换器（TDC）用于各种领域，包括高能物理。在现场可编程门阵列（FPGA）中实现TDC的一个优点是逻辑修改的灵活性，这有助于应对实验条件的变化。最新的FPGA使得实现时间分辨率小于10 ps的TDC成为可能。另一方面，各种漂移室需要O（0.1）ns的时间分辨率，并且简单且易于实现的TDC对于鲁棒操作是有用的。本文在Xilinx Kintex-7 FPGA中实现了一个8通道TDC，其可变bin大小低至0.28 ns，并进行了测试。TDC基于多频方案，四相位时钟与外部参考时钟同步。如果有稳定的参考时钟，则不需要校准仓大小，这在高能物理实验中很常见。根据通道的不同，0.28 ns仓大小的差分非线性的标准偏差为0.13-0.31。性能对温度的依赖性可以忽略不计。功耗和潜在的扩展通道的数量进行了讨论。
2018-01-13 physics.ins-det
The GANDALF 128-Channel Time-to-Digital Converter
GANDALF 6 U-VME 64 x/VXS模块设计用于高能和核物理实验中的各种读出任务，特别是CERN的COMPASS实验。可交换夹层卡允许在非常不同的应用中使用该系统，例如模数或时间数字转换、重合矩阵形成、快速模式识别或快速触发生成。在此基础上，我们提出了一个128通道的TDC，它是在一个单一的Xilinx Virtex-5 FPGA实现使用移位时钟采样方法。在这个概念中，每个输入信号由16个触发器使用等距相移时钟连续采样。与以前的FPGA设计相比，通常基于延迟线，包括几个TDC通道的分辨率在10 ps的顺序，我们的设计允许在一个单一的FPGA中实现大量的TDC通道的分辨率为64 ps。FPGA结构内逻辑元件的可预测放置和统一布线是该设计的一个特殊挑战。我们目前的时间分辨率和非线性的TDC读出系统的测量结果。
2011-12-19 hep-ex physics.ins-det
FPGA-based TDC for SiPM Timing and Amplitude Measurements
Instituto de Ciencias Físicas, UNSAM-CONICET（物理科学研究所，UNSAM-CONICET）
本研究设计了一款基于Artix-7 XC7A35T FPGA的双通道TDC，可实现SiPM的定时与幅度测量，时间分辨率为$(19\pm1)$ ps，经测试可在不同模式下稳定工作，适用于光子计数相关场景。
2026-09-01 physics.ins-det
Design of 32-channel TDC Based on Single FPGA for μSR Spectrometer at CSNS
μ子自旋旋转、弛豫和共振（μSR）技术在研究材料的微结构和性能，特别是微磁性能方面具有不可替代的作用。中国空间中子源（CSNS）正在建造一个实验μ子源。与此同时，我国第一台128通道μSR谱仪正在研制中。通过拟合正电子计数率随时间的变化曲线，可以得到μSR的时间谱。本文介绍了一种用Xilinx Virtex-6现场可编程门阵列（FPGA）实现的32通道时间数字转换器（TDC），用于μSR谱仪正电子飞行时间的测量。每个通道的信号采用16个等间距移相的200 MHz采样时钟进行采样，因此TDC bin大小为312.5ps。测量范围可达327 us。该TDC具有在短时间内存储多个命中信号的能力，具有高达512的深度命中缓冲器。时间标签被添加到每个数据以记录数据被检测到的时刻。可编程的时间窗口和通道屏蔽提供了选择时间范围和感兴趣的通道的灵活性。每个通道的延迟可以校准。数据通过千兆以太网传输到数据采集系统（DAQ）。TDC和控制逻辑由DAQ实时配置。测试结果表明，单通道半高宽（FWHM）精度优于273 ps，温度敏感性低，线性度好。
2018-06-05 eess.SP physics.ins-det
Cryogenic loss monitors with FPGA TDC signal processing
辐射硬氦气电离室能够在真空中工作的温度范围从5 K到350 K已经设计，制造和测试，并将在费米实验室的超导辐射束测试设施的低温恒温器内使用。腔室容器由不锈钢制成，并且所使用的所有材料（包括密封件）已知是抗辐射的并且适合于在5 K下操作。这些电离室设计用于测量高达30 kRad/hr的辐射，灵敏度约为1.9 pA/（Rad/hr）。利用循环积分电流频率转换器测量信号电流，以实现低电流和宽动态范围所需的测量能力。采用基于FPGA的时间-数字转换器（TDC）来测量从循环积分器输出的脉冲之间的时间间隔的新颖方案，以确保快速的束流损失响应以及优于10位的电流测量分辨率。本文将描述所获得的结果，并强调所使用的处理技术。
2012-09-28 physics.acc-ph physics.ins-det
Cross-Detection and Dual-Side Monitoring Schemes for FPGA-Based High-Accuracy and High-Precision Time-to-Digital Converters
本研究提出基于FPGA的CD-DSM TDC设计，通过交叉检测减少气泡并利用双侧监测校准，实现了6.1 ps平均bin大小和3.8 ps均方根，显著提升了时间分辨率、线性度与稳定性。
2024-10-12 eess.SP physics.ins-det physics.med-ph
Photon counting with photon number resolution through superconducting nanowires coupled to a multi-channel TDC in FPGA
本文介绍了一种系统，用于测量光子统计和光子定时在少光子制度下降到单光子水平。该测量系统是基于超导纳米线单光子探测器和时间数字转换器实现到一个可编程的设备。这些设备的组合在分辨率和对实际实验条件的适应性方面为系统提供了高性能。作为应用的例子，我们给出了相干态光子统计的测量。在这个测量中，我们利用八阶单光子关联来高保真地重建平均光子数高达4的相干态的统计。该处理是通过一个时间数字转换器（TDC）架构，还托管一个异步相关数字计数器（ACDC）在现场可编程门阵列（FPGA）设备中实现，并专门设计用于多通道使用的性能优化的手段。
2018-04-03 physics.app-ph physics.ins-det physics.optics
A 64-Channel Precision Time-to-Digital Converter with Average 4.77 ps RMS Implemented in a 28 nm FPGA
本文在Xilinx Kintex-7 FPGA中基于TDL和WU-A技术开发了64通道TDC，实现3 ps量级平均分辨率与4.77 ps平均RMS精度，并提出在线处理方案解决时钟区域偏斜导致的气泡问题。
2024-12-24 hep-ex physics.ins-det
FPGA-based Time to Digital Converter and Data Acquisition system for High Energy Tagger of KLOE-2 experiment
为了重建KLOE-2（KLOng实验2）中高能标记器（HET）标记的伽马-伽马物理事件，我们需要测量电子和正电子从KLOE-2相互作用点（IP）到我们的标记站（相距11 m）的飞行时间（TOF）。所需的分辨率必须优于聚束间距（2.7 ns）。我们已经开发和实现了Xilinx Virtex-5 FPGA的时间数字转换器（TDC）与625 ps的分辨率（LSB）随着嵌入式数据采集系统和接口的KLOE-2的在线FARM。我们将简要描述TDC和数据采集（DAQ）系统的体系结构。将提供关于用于降低数据吞吐量的零抑制算法的更多细节。
2012-05-30 hep-ex physics.ins-det
Implementation of sub-nanoseconds TDC in FPGA: applications to time-of-flight analysis in muon radiography
飞行时间（tof）技术是高能物理中确定粒子传播方向的标准技术。由于粒子速度通常接近光速c，并且探测器的典型尺寸为米级，因此最先进的TOF技术应该达到亚纳秒的计时分辨率。在已经可用的各种技术中，最近开发的环形振荡器TDC的，在低成本FPGA中实现的，具有非常有趣的品质因数，因为可以用有限的处理资源实现非常好的定时性能。这个问题与无人驾驶传感器应该具有尽可能低的功耗的应用有关。本文详细介绍了这种飞行时间技术在地质体μ子层析成像中的应用。μ子层析成像的目的是通过探测大气μ子通量的衰减来测量密度变化和绝对密度。当测量的通量变得非常低时，识别的噪声源来自在指向地质体的方向上撞击检测器的向后传播的粒子。因此，基于tof信息的通过和返回粒子之间的分离是断层摄影分析和随后预测的关键参数。
2013-10-16 physics.geo-ph physics.ins-det
Delay Time Characterization on FPGA: A Low Nonlinearity, Picosecond Resolution Time-to-Digital Converter on 16-nm FPGA using Bin Sequence Calibration
Division of Quantum Technology, SDT Inc.（SDT公司量子技术部）
本文在16纳米FPGA上实现皮秒级时间数字转换器，提出偏序重建和迭代时间bin交织两种硬件无关后处理技术，以低硬件开销显著提升分辨率和线性度。
2025-11-05 cs.AR physics.ins-det quant-ph
High-resolution time-to-digital converters (TDCs) with a bidirectional encoder
提出了一种基于波合并（四边WU A）、双采样和子TDL方法的高分辨率时间数字转换器（TDC），并在16 nm Xilinx UltraScale+现场可编程门阵列（FPGA）上实现。我们结合了WU和双采样技术来实现高分辨率。此外，我们使用子TDL方法和所提出的双向编码器来抑制气泡，并有效地编码四跳变伪温度计码。实验结果表明，在450MHz采样时钟下，所设计的TDC在最佳情况下可达到0.4ps的分辨率和3.06ps的RMS精度。这些特性使得该设计适用于粒子物理学、生物医学成像（例如正电子发射断层成像、PET）和通用科学仪器。
2022-08-29 physics.ins-det
Multichannel FPGA based MVT system for high precision time (20~ps~RMS) and charge measurement
本文提出了一种基于FPGA的$M$多电压$T$阈值（MVT）系统，它允许在电压和时间域对快速信号（$1-2$ ns上升沿和下降沿）进行采样。利用一种简单的方法，可以实现$20$ ps RMS的时间测量精度，并重建信号的电荷，与实际值的偏差小于10 $\%$。利用FPGA芯片的差分输入作为比较器，并在FPGA内部实现TDC，使我们能够实现一个紧凑的多通道系统，其特点是低功耗和低生产成本。本文介绍了由192路TDC板和四个夹层卡组成的系统的实现和功能。该板已被用来验证一个新开发的飞行时间正电子发射断层扫描系统的基础上塑料散热器。$σ$（TOF）$\approx 68$ ps的实现的全系统时间分辨率相对于当前TOF-PET系统好两倍。
2017-07-12 hep-ex physics.ins-det physics.med-ph
A two-stage time-stretching TDC with discrete components
本文提出一种基于分立元件的两级时间拉伸TDC，利用电容充放电和100 MHz时钟实现低于100 ps分辨率，转换时间低于300 ns，为ASIC实现和粒子物理实验提供低成本方案。
2025-05-27 hep-ex nucl-ex physics.ins-det
Implementation of A Nanosecond Time-resolved APD Detector System for NRS Experiment in HEPS-TF
本文介绍了一种用于高能光子源实验装置（HEPS-TF）核共振散射（NRS）实验的纳秒时间分辨APD探测器系统。探测器系统由APD传感器、快速前置放大器和TDC读出电路三部分组成。为了提高接收立体角和量子效率，C30703 FH APD（由Excelitas制造）被用作探测器的传感器。C30703 FH的有效感光面积为10 × 10 mm 2，吸收层厚度为110 μm。设计了增益为59 dB、带宽为2 GHz的快速读出电路，用于读出C30703跳频APD输出的微弱信号。探测器系统可以工作在单光子测量模式，因为双光子晶体增加了信噪比。该TDC采用FPGA多相法实现，分辨率为1 ns。两个启动触发之间的所有散射事件的到达时间可以由FPGA TDC记录。在14.4keV的X射线能量下，所研制的探测器（APD传感器+快速放大器）的时间分辨率（FWHM）为0.86ns，整个探测器系统（APD传感器+快速放大器+ TDC读出电路）的时间分辨率为1.4ns。
2016-09-18 physics.ins-det
An Arbitrary Time Interval Generator Base on Vernier Clocks with 0.67 ps Adjustable Steps Implemented in FPGA
本文提出一种基于级联PLL生成双游标时钟的纯数字方案，在低成本FPGA上实现0.67 ps和0.97 ps的精细时间间隔可调步进，解决了延迟单元方案步进受限且易受温压影响的问题。
2025-02-07 physics.ins-det
A time-to-digital converter with steady calibration through single-photon detection
Università degli Studi di Padova（帕多瓦大学）；Padua Quantum Technologies Research Center, Università degli Studi di Padova（帕多瓦量子技术中心，帕多瓦大学）；Istituto Nazionale di Fisica Nucleare (INFN) – sezione di Padova（意大利国家核物理研究所（INFN）帕多瓦分部）
本研究提出了一种基于FPGA的时间到数字转换器，通过单光子检测实现稳定校准，具有低抖动和高稳定性，适用于量子密钥分发等应用。
2026-02-25 eess.SP physics.ins-det quant-ph
An FPGA Based Fast Linear Discharge Method for Nuclear Pulse Digitization
受Wilkinson ADC方法的启发，本文提出了一种基于FPGA的快速线性放电方法，用于核脉冲信号的数字化。该方案利用恒流源将输入电流脉冲积分后的电容电荷放电，从而将输入核脉冲的幅度线性转换为时间宽度。由于FPGA实现了TDC的高精度测量，可以通过增大放电电流值来缩短放电时间，从而获得小的死区时间测量值。我们实现了一个单通道快速线性放电电路，它只包含一个双电源放大器，两个电阻和一个电容。其余部分可以在FPGA（现场可编程门阵列）中实现。传感器的漏电流会引起基线缓慢漂移，影响测量精度。我们的方法在不损失测量线性度的情况下解决了这个问题。我们已经建立了电路和实验装置进行评估。用它们测量了PMT与LYSO和LaBr_3晶体耦合的PET探测器的能谱，能量分辨率分别为12.67%和5.17%。测试结果表明，该电路结构简单，工作稳定，有利于多通道集成。
2018-06-07 physics.ins-det
Development of an FPGA-based realtime DAQ system for axion haloscope experiments
建立了一个用于CULtASK轴子晕圈观测实验的实时数据采集系统。CULtASK是一个使用谐振腔寻找宇宙轴子的实验，在极高的磁场和超低温下，通过逆普里马科夫效应在几GHz频率范围内探测轴子转换产生的光子。所构建的数据采集系统采用现场可编程门阵列（FPGA）进行数据处理和快速傅立叶变换。这种设计以及专为实时数据传输而设计的自定义以太网数据包可实现100%的DAQ效率，这是与商用频谱分析仪相比的关键特性。该数据采集系统是针对轴子实验中的射频信号检测而优化设计的，具有100 Hz的频率分辨率和500 kHz的分析窗口。DAQ系统在100，000次测量中的平均噪声水平约为-111.7 dBm。从伪数据分析，证实了由于使用该实时DAQ系统重复和平均测量而导致的信噪比的改善。
2021-11-06 hep-ex physics.ins-det
FPGA-based digitizer for BGO-based time-of-flight PET
提出一种基于FPGA的BGO飞行时间PET数字化仪，独立处理闪烁与切伦科夫光子，结合TOT与TDC方法实现精确能量和时间测量，性能与示波器相当且具备多通道可扩展性。
2024-10-12 physics.ins-det physics.med-ph
Testing of Front-End Readout Prototype ASICs Designed for WCDA in LHAASO
水切伦科夫探测器阵列（WCDA）是大型高空空气簇射观测站（LHAASO）的关键探测器之一，该观测站主要用于甚高伽马源探测。在WCDA中，有超过3000个光电倍增管（PMT）分散在80000平方米的水下。对于WCDA读出电子学，在从1光子电子（P.E.）4000 P.E.为了降低电子学复杂度，提高系统可靠性，提出了一种基于专用集成电路（ASIC）的读出方案。设计并测试了两个原型ASIC。第一个ASIC集成了用于电荷测量的放大和整形电路以及用于时间测量的鉴别电路。整形后的信号被进一步馈送到第二ADC ASIC，而来自ADC的输出信号由基于FPGA的时间数字转换器（TDC）数字化。测试结果表明，时间分辨率优于250 ps RMS，电荷分辨率优于10%，4000 P.E.时为1%。符合LHAASO WCDA的要求。
2018-06-24 hep-ex physics.ins-det
Time and Energy Measurement Electronics for Silicon Drift Detector Aimed for X-ray Pulsar Navigation
针对X射线脉冲星导航（XNAV）中的硅漂移探测器（SDD）信号读出，设计了一种具有高时间和能量分辨率的读出电子学。对于时间测量，输入信号被馈送到一个快速成形和常数分数鉴别（CFD）电路，然后由一个时间数字转换器（TDC）实现在一个现场可编程门阵列（FPGA），这是设计与bin大小为2.5 ns的数字化。在能量测量方面，采用慢速整形和模拟峰值检测电路来获取输入信号的能量信息，然后由14位模数转换器（ADC）将其数字化。时间和能量测量结果在FPGA中进行缓冲和打包，然后传输到数据处理（DP）系统。测试结果表明，时间分辨率约为3 ns，能谱半高宽（FWHM）优于160eV@5.9keV，能量动态范围为1 ~ 10 keV。同时，线性测试表明，对于不同的入射光子，残差小于1.5%。
2016-03-09 physics.ins-det physics.space-ph
Scalable FPGA Framework for Real-Time Denoising in High-Throughput Imaging: A DRAM-Optimized Pipeline using High-Level Synthesis
Department of Computer Science and Engineering, Michigan State University（计算机科学与工程系，密歇根州立大学）
本文提出了一种基于FPGA的可扩展实时去噪框架，利用高阶综合和DRAM优化，实现低延迟的图像处理，适用于高吞吐成像应用。
2025-11-25 cs.AR cs.CV cs.DC
A Time-to-Digital Converter-based Correction Method for Charge Measurement through Area Integration
数字化后的准高斯信号经过整形器和模数转换器（ADC）后进行面积积分，可以实现高精度的电荷测量。由于信号波形的第一采样点的不确定性，电荷测量包含误差。为了减小误差，我们采用了时间数字转换器（TDC）来精确测量不确定度，并设计了校正算法来提高电荷测量的分辨率。这项工作包括分析和模拟所提出的算法，并在FPGA设备中实现它们。此外，还进行了测试，以评估的校正方法的性能。测试结果表明，采用62.5Msps采样率数字化的整形电路（幅值为2 V，前沿和后沿分别为80 ns和280 ns），电荷测量的分辨率从0.231%提高到0.126%。
2019-09-25 physics.ins-det
Readout Electronics of T0 Detector in the External Target Experiment of CSR in HIRFL
基于多间隙电阻板室（MRPC）技术的T0探测器是外靶实验的关键部件之一。通过对MRPC信号的精确测量，可以获得束流撞击目标的时间，并将其用作其他探测器的开始时间。为T0探测器设计了一个读出电子学系统。基于NINO ASIC设计了T0探测器内部和外部MRPC的前端电子学（FEE）电路，实现了高精度的前沿鉴别和电荷-时间转换（QTC）。FEE的输出脉冲随后通过高精度时间数字化模块进行数字化，该模块具有时间数字转换器（TDC）、触发匹配和集成在现场可编程门阵列（FPGA）器件内的其他控制逻辑。为了评估功能和性能，我们还对电子设备进行了一系列测试。结果表明，系统工作正常，电子学时间精度优于21 ps，满足应用要求。
2019-09-24 physics.ins-det
Real-Time FPGA-Based SiPM Detector Emulation Using a Temporally Quantized Model
Nuclear Instruments SRL（核仪器有限公司）；Università degli Studi dell’Insubria（因苏布里亚大学）
提出一种基于FPGA的实时探测器仿真器，通过时间量化和硬件信号整形，将SimSiPM的微观仿真转化为物理可实现的模拟信号，实现高吞吐、低延迟的硬件在环测试。
2026-07-02 physics.ins-det
Electronics of Time-of-flight Measurement for Back-n at CSNS
Back-n是中国空间中子源（CSNS）的一个白中子实验装置。一次质子束流的时间结构使飞行时间法完全适用于中子能量测量。我们在为Back-n中的所有七个探测器设计的通用读出电子学上实现了TOF测量的电子学。该电子设备基于PXIe（Peripheral Component Interconnect Express eXtensions for Instrumentation）平台，该平台由FDM（Field Digitizer Modules）、TCM（Trigger and Clock Module）和SCM（Signal Conditioning Module）组成。与CSNS加速器同步的T0信号表示来自靶的中子发射。这是时间戳的开始。触发器和时钟模块（TCM）接收T0信号，并基于PXIe背板总线将T0信号分配给每个FDM。同时，检波器信号经调理后送入频分复用器进行波形数字化。信号的第一个采样点是时间戳的停止点。根据起始、终止时间戳和信号超过阈值的时间，可以获得总飞行时间。在TCM上实现了基于FPGA的TDC，以精确获取异步T0信号与全局同步时钟相位之间的时间间隔。在频分复用器上还设计了一个基于FPGA的TDC，可以精确地获取T0到达频分复用器与探测器信号第一个采样点之间的时间间隔，离线获取信号的过阈值时间。这种用于TOF测量的方法是有效的，并且不需要额外的模块。测试结果表明，T…
2018-06-25 eess.SP physics.ins-det
A High Precision Time Measurement Method Based on Frequency-domain Phase-Fitting for Nuclear Pulse Detection
本文提出基于数字频域相位拟合（DFPF）的核脉冲时间测量方法，通过ADC数字化与FPGA相位拟合实现，理想条件下最高达2.9 ps RMS精度，适用于粒子检测及其他先进时间测量场景。
2025-02-10 physics.ins-det
