Design and Analysis of a 2D Vernier Structure
TU Delft（代尔夫特理工大学）
本文设计并仿真了一种二维游标时间数字转换器，通过校准环路调整延迟失配，在PVT变化下实现16.9皮秒分辨率和低于0.5 LSB的线性度。
2026-09-30 cs.SY eess.SY physics.ins-det
A Low-Cost, Low-Power Media Converter Solution for Next-Generation Detector Readout Systems
针对HL-LHC时代高能物理数据采集系统中高端FPGA收发器利用率不足的问题，本研究评估低功耗低成本FPGA器件，实现基于lpGBT前端协议和10千兆以太网读出协议的读出后端，并以LHCb Run 4 RICH探测器为案例验证，为下一代探测器读出系统提供替代方案。
2025-02-13 hep-ex physics.ins-det
A 96-Channel FPGA-based Time-to-Digital Converter
我们描述了一个基于FPGA的，96通道，时间-数字转换器（TDC）打算与中央外跟踪器（COT）在CDF实验在费米实验室Tevatron使用。COT系统由315个TDC卡进行数字化和读出，每个TDC卡服务于腔室的96条线。TDC物理配置为9 U VME卡。该功能几乎完全在两个Altera Stratix FPGA的固件中编程。该器件的特殊功能包括840 MHz LVDS输入、多个锁相时钟模块和丰富的内存。TDC系统的输入分辨率为1.2 ns。每个输入每次碰撞最多可以接受7次命中。时间-数字转换是通过首先对96个输入中的每一个进行1.2 ns仓采样并填充循环存储器来完成的;然后将输入数据中逻辑转换（边沿）的存储器地址转换为COT脉冲的到达时间和宽度。深度为5.5 $μ$ s的内存流水线允许在第一级触发器中进行无死区操作。TDC VME接口允许一个板条箱中多个电路板的64位链式块传输，传输速率高达47 Mbytes/sec。TDC还包含一个单独编程的数据路径，可在每次Tevatron交叉时产生提示触发数据。给出了TDC的完整设计和多卡测试结果。物理简单性确保低维护;固件中的功能允许为其他应用程序重新编程。
2005-02-11 hep-ex physics.ins-det
The GANDALF 128-Channel Time-to-Digital Converter
GANDALF 6 U-VME 64 x/VXS模块设计用于高能和核物理实验中的各种读出任务，特别是CERN的COMPASS实验。可交换夹层卡允许在非常不同的应用中使用该系统，例如模数或时间数字转换、重合矩阵形成、快速模式识别或快速触发生成。在此基础上，我们提出了一个128通道的TDC，它是在一个单一的Xilinx Virtex-5 FPGA实现使用移位时钟采样方法。在这个概念中，每个输入信号由16个触发器使用等距相移时钟连续采样。与以前的FPGA设计相比，通常基于延迟线，包括几个TDC通道的分辨率在10 ps的顺序，我们的设计允许在一个单一的FPGA中实现大量的TDC通道的分辨率为64 ps。FPGA结构内逻辑元件的可预测放置和统一布线是该设计的一个特殊挑战。我们目前的时间分辨率和非线性的TDC读出系统的测量结果。
2011-12-19 hep-ex physics.ins-det
A 26 ps RMS time-to-digital converter core for Spartan-6 FPGAs
我们已经设计，实施和测试的时间到数字转换器的核心，在一个低成本的斯巴达6 FPGA。我们的设计利用进位链中有限的传播速度来实现延迟线，其中使用数百个抽头来测量传入信号边缘的传播距离。这种技术使内核能够达到远优于FPGA触发器最小开关周期的精度。为了补偿工艺、电压和温度（PVT）效应，我们的设计使用了两种技术的组合：启动校准和在线校准。启动校准使用统计方法来估计延迟线抽头之间的延迟，并有助于消除工艺变化的影响。在线校准在不中断内核操作的情况下进行，使用环形振荡器，其频率不稳定性被测量并用于补偿延迟线上的后续电压和温度效应。测试结果表明，在37 ℃ ~ 48 ℃的温度范围内，该设计达到了26 ps RMS的精度。
2013-03-27 physics.ins-det
Subnanosecond Time-to-Digital Converter Implemented in a Kintex-7 FPGA
时间数字转换器（TDC）用于各种领域，包括高能物理。在现场可编程门阵列（FPGA）中实现TDC的一个优点是逻辑修改的灵活性，这有助于应对实验条件的变化。最新的FPGA使得实现时间分辨率小于10 ps的TDC成为可能。另一方面，各种漂移室需要O（0.1）ns的时间分辨率，并且简单且易于实现的TDC对于鲁棒操作是有用的。本文在Xilinx Kintex-7 FPGA中实现了一个8通道TDC，其可变bin大小低至0.28 ns，并进行了测试。TDC基于多频方案，四相位时钟与外部参考时钟同步。如果有稳定的参考时钟，则不需要校准仓大小，这在高能物理实验中很常见。根据通道的不同，0.28 ns仓大小的差分非线性的标准偏差为0.13-0.31。性能对温度的依赖性可以忽略不计。功耗和潜在的扩展通道的数量进行了讨论。
2018-01-13 physics.ins-det
Characterization of a detector chain using a FPGA-based Time-to-Digital Converter to reconstruct the three-dimensional coordinates of single particles at high flux
我们报告了一种新型的基于FPGA的时间-数字转换器的开发及其在检测链中的实现，该检测链记录了单个粒子沿三维的坐标。该检测器由安装在交叉延迟线顶部并连接到快速电子器件的微通道板组成。我们演示了以高达每秒4.1x10^6个粒子的速率连续记录来自交叉延迟线的定时信号，以及高达每秒3.2x10^6个粒子的坐标的三维重建。根据校准结构的成像，我们测量检测器的面内分辨率为140（20）μ m。此外，我们分析了一种方法来测量的分辨率，而无需将任何结构在真空下，一个显着的实际改进。虽然我们在这里使用紫外光子，但这项工作的结果直接适用于其他类型粒子的检测。
2015-10-07 cond-mat.quant-gas physics.ins-det
Delay Time Characterization on FPGA: A Low Nonlinearity, Picosecond Resolution Time-to-Digital Converter on 16-nm FPGA using Bin Sequence Calibration
Division of Quantum Technology, SDT Inc.（SDT公司量子技术部）
本文在16纳米FPGA上实现皮秒级时间数字转换器，提出偏序重建和迭代时间bin交织两种硬件无关后处理技术，以低硬件开销显著提升分辨率和线性度。
2025-11-05 cs.AR physics.ins-det quant-ph
The design of a time-interleaved analog-digital conversion modulator based on FPGA-TDC for PET application
基于全现场可编程门阵列（FPGA）的高分辨率时间和能量测量数字转换器是正电子发射计算机断层成像（PET）探测器中读出电子器件的一种有吸引力的低成本解决方案。近年来，基于FPGA的时间数字转换器（FPGA-TDC）被广泛应用于商业PET扫描仪的时间测量。然而，对于能量测量，很少有研究报道完全基于FPGA的，大动态范围和高分辨率的替代商业模数转换器（ADC）。我们在前期的研究工作中提出了一种基于FPGA的25 Ms/s自激ADC（FPGA-ADC），并成功地应用于PET探测器的读出电路中。在这项正在进行的研究中，通过时间交错的策略，50 Ms/s的FPGA ADC的提出。仅需两个片外电阻，A/D转换和能量测量均在Xilinx Kintex-7 FPGA上实现。因此，该方法在提高系统集成度方面具有很大的优势.初步的性能测试，我们希望它可以给我们一个可能性，开发一个新的FPGA的前端数字化PET在未来。
2022-01-06 physics.ins-det
High Resolution Asynchronous Digital Event Timer
许多科学和天文仪器需要在两个或多个事件之间进行高分辨率的精确时间测量，这是几十年来非常具有挑战性的。目前，已用FPGA实现了一个高精度17.1ps数字事件定时器（DET）的快速响应。FPGA的布局是有目的的，以获得更高的定时测量分辨率。与各种事件定时器（时间数字转换器）相比，本设计具有更好的精度和更高的分辨率。目前的DET使用能够以微秒为单位测量时间的时钟频率（GHz）和独特的异步游标方法来测量时钟周期的时间分数，与数字事件计时器相比，这提高了其分辨率。快速的响应和较高的分辨率使其成为多KHz卫星激光测距和其他激光雷达应用的更好选择。
2021-10-14 physics.ins-det
The Modern FPGA as Discriminator, TDC and ADC
最近几代的现场可编程门阵列（FPGA）已经成为复杂状态机控制和信号处理的不可或缺的工具，并且现在常规地结合CPU内核以允许执行用户软件代码。同时，它们卓越的性能允许低功耗实现以前专用模拟电子设备的专属功能。这里给出的具体示例使用FPGA作为ADC、时间数字（TDC）和模数转换器（ADC）。所有这三个案例都是当前或未来天体粒子实验仪器的例子。
2006-06-25 physics.ins-det
Cross-Detection and Dual-Side Monitoring Schemes for FPGA-Based High-Accuracy and High-Precision Time-to-Digital Converters
本研究提出基于FPGA的CD-DSM TDC设计，通过交叉检测减少气泡并利用双侧监测校准，实现了6.1 ps平均bin大小和3.8 ps均方根，显著提升了时间分辨率、线性度与稳定性。
2024-10-12 eess.SP physics.ins-det physics.med-ph
Design and evaluation of a FPGA-ADC prototype for the PET detector based on LYSO Crystals and SiPM arrays
本研究的目的是设计和评估一个简单的自由运行的模拟-数字转换器（ADC）的现场可编程门阵列（FPGA）设备的基础上完成的能量和位置读出的硅光电倍增器（SiPM）阵列的应用程序作为PET扫描仪。这种基于进位链时间-数字转换器（TDC）的FPGA ADC在Kintex-7 FPGA上实现，仅由一个片外电阻组成，因此在提高系统集成度和降低成本方面比商用芯片具有更大的优势。本文提出了一种基于FPGA ADC的前端电子学原型，并讨论了设计原理和实现考虑。使用8 × 8（晶体尺寸：4 × 4 × 15 mm 3）和12 × 12（晶体尺寸：2.65 × 2.65 × 15 mm 3）分段LYSO晶体与在22 Na点源激发下的8 × 8 SiPM（J系列，来自ON Semiconductor）阵列耦合进行实验。初始测试结果表明，校正后的两个探测器的能量分辨率为13.2%和13.5%左右，在511 keV，和洪水直方图的轮廓显示了清晰的可视化的离散闪烁体元件。所有测量均在室温（~25度）下进行，无需额外冷却
2021-08-18 physics.ins-det
TOT Measurement Implemented in FPGA TDC
在高能物理实验中，时间测量对于粒子的识别起着至关重要的作用。随着物理目标的提高和电子技术的发展，现代时间测量系统在满足高分辨率要求的同时，也要求具有高的集成度。由于现场可编程门阵列（FPGA）的存在，FPGA时间数字转换器（TDC）成为近年来较为成熟和突出的时间测量方法之一。为了校正由于超前定时引起的时间游走效应，需要在FPGA TDC中加入过阈值时间（TOT）测量。TOT可以通过测量信号前沿和后沿的间隔时间来获得。不幸的是，传统的TDC只能识别一种信号边沿，即前沿或后沿。通常，为了测量间隔，可以同时使用两个TDC通道，一个用于前导，另一个用于拖尾。但是，这种方法会增加FPGA资源的使用量，降低TDC的完整性。本文介绍了一种在Xilinx Virtex-5 FPGA上实现TOT测量的方法。该方法只需一个TDC输入通道即可实现TOT测量。消耗的资源和时间分辨率都可以得到保证。实验表明，该TDC对前缘测量的分辨率优于15 ps，对TOT测量的分辨率优于37 ps。此外，TDC测量死区时间约为2个时钟周期，这使得它适合于较高物理事件率的应用
2015-01-26 hep-ex physics.ins-det
A Multi-chain Measurements Averaging TDC Implemented in a 40 nm FPGA
本文介绍了一种在40 nm工艺Virtex-6 FPGA上实现的高精度、高分辨率时间数字转换器（TDC）。多链测量平均结构用于克服由普通单抽头延迟链的固有单元延迟决定的分辨率限制。该结构提高了图像的分辨率和精度。在这种TDC中，输入信号同时连接到多个抽头延迟链（链数为M），并且每两个相邻链之间存在固定延迟单元。每个抽头延迟链只是一个普通的TDC，并且应该为命中输入信号生成TDC时间，因此对于命中信号应该获得总共M个TDC时间值。在平均之后，获得最终TDC时间。采用8个并联抽头延迟链实现了具有3 ps分辨率（即bin大小）和6.5 ps精度（即RMS）的TDC。采用单抽头延迟链的普通TDC可获得24 ps的分辨率和18 ps的精度。
2014-06-15 hep-ex physics.ins-det
Cryogenic loss monitors with FPGA TDC signal processing
辐射硬氦气电离室能够在真空中工作的温度范围从5 K到350 K已经设计，制造和测试，并将在费米实验室的超导辐射束测试设施的低温恒温器内使用。腔室容器由不锈钢制成，并且所使用的所有材料（包括密封件）已知是抗辐射的并且适合于在5 K下操作。这些电离室设计用于测量高达30 kRad/hr的辐射，灵敏度约为1.9 pA/（Rad/hr）。利用循环积分电流频率转换器测量信号电流，以实现低电流和宽动态范围所需的测量能力。采用基于FPGA的时间-数字转换器（TDC）来测量从循环积分器输出的脉冲之间的时间间隔的新颖方案，以确保快速的束流损失响应以及优于10位的电流测量分辨率。本文将描述所获得的结果，并强调所使用的处理技术。
2012-09-28 physics.acc-ph physics.ins-det
Photon counting with photon number resolution through superconducting nanowires coupled to a multi-channel TDC in FPGA
本文介绍了一种系统，用于测量光子统计和光子定时在少光子制度下降到单光子水平。该测量系统是基于超导纳米线单光子探测器和时间数字转换器实现到一个可编程的设备。这些设备的组合在分辨率和对实际实验条件的适应性方面为系统提供了高性能。作为应用的例子，我们给出了相干态光子统计的测量。在这个测量中，我们利用八阶单光子关联来高保真地重建平均光子数高达4的相干态的统计。该处理是通过一个时间数字转换器（TDC）架构，还托管一个异步相关数字计数器（ACDC）在现场可编程门阵列（FPGA）设备中实现，并专门设计用于多通道使用的性能优化的手段。
2018-04-03 physics.app-ph physics.ins-det physics.optics
High-resolution time-to-digital converters (TDCs) with a bidirectional encoder
提出了一种基于波合并（四边WU A）、双采样和子TDL方法的高分辨率时间数字转换器（TDC），并在16 nm Xilinx UltraScale+现场可编程门阵列（FPGA）上实现。我们结合了WU和双采样技术来实现高分辨率。此外，我们使用子TDL方法和所提出的双向编码器来抑制气泡，并有效地编码四跳变伪温度计码。实验结果表明，在450MHz采样时钟下，所设计的TDC在最佳情况下可达到0.4ps的分辨率和3.06ps的RMS精度。这些特性使得该设计适用于粒子物理学、生物医学成像（例如正电子发射断层成像、PET）和通用科学仪器。
2022-08-29 physics.ins-det
A high resolution multi-phase clock Time-Digital Convertor implemented on Kintex-7 FPGA
时间数字转换器（TDC）的目的是测量脉冲信号前沿的到达时间。我们最近的工作提出了一个高分辨率的多相TDC的基础上Kintex-7现场可编程门阵列（FPGA）器件。采用一个简单的基于I/O tile的循环输入缓冲器周期性地振荡输入信号，然后采用一个基于ISERDES内核的625 ps bin大小的多相TDC完成多次测量，以获得更高的分辨率性能。在本文中，设计概念，体系结构，以及内核实现的考虑都进行了讨论。为了评估TDC的性能，我们建立了一个基于Kintex-7 FPGA的验证系统。初步测试结果表明，TDC的有效面元尺寸从625 ps减小到78.125 ps，双通道时间分辨率优于35 ps RMS。
2020-10-13 physics.ins-det
A Time-to-Digital Converter-based Correction Method for Charge Measurement through Area Integration
数字化后的准高斯信号经过整形器和模数转换器（ADC）后进行面积积分，可以实现高精度的电荷测量。由于信号波形的第一采样点的不确定性，电荷测量包含误差。为了减小误差，我们采用了时间数字转换器（TDC）来精确测量不确定度，并设计了校正算法来提高电荷测量的分辨率。这项工作包括分析和模拟所提出的算法，并在FPGA设备中实现它们。此外，还进行了测试，以评估的校正方法的性能。测试结果表明，采用62.5Msps采样率数字化的整形电路（幅值为2 V，前沿和后沿分别为80 ns和280 ns），电荷测量的分辨率从0.231%提高到0.126%。
2019-09-25 physics.ins-det
A time-to-digital converter with steady calibration through single-photon detection
Università degli Studi di Padova（帕多瓦大学）；Padua Quantum Technologies Research Center, Università degli Studi di Padova（帕多瓦量子技术中心，帕多瓦大学）；Istituto Nazionale di Fisica Nucleare (INFN) – sezione di Padova（意大利国家核物理研究所（INFN）帕多瓦分部）
本研究提出了一种基于FPGA的时间到数字转换器，通过单光子检测实现稳定校准，具有低抖动和高稳定性，适用于量子密钥分发等应用。
2026-02-25 eess.SP physics.ins-det quant-ph
FPGA-based TDC for SiPM Timing and Amplitude Measurements
Instituto de Ciencias Físicas, UNSAM-CONICET（物理科学研究所，UNSAM-CONICET）
本研究设计了一款基于Artix-7 XC7A35T FPGA的双通道TDC，可实现SiPM的定时与幅度测量，时间分辨率为$(19\pm1)$ ps，经测试可在不同模式下稳定工作，适用于光子计数相关场景。
2026-09-01 physics.ins-det
Broadband, Dead-Time-Free Spectrometer Using RFSoC for WISP Dark Matter Searches
针对轴子等超轻暗物质候选粒子，提出基于RFSoC的宽带光谱仪，实现4 GHz瞬时带宽和16 kHz分辨率，时间效率超99.6%，使搜索效率翻倍。
2025-01-21 hep-ex physics.ins-det
A multi-channel DAQ system based on FPGA for long-distance transmission in nuclear physics experiments
随着电子科学技术的发展，电子数据采集系统在核物理实验中的应用越来越广泛。工作站经常被研究人员用于数据存储、数据显示、数据处理和数据分析。然而，在核物理实验中，工作站通常与探测器相隔几公里甚至几十公里。因此，需要一种能够长距离传输数据的数据采集系统。本文设计了一种适用于高速、高精度采样的数据采集系统，用于远程数据传输。采用8通道24位同步采样模数转换器AD7779实现高速高精度采样，最高采样速度可达16 kSPS。ADC负责采集来自探测器的信号，送入现场可编程门阵列（FPGA）进行处理，并通过光纤远距离传输到工作站。FPGA作为数据采集系统的中央处理单元，提供了强大的计算能力和足够的灵活性。该系统最突出的特点是基于流式传输方式的实时海量数据传输、基于检错纠错的高可靠数据传输和高速高精度数据采集。测试结果表明，该系统能够在1Gbps的带宽下稳定地传输数据。
2018-06-24 eess.SP physics.ins-det
Highly Efficient 3-in-1 FPGA-Based Unit Combining an ADC, DAC, and Multichannel Pulse Generator for Pulsed EPR Spectroscopy
Voevodsky Institute of Chemical Kinetics and Combustion, Siberian Branch, Russian Academy of Sciences（俄罗斯科学院西伯利亚分院沃耶沃德斯基化学动力学与燃烧研究所）；International Tomography Center, Siberian Branch, Russian Academy of Sciences（俄罗斯科学院西伯利亚分院国际 tomography 中心）；Novosibirsk State University（新西伯利亚国立大学）
该研究开发了一款集成ADC、DAC与多通道脉冲发生器的FPGA单元，结合定制固件与Atomize软件，实现了脉冲EPR波谱的近100%时间效率，支持非均匀采样，适用于多种脉冲序列协议。
2026-08-18 physics.chem-ph physics.ins-det
FPGA-based digitizer for BGO-based time-of-flight PET
提出一种基于FPGA的BGO飞行时间PET数字化仪，独立处理闪烁与切伦科夫光子，结合TOT与TDC方法实现精确能量和时间测量，性能与示波器相当且具备多通道可扩展性。
2024-10-12 physics.ins-det physics.med-ph
Design of 32-channel TDC Based on Single FPGA for μSR Spectrometer at CSNS
μ子自旋旋转、弛豫和共振（μSR）技术在研究材料的微结构和性能，特别是微磁性能方面具有不可替代的作用。中国空间中子源（CSNS）正在建造一个实验μ子源。与此同时，我国第一台128通道μSR谱仪正在研制中。通过拟合正电子计数率随时间的变化曲线，可以得到μSR的时间谱。本文介绍了一种用Xilinx Virtex-6现场可编程门阵列（FPGA）实现的32通道时间数字转换器（TDC），用于μSR谱仪正电子飞行时间的测量。每个通道的信号采用16个等间距移相的200 MHz采样时钟进行采样，因此TDC bin大小为312.5ps。测量范围可达327 us。该TDC具有在短时间内存储多个命中信号的能力，具有高达512的深度命中缓冲器。时间标签被添加到每个数据以记录数据被检测到的时刻。可编程的时间窗口和通道屏蔽提供了选择时间范围和感兴趣的通道的灵活性。每个通道的延迟可以校准。数据通过千兆以太网传输到数据采集系统（DAQ）。TDC和控制逻辑由DAQ实时配置。测试结果表明，单通道半高宽（FWHM）精度优于273 ps，温度敏感性低，线性度好。
2018-06-05 eess.SP physics.ins-det
Real-Time FPGA-Based SiPM Detector Emulation Using a Temporally Quantized Model
Nuclear Instruments SRL（核仪器有限公司）；Università degli Studi dell’Insubria（因苏布里亚大学）
提出一种基于FPGA的实时探测器仿真器，通过时间量化和硬件信号整形，将SimSiPM的微观仿真转化为物理可实现的模拟信号，实现高吞吐、低延迟的硬件在环测试。
2026-07-02 physics.ins-det
A Large-Scale FPGA-Based Trigger and Dead-Time Free DAQ System for the Kaos Spectrometer at MAMI
Kaos光谱仪由美因茨微波加速器MAMI的A1合作组维护，重点研究（e，e 'K ^+）符合反应。对于其电子臂，光纤阵列的两个垂直平面（每个垂直平面包括大约10000根光纤）在接近零度散射角并且靠近电子束的情况下操作。该仪器安装了一个几乎无死区的数据采集系统，由96通道前端板采集144个多阳极光电倍增管的信号，经双阈值甄别器数字化，由最先进的F1时间-数字转换芯片提取信号时间。为了最大限度地降低背景速率，在新开发的Vuprom模块中实施了复杂的触发逻辑。该触发器执行噪声抑制、信号簇发现、粒子跟踪和符合定时，并且可以扩展用于运动学匹配（e 'K ^+）符合。整个系统的设计可以处理4000多个读出通道，并能满足谱仪中的高电子通量和探测器的高计数率要求。2009年在MAMI成功进行了束流测试。
2011-05-01 nucl-ex physics.ins-det
Status and recent extensions of the Caribou DAQ System for picosecond timing
Caribou是一个灵活的开源DAQ系统，在多个合作框架（CERN EP R&D，RD 50，AIDAinnova）中开发和使用，用于实验室和高速率束流测试，并易于集成新的硅像素探测器原型。它使用在不同项目中共享的通用硬件、固件和软件组件，从而大大减少了此类读出系统的开发工作量和成本。这篇文章介绍了FASTPIX，APTS和DPTS探测器最近集成在驯鹿和他们的要求方面的波形采样和数字脉冲的定时。在Caribou FPGA中实现的时间-数字转换器被开发以克服先前使用的基于示波器的读出的限制。它允许在大的时间跨度上进行精确计时，这些时间跨度是在具有异步数字读出的FASTPIX和DPTS测试芯片中使用的到达时间、超过阈值时间和位置编码所需的。校准后的时间分辨率优于10 ps。
2022-10-24 physics.ins-det
A 32 Channel Time-Tagging and Coincidence Detector Unit with High Data Throughput
时间标记单元和符合探测器在许多科学研究领域中使用。所需的时间分辨率和输入通道的数量是不同的，但在量子光学领域的一些新兴的实验需要高达32个输入通道，具有约10 ps的时间分辨率和高数据处理能力。本工作是关于一个定制设计的基于FPGA的时间标记和符合检测器单元，具有32个输入通道，8 ps的定时分辨率，高数据处理能力和高带宽通信端口，如USB-3和PCIe x4，用于读出。对于非常高的时序分辨率和许多通道，正确表征每个输入通道中时间数字转换器的性能以验证其精度至关重要。重要的误差来源进行了讨论，并评估了一个共同的方法，性能测量，连同其往往被忽视的缺陷。该项目中实施的性能测量同时表征每个通道，除了PCB上的额外晶体振荡器和FPGA中的内置模式发生器外，不需要额外的外部仪器。先进的测量精度足以检测来自不同来源的不同类型的抖动，测量电源引起的噪声，测量线性度并详细表征每个输入通道。测量结果的详细介绍和评价。该板具有高性能、大量输入通道和详细的特性，是目前唯一和最先进的。
2020-11-02 physics.ins-det
A two-stage time-stretching TDC with discrete components
本文提出一种基于分立元件的两级时间拉伸TDC，利用电容充放电和100 MHz时钟实现低于100 ps分辨率，转换时间低于300 ns，为ASIC实现和粒子物理实验提供低成本方案。
2025-05-27 hep-ex nucl-ex physics.ins-det
An 8-Gs/s 12-Bit TIADC System With Real-Time Broadband Mismatch Error Correction
基于时间交错A/D转换（TIADC）技术，使用多个模数转换器（ADC）可以实现高采样速度。针对TIADC系统中并行ADC通道间的失配误差，提出了多种校正方法。传统的基于数字信号处理的校正方法具有很好的性能，但往往只适用于窄频带的输入信号。在本文中，我们提出了我们最近的工作设计的8 Gsps的12位TIADC系统和实现的实时失配校正算法在FPGA器件，在宽频带的输入信号频率。测试结果表明，校正后的有效位数（ENOB）在800 ~ 1.6 GHz范围内优于8.5 bits（<800 MHz）和8 bits（800 ~ 1.6 GHz），与所采用的ADC芯片基本一致。
2019-09-24 physics.ins-det
A High-Precision Frequency Locking Method Based on All-Phase FFT Demonstrated on a Crystal Oscillator with Rubidium Clock Reference
提出基于频域无偏相位估计的高精度频率锁定方法，通过加权重组和傅里叶变换实现无偏相位估计，在FPGA上实现PID控制，将晶振频率波动标准差从12.75 mHz降至0.88 μHz，10秒阿伦方差从9.6e-10提升至1.45e-14。
2026-06-17 physics.ins-det
A SiPM photon-counting readout system for Ultra-Fast Astronomy
很少有工作已经做了搜索在毫秒到纳秒制度的天体物理瞬态光发射具有显着的灵敏度。我们称之为“超快天文学”，或UFA。为了在尽可能短的时间尺度上调查瞬态，我们开发了我们自己定制的读出系统的硅光电倍增器（SiPM）为基础的UFA相机，用于传统的天文望远镜。SiPM，可在阵列封装成像领域，能够在可见光波长范围内的时间标记的单光子检测。我们的读出系统由16个通道的14位数据记录。每个通道包括一个50 dB增益前置放大器、信号整形电路、模拟前端、模数转换器和一个用于数据记录的Xilinx UltraScale+现场可编程门阵列多用途片上系统（FPGA-MPSoC）板。我们表明，我们的系统成功地读出的数据从SiPM在16 ns的时间间隔，每通道的最大功耗为300 mW，并能够执行并发16通道读出。
2022-03-29 astro-ph.IM physics.ins-det
Sampling FEE and Trigger-less DAQ for the J-PET Scanner
在本文中，我们提出了一个完整的数据采集系统（DAQ）连同读出机制的J-PET断层扫描仪。通常，探测器读出链由前端电子器件（FEE）、时间-数字或模数转换器（TDC或ADC）等测量设备、数据收集器和存储器构成。我们已经开发出一种系统，能够保持连续读出的数字化数据，而无需初步选择。这种操作模式导致高达8 Gbps的数据流，因此需要引入专门的模块用于在线事件构建和特征提取。配备Xilinx Zynq SoC和16个光收发器的中央控制器模块可作为真正的实时计算设施。我们的连续数据记录解决方案（无缓存）是此类检测器系统中的一种新方法，可确保大部分信息保存在存储器中，以供进一步的高级处理。信号鉴别采用了一种独特的方法，即使用FPGA结构中的LVDS缓冲器。
2016-02-17 physics.ins-det
