A high resolution multi-phase clock Time-Digital Convertor implemented on Kintex-7 FPGA
时间数字转换器（TDC）的目的是测量脉冲信号前沿的到达时间。我们最近的工作提出了一个高分辨率的多相TDC的基础上Kintex-7现场可编程门阵列（FPGA）器件。采用一个简单的基于I/O tile的循环输入缓冲器周期性地振荡输入信号，然后采用一个基于ISERDES内核的625 ps bin大小的多相TDC完成多次测量，以获得更高的分辨率性能。在本文中，设计概念，体系结构，以及内核实现的考虑都进行了讨论。为了评估TDC的性能，我们建立了一个基于Kintex-7 FPGA的验证系统。初步测试结果表明，TDC的有效面元尺寸从625 ps减小到78.125 ps，双通道时间分辨率优于35 ps RMS。
2020-10-13 physics.ins-det
A 26 ps RMS time-to-digital converter core for Spartan-6 FPGAs
我们已经设计，实施和测试的时间到数字转换器的核心，在一个低成本的斯巴达6 FPGA。我们的设计利用进位链中有限的传播速度来实现延迟线，其中使用数百个抽头来测量传入信号边缘的传播距离。这种技术使内核能够达到远优于FPGA触发器最小开关周期的精度。为了补偿工艺、电压和温度（PVT）效应，我们的设计使用了两种技术的组合：启动校准和在线校准。启动校准使用统计方法来估计延迟线抽头之间的延迟，并有助于消除工艺变化的影响。在线校准在不中断内核操作的情况下进行，使用环形振荡器，其频率不稳定性被测量并用于补偿延迟线上的后续电压和温度效应。测试结果表明，在37 ℃ ~ 48 ℃的温度范围内，该设计达到了26 ps RMS的精度。
2013-03-27 physics.ins-det
The Modern FPGA as Discriminator, TDC and ADC
最近几代的现场可编程门阵列（FPGA）已经成为复杂状态机控制和信号处理的不可或缺的工具，并且现在常规地结合CPU内核以允许执行用户软件代码。同时，它们卓越的性能允许低功耗实现以前专用模拟电子设备的专属功能。这里给出的具体示例使用FPGA作为ADC、时间数字（TDC）和模数转换器（ADC）。所有这三个案例都是当前或未来天体粒子实验仪器的例子。
2006-06-25 physics.ins-det
Subnanosecond Time-to-Digital Converter Implemented in a Kintex-7 FPGA
时间数字转换器（TDC）用于各种领域，包括高能物理。在现场可编程门阵列（FPGA）中实现TDC的一个优点是逻辑修改的灵活性，这有助于应对实验条件的变化。最新的FPGA使得实现时间分辨率小于10 ps的TDC成为可能。另一方面，各种漂移室需要O（0.1）ns的时间分辨率，并且简单且易于实现的TDC对于鲁棒操作是有用的。本文在Xilinx Kintex-7 FPGA中实现了一个8通道TDC，其可变bin大小低至0.28 ns，并进行了测试。TDC基于多频方案，四相位时钟与外部参考时钟同步。如果有稳定的参考时钟，则不需要校准仓大小，这在高能物理实验中很常见。根据通道的不同，0.28 ns仓大小的差分非线性的标准偏差为0.13-0.31。性能对温度的依赖性可以忽略不计。功耗和潜在的扩展通道的数量进行了讨论。
2018-01-13 physics.ins-det
A versatile digital approach to laser frequency comb stabilization
我们演示了使用一个灵活的数字伺服系统的激光频率梳的重复率和载波包络偏移频率的光学稳定。伺服系统是完全基于一个低成本的现场可编程门阵列，简单的电子元件，和现有的开源软件。利用商业锁模激光频率梳的慢反馈和快反馈致动器，我们在30小时内保持光学导出的拍频的无周跳锁定，并且测量在或低于~0.1 rad的残余相位噪声，对应于光学锁相上的<100阿秒的定时抖动。这种稳定性对于高精度频率梳应用是足够的，并且表明与现有频率控制系统相当的性能。该系统的模块化使其能够轻松适应各种激光频率梳和连续波激光器的伺服致动器，降低成本和复杂性障碍，并在广泛的设置范围内实现数字相位控制。
2019-08-24 physics.ins-det physics.optics
Real-Time FPGA-based Digital Signal Processing and Correction for a Small Animal PET
小动物正电子发射断层成像（PET）专用于小动物成像，其要求高的位置和能量精度，以及良好的电子器件的灵活性和效率。本文介绍了一种基于LYSO晶体阵列、SiPM和电阻网络读出方法的绒猴脑PET系统的数字信号处理逻辑设计。我们在单个Xilinx Artix-7现场可编程门阵列（FPGA）中实现了32通道信号处理。该逻辑被设计为支持四种在线模式，即常规数据处理模式、洪水图构建模式、能谱构建模式和原始数据模式。集成了几个功能，包括二维（2D）原始位置计算，晶体定位，事件过滤和同步检测。此外，还集成了一系列在线校正，如光子峰值校正到511 keV和晶体粒度的时间测量结果校正。千兆以太网接口用于数据传输、查找表（LUT）配置和命令发布。流水线逻辑工作在125 MHz，信号处理能力超过所需的数据速率1，000，000事件/s/通道。进行了一系列初步试验。结果表明，该逻辑设计满足应用要求。
2019-09-26 physics.ins-det
The ARAGORN front-end - An FPGA based implementation of a Time-to-Digital Converter
我们介绍ARAGORN前端，一个成本优化的高密度时间数字转换器平台。四个Xilinx Artix-7 FPGA在单个模块上实现384个通道，平均时间分辨率为165 ps。第五个FPGA用作数据集中器和通用板主控器。前端具有用于数据输出的SFP+收发器和可选的多通道光收发器插槽，可通过星型拓扑与多达七个板互连。这种新颖的方法使得它可以读出多达8个板产生3072输入通道，通过一个单一的光纤在6.6 Gb/s的带宽。
2017-02-22 hep-ex physics.ins-det
Real-Time Phase Correction based on FPGA in the Beam Position and Phase Measurement System
为加速器驱动次临界系统（ADS）中的直线加速器（LINAC）设计了一套全数字束流位置相位测量（BPPM）系统。相位信息是从来自光束位置监视器（BPM）的四个拾取器的求和信号中获得的。考虑到不同模拟电路通道的延迟变化会引入相位测量误差，提出了一种在求和前对4个通道的数字波形进行调谐，实现实时误差校正的新方法。该过程是基于矢量旋转方法和实现在一个单一的现场可编程门阵列（FPGA）设备。实验结果表明，在-60 dBm ~ 0 dBm的动态范围内，相位校正精度优于± 0.3 °。
2019-09-24 physics.ins-det
High resolution digitization system for the CROSS experiment
CROSS的信号数字化是在LSC - Canfranc地下实验室进行的一项用于搜索无中微子双β衰变的测热实验，将基于一种定制解决方案，该解决方案由一个与Altera Cyclone V FPGA模块接口的模数转换板组成。每个模数转换板有12个通道，允许每个通道的数据数字化高达25 ksps，在实验所需的典型采样率（5 ksps）下的有效分辨率为21位。该板还允许以数字方式选择抗混叠滤波器的截止频率，分辨率为10位，范围为24 Hz至2.5 kHz，满足快速校准测辐射热计的要求。FPGA负责模数转换板的同步以及数据到存储的传输，在标准以太网接口上使用UDP协议。每个FPGA可以管理来自8块板（96个通道）的数据，具有出色的可扩展性。在这方面的贡献，我们将提出一个完整的概述系统，并详细描述了系统的性能。
2019-11-04 physics.ins-det
A 64-Channel Precision Time-to-Digital Converter with Average 4.77 ps RMS Implemented in a 28 nm FPGA
本文在Xilinx Kintex-7 FPGA中基于TDL和WU-A技术开发了64通道TDC，实现3 ps量级平均分辨率与4.77 ps平均RMS精度，并提出在线处理方案解决时钟区域偏斜导致的气泡问题。
2024-12-24 hep-ex physics.ins-det
Performance of the Fully Digital FPGA-based Front-End Electronics for the GALILEO Array
在这项工作中，我们提出了一个全数字前端电子（FEE）读出系统开发的伽利略阵列的架构和结果。FEE系统是与先进伽马跟踪阵列（AGATA）合作开发的，由三个主要模块组成：前置放大器、数字化器和预处理电子设备。慢速控制系统包含定制的Linux驱动程序、动态库和实现网络服务的服务器。GALILEO锗探测器数据的数字处理表明，在1.33 MeV的能量下，能够实现1.53/mil的能量分辨率。
2014-06-16 nucl-ex physics.ins-det
FPGA-based Time to Digital Converter and Data Acquisition system for High Energy Tagger of KLOE-2 experiment
为了重建KLOE-2（KLOng实验2）中高能标记器（HET）标记的伽马-伽马物理事件，我们需要测量电子和正电子从KLOE-2相互作用点（IP）到我们的标记站（相距11 m）的飞行时间（TOF）。所需的分辨率必须优于聚束间距（2.7 ns）。我们已经开发和实现了Xilinx Virtex-5 FPGA的时间数字转换器（TDC）与625 ps的分辨率（LSB）随着嵌入式数据采集系统和接口的KLOE-2的在线FARM。我们将简要描述TDC和数据采集（DAQ）系统的体系结构。将提供关于用于降低数据吞吐量的零抑制算法的更多细节。
2012-05-30 hep-ex physics.ins-det
Design and evaluation of a FPGA-ADC prototype for the PET detector based on LYSO Crystals and SiPM arrays
本研究的目的是设计和评估一个简单的自由运行的模拟-数字转换器（ADC）的现场可编程门阵列（FPGA）设备的基础上完成的能量和位置读出的硅光电倍增器（SiPM）阵列的应用程序作为PET扫描仪。这种基于进位链时间-数字转换器（TDC）的FPGA ADC在Kintex-7 FPGA上实现，仅由一个片外电阻组成，因此在提高系统集成度和降低成本方面比商用芯片具有更大的优势。本文提出了一种基于FPGA ADC的前端电子学原型，并讨论了设计原理和实现考虑。使用8 × 8（晶体尺寸：4 × 4 × 15 mm 3）和12 × 12（晶体尺寸：2.65 × 2.65 × 15 mm 3）分段LYSO晶体与在22 Na点源激发下的8 × 8 SiPM（J系列，来自ON Semiconductor）阵列耦合进行实验。初始测试结果表明，校正后的两个探测器的能量分辨率为13.2%和13.5%左右，在511 keV，和洪水直方图的轮廓显示了清晰的可视化的离散闪烁体元件。所有测量均在室温（~25度）下进行，无需额外冷却
2021-08-18 physics.ins-det
Characterization of a detector chain using a FPGA-based Time-to-Digital Converter to reconstruct the three-dimensional coordinates of single particles at high flux
我们报告了一种新型的基于FPGA的时间-数字转换器的开发及其在检测链中的实现，该检测链记录了单个粒子沿三维的坐标。该检测器由安装在交叉延迟线顶部并连接到快速电子器件的微通道板组成。我们演示了以高达每秒4.1x10^6个粒子的速率连续记录来自交叉延迟线的定时信号，以及高达每秒3.2x10^6个粒子的坐标的三维重建。根据校准结构的成像，我们测量检测器的面内分辨率为140（20）μ m。此外，我们分析了一种方法来测量的分辨率，而无需将任何结构在真空下，一个显着的实际改进。虽然我们在这里使用紫外光子，但这项工作的结果直接适用于其他类型粒子的检测。
2015-10-07 cond-mat.quant-gas physics.ins-det
Low resource FPGA-based Time to Digital Converter
时间数字转换器（TDC）是粒子物理实验中非常常用的器件。可以采用许多“现成的”TDC，但是定制数据采集（DAQ）系统的必要性使得在现场可编程门阵列（FPGA）上实现的TDC是理想的。到目前为止，开发的大多数架构都是基于精度低至10 ps的抽头延迟线，这需要管理高FPGA资源使用率和非线性问题。通常这种精度是不必要的;在这种情况下，具有低资源占用的TDC架构是优选的，允许在同一设备上实现数据处理系统和其他实用程序。为了重建KLOE-2（KLOng实验2）中高能标记器（HET）标记的伽马-伽马物理事件，我们需要测量电子和正电子从KLOE-2相互作用点（IP）到我们的标记站（相距11 m）的飞行时间（TOF）。所需的分辨率必须优于聚束间距（2.7 ns）。在Xilinx Virtex-5 FPGA上实现了32通道TDC，精度为255 ps，非线性度低，同时实现了嵌入式数据采集系统和KLOE-2在线FARM接口。
2012-12-08 hep-ex physics.ins-det
Delay Time Characterization on FPGA: A Low Nonlinearity, Picosecond Resolution Time-to-Digital Converter on 16-nm FPGA using Bin Sequence Calibration
Division of Quantum Technology, SDT Inc.（SDT公司量子技术部）
本文在16纳米FPGA上实现皮秒级时间数字转换器，提出偏序重建和迭代时间bin交织两种硬件无关后处理技术，以低硬件开销显著提升分辨率和线性度。
2025-11-05 cs.AR physics.ins-det quant-ph
A Design of FPGA Based Small Animal PET Real Time Digital Signal Processing and Correction Logic
小动物正电子发射断层扫描（PET）专用于小动物成像。用于实验的动物，如大鼠和猴子，往往比人体小得多，这对PET成像系统的位置和能量精度要求更高。此外，灵活性、高效率也是实际PET系统的主要要求。这些都需要高质量的模拟前端和具有高效率和多种数据处理模式兼容性的数字信号处理逻辑。本文提出的小动物PET系统的数字信号处理逻辑在单个Xilinx Artix-7系列现场可编程门阵列（FPGA）中实现了32通道信号处理。该逻辑被设计为支持三种在线模式，即常规包模式、洪水图和能量谱直方图。该系统集成了二维位置计算、晶体识别、事件过滤等功能，并集成了一系列在线校正功能，如511 keV的光子峰值校正和晶体粒度的时间偏移校正。千兆以太网接口用于数据传输、查找表（LUT）配置和命令发布。流水线逻辑以1，000，000事件/秒的速率处理125 MHz的信号。进行了一系列的初步试验。结果表明，数字处理逻辑达到了预期的要求。
2018-06-24 eess.SP physics.ins-det
Design of electrostatic feedback for an experiment to measure $G$
国际计量局（BIPM）的扭摆是测量引力常量的仪器的核心，$G$用两种方法测量源和测试质量组件之间的重力扭矩。在卡文迪什方法中，摆自由运动。在静电伺服方法中，通过施加与摆上的任何重力转矩相等且相反的静电转矩，摆保持在恒定角度。静电转矩由伺服机构产生。本文介绍了设计和实现的伺服在美国国家标准与技术研究所。我们使用一个数字伺服回路与卡尔曼滤波器，以实现测量性能相媲美的一个开环。我们表明，它是可以实现小的测量不确定度的实验，使用三个电极的闭环控制。
2022-06-08 physics.class-ph physics.ins-det
A 96-Channel FPGA-based Time-to-Digital Converter
我们描述了一个基于FPGA的，96通道，时间-数字转换器（TDC）打算与中央外跟踪器（COT）在CDF实验在费米实验室Tevatron使用。COT系统由315个TDC卡进行数字化和读出，每个TDC卡服务于腔室的96条线。TDC物理配置为9 U VME卡。该功能几乎完全在两个Altera Stratix FPGA的固件中编程。该器件的特殊功能包括840 MHz LVDS输入、多个锁相时钟模块和丰富的内存。TDC系统的输入分辨率为1.2 ns。每个输入每次碰撞最多可以接受7次命中。时间-数字转换是通过首先对96个输入中的每一个进行1.2 ns仓采样并填充循环存储器来完成的;然后将输入数据中逻辑转换（边沿）的存储器地址转换为COT脉冲的到达时间和宽度。深度为5.5 $μ$ s的内存流水线允许在第一级触发器中进行无死区操作。TDC VME接口允许一个板条箱中多个电路板的64位链式块传输，传输速率高达47 Mbytes/sec。TDC还包含一个单独编程的数据路径，可在每次Tevatron交叉时产生提示触发数据。给出了TDC的完整设计和多卡测试结果。物理简单性确保低维护;固件中的功能允许为其他应用程序重新编程。
2005-02-11 hep-ex physics.ins-det
The GANDALF 128-Channel Time-to-Digital Converter
GANDALF 6 U-VME 64 x/VXS模块设计用于高能和核物理实验中的各种读出任务，特别是CERN的COMPASS实验。可交换夹层卡允许在非常不同的应用中使用该系统，例如模数或时间数字转换、重合矩阵形成、快速模式识别或快速触发生成。在此基础上，我们提出了一个128通道的TDC，它是在一个单一的Xilinx Virtex-5 FPGA实现使用移位时钟采样方法。在这个概念中，每个输入信号由16个触发器使用等距相移时钟连续采样。与以前的FPGA设计相比，通常基于延迟线，包括几个TDC通道的分辨率在10 ps的顺序，我们的设计允许在一个单一的FPGA中实现大量的TDC通道的分辨率为64 ps。FPGA结构内逻辑元件的可预测放置和统一布线是该设计的一个特殊挑战。我们目前的时间分辨率和非线性的TDC读出系统的测量结果。
2011-12-19 hep-ex physics.ins-det
Design of a "Digital Atlas Vme Electronics" (DAVE) Module
ATLAS-SCT开发了一种新的ATLAS触发卡，“数字阿特拉斯Vme电子”（“DAVE”）。该单元旨在提供一系列通用的接口和逻辑资源，包括一个大型FPGA。它连接VME总线和USB主机。DAVE旨在提供精确的ATLAS CTP（ATLAS中央触发器处理器）功能，随机触发，简单和复杂的死区时间，ECR（事件计数器复位），BCR（束计数器复位）等正在生成，以提供完全相同的条件，在独立运行中经历的组合运行。DAVE提供了额外的硬件和大量的免费固件资源，允许用户添加或更改功能。大量可单独编程的各种格式的输入和输出与非常大的外部RAM和所有连接到FPGA的其他组件相结合，也使DAVE成为功能强大的多功能FPGA实用卡
2011-11-17 hep-ex physics.ins-det
Towards implementing multi-channels, ring-oscillator-based, Vernier time-to-digital converter in FPGAs: key design points and construction method
对于TOF正电子发射断层成像（TOF PET）探测器，时间-数字转换器（TDC）对于解决光子对的符合时间至关重要。最近，我们的团队报道了一种高效的TDC结构，称为基于环形振荡器（RO）的游标TDC使用进位链。该方法具有线性度误差小、资源消耗少等优点，具有很好的应用前景.然而，实现复杂度相当高，尤其是当移动到多通道TDC设计时，因为该方法需要对编译软件的初始拟合结果进行手动干预。在本文中，我们阐述了实现高性能的多通道TDC的这种同时保持最低的实现复杂度的关键点。此外，我们提出了一种高效的精细时间序列构建方法，称为周期差记录，它只需要最多31次调整试验，以获得目标TDC分辨率。为了验证本文提出的技术，我们建立了一个32通道TDC上的Stratix III FPGA芯片，并充分评估其性能。码密度测试结果表明，32个TDC通道的分辨率在23 ps ~ 37 ps之间，微分非线性（DNL）在-0.4 LSB ~ 0.4 LSB之间，积分非线性（INL）在-0.7 LSB ~ 0.7 LSB之间。本文的研究大大降低了基于RO的进位链TDC的设计难度，对实际应用具有重要的推动作用。
2017-06-09 hep-ex physics.ins-det
Photon counting with photon number resolution through superconducting nanowires coupled to a multi-channel TDC in FPGA
本文介绍了一种系统，用于测量光子统计和光子定时在少光子制度下降到单光子水平。该测量系统是基于超导纳米线单光子探测器和时间数字转换器实现到一个可编程的设备。这些设备的组合在分辨率和对实际实验条件的适应性方面为系统提供了高性能。作为应用的例子，我们给出了相干态光子统计的测量。在这个测量中，我们利用八阶单光子关联来高保真地重建平均光子数高达4的相干态的统计。该处理是通过一个时间数字转换器（TDC）架构，还托管一个异步相关数字计数器（ACDC）在现场可编程门阵列（FPGA）设备中实现，并专门设计用于多通道使用的性能优化的手段。
2018-04-03 physics.app-ph physics.ins-det physics.optics
FlashCam: A fully digital camera for the Cherenkov Telescope Array
FlashCam是一个切伦科夫相机开发项目，围绕一个全数字触发和读出方案，智能，数字信号处理，和一个“水平”架构的机电实现。基于商用FADC和FPGA作为关键组件的全数字方法提供了一种选项，只需更改FPGA上的固件，即可使用相同的硬件轻松实现不同类型的触发以及数字化和读出场景。同时，通过在FPGA中对高幅度信号进行压缩和信号处理，实现了每个像素单个读出通道中低幅度信号的大动态范围和高分辨率。前端模块到摄像机服务器的读出是使用标准以太网交换机基于以太网的。在其当前的实现中，数据传输和后端处理速率达到了约3.8千兆比特/秒。再加上FPGA上的无死区前端事件缓冲，这使得相机能够以高达几十kHz的触发速率工作。在FlashCam的水平结构中，光子探测器平面（PDP）由光子探测器、前置放大器、高压、控制和监测系统组成，是一个独立的单元，通过模拟信号传输连接到数字读出系统。FlashCam的水平集成不仅可以提高成本效益，还可以使具有不同类型光子探测器的PDP适应FlashCam读出系统。本文介绍了FlashCam的概念，它的验证过程，并实现了12米级CTA望远镜与PMT为基础的PDP。
2013-07-13 astro-ph.IM physics.ins-det
Cross-Detection and Dual-Side Monitoring Schemes for FPGA-Based High-Accuracy and High-Precision Time-to-Digital Converters
本研究提出基于FPGA的CD-DSM TDC设计，通过交叉检测减少气泡并利用双侧监测校准，实现了6.1 ps平均bin大小和3.8 ps均方根，显著提升了时间分辨率、线性度与稳定性。
2024-10-12 eess.SP physics.ins-det physics.med-ph
FPGA-based feedback control of quantum optics experiments with the open source software package PyRPL
本文介绍开源软件包 PyRPL，利用低成本 FPGA 为量子光学实验实现可扩展的自动数字反馈控制，并集成诊断工具与定制能力。
2023-09-29 physics.ins-det quant-ph
Application of FPGA based Lock-in amplifier for ultrasound propagation measurements using the pulse-echo technique
我们描述了一个国家的最先进的数字FPGA为基础的锁定放大器的应用程序，在低温和高静态磁场在固定频率的超声传播和衰减的测量。我们的实现大大简化了高分辨率测量所需的电子设备，允许记录在单次测量中的全回波训练，并提取作为外部控制参数的函数的任意数量的echa的相位和幅度的变化。该系统操作简单，只需要很少的电气工程知识，可以将该技术带到广泛的固态物理实验室。我们已经测试了我们的装置测量磁声量子振荡外尔半金属铌磷。结果直接与以前的结果使用标准仪器。
2023-01-12 cond-mat.other physics.ins-det
FPGA-based electronic system for the control and readout of superconducting quantum processors
量子位控制和测量的电子系统是量子编程语言和量子信息处理器之间的桥梁。随着超导量子线路（SQC）技术的快速发展，电子系统需要大规模系统中的同步、低延迟执行和低噪声。在这里，我们提出了一个现场可编程门阵列（FPGA）为基础的电子系统与分布式同步时钟和触发架构。该系统支持量子位的同步控制，抖动约为5 ps。我们在FPGA中实现了一个实时数字信号处理系统，实现了精确的定时控制，任意波形生成，IQ解调的量子位状态歧视，并生成实时量子位状态相关的触发信号的反馈/前馈控制。硬件和固件低延迟设计将电子系统的反馈/前馈延迟降低到125 ns，显著小于量子位的退相干时间。最后，我们展示了该系统的功能和低噪声性能，使用fluxonium量子处理器。
2022-06-29 physics.ins-det quant-ph
Active Cancellation of Acoustical Resonances with an FPGA FIR Filter
我们提出了一种新的方法来提高反馈控制的机械系统的带宽，通过数字消除声学共振（极点）和反共振（零）的开环响应，通过FPGA FIR滤波器。通过使用逆滤波器对反馈误差信号进行实时卷积，我们可以抑制任意多个低于100 kHz的极点和零点，每个极点和零点的线宽都低至10 Hz。我们证明了这种技术的有效性，通过取消十个最大的机械谐振和反谐振的高精细光学谐振器，从而提高单位增益频率超过一个数量级。这种方法适用于广泛的稳定问题，包括光学谐振器，外腔二极管激光器和扫描隧道显微镜，并指出了将现代最优控制技术应用于复杂的线性声学系统的方法。systems.es
2016-04-16 cond-mat.quant-gas physics.atom-ph physics.ins-det
Nanosecond machine learning regression with deep boosted decision trees in FPGA for high energy physics
提出基于fwXmachina软件包的深度提升决策树FPGA架构，通过并行决策路径和可变位优化方案，在LHC实验中实现O(10) ns延迟和O(0.1)%资源占用的超快物理量回归估计。
2022-07-12 hep-ex physics.data-an physics.ins-det
A time-to-digital converter with steady calibration through single-photon detection
Università degli Studi di Padova（帕多瓦大学）；Padua Quantum Technologies Research Center, Università degli Studi di Padova（帕多瓦量子技术中心，帕多瓦大学）；Istituto Nazionale di Fisica Nucleare (INFN) – sezione di Padova（意大利国家核物理研究所（INFN）帕多瓦分部）
本研究提出了一种基于FPGA的时间到数字转换器，通过单光子检测实现稳定校准，具有低抖动和高稳定性，适用于量子密钥分发等应用。
2026-02-25 eess.SP physics.ins-det quant-ph
