Single rare-earth ions as atomic-scale probes in ultra-scaled transistors
半导体器件的持续尺寸缩放已经将信息技术驱动到非常多样化的应用中。随着器件的尺寸接近基本极限，需要具有纳米分辨率和三维（3D）能力的计量技术用于器件优化。例如，局部电场和应变会强烈影响超尺度晶体管的性能。本文研究了硅超尺寸晶体管中单个铒离子对外加电场和应变的光谱响应。观察到由整体电场和局部电荷环境引起的斯塔克位移。此外，检测到小于$3\times 10^{-6}$的应变变化，这比半导体工业中使用的标准技术灵敏大约两个数量级。这些结果打开了新的可能性，非破坏性的局部应变和电场的超规模晶体管的沟道中的三维映射，使用单个铒离子作为超灵敏的原子探针。
2018-03-05 cond-mat.mes-hall physics.app-ph quant-ph
Ab-initio NEGF Perspective of Ultra-Scaled CMOS: From 2D-material Fundamentals to Novel Dynamically-Doped Transistors
使用精确的耗散DFT-NEGF原子模拟技术内的Wannier函数形式主义，我们给出了一个新的外观的亚10纳米缩放的可能性，为高性能CMOS应用。我们表明，良好的静电控制与高流动性的组合是至关重要的，以满足严格的路线图目标。对于由常规半导体材料（如Si、Ge或III-V族）制成的MOS晶体管，这些要求通常在小于10 nm的栅极长度处彼此对抗，并且尺寸缩放预期在12 nm栅极长度附近结束。我们证明，使用替代的2D沟道材料，如较少探索的HfS 2或ZrS 2，高驱动电流低至约6 nm，然而，是可以实现的。我们还提出了一种新的晶体管的概念，动态掺杂场效应晶体管，其规模比MOSFET的对应。与HfS 2等高迁移率材料结合使用时，它可以保持严格的高性能CMOS电流和竞争力的能量延迟性能，当使用单栅极架构和超紧凑设计缩小到1 nm栅极长度时。动态掺杂场效应晶体管进一步解决了超大规模器件和2D材料中掺杂的巨大挑战。
2020-10-14 cond-mat.mes-hall physics.app-ph
The Quantum Interference Effect Transistor
我们提出了一种新型的分子晶体管，量子干涉效应晶体管（QuIET），基于可调电流抑制由于量子干涉。我们发现，任何芳香烃环有两个铅的配置，在小电压下的电流被抑制的相消干涉。晶体管可以通过在环上的位置处提供相位弛豫或退相干来创建。我们提出了几种分子，可以可调地引入必要的失相或退相干，以及使用扫描隧道显微镜尖端的原理证明。在自洽的Hartree-Fock近似下，QuIET具有与传统场效应和双极结型晶体管惊人相似的特性。
2005-03-22 cond-mat.mes-hall
Single-electron transistor effect in a two-terminal structure
单电子晶体管效应的特性使得即使在完全没有栅电极的结构中也可以观察到这种效应。所提出的方法可用于具有限制在隧道势垒之间的极小中心岛（如纳米尺寸的量子点或用隧道显微镜探测的大分子）的结构中的充电效应的实验研究，其中不可能提供用于控制隧道电流的栅电极。
1997-11-28 cond-mat.mes-hall
Scaled Atomic-Layer-Deposited Indium Oxide Nanometer Transistors with Maximum Drain Current Exceeding 2 A/mm at Drain Voltage of 0.7 V
在这项工作中，我们展示了规模的后端线（BEOL）兼容氧化铟（In 2 O3）晶体管的原子层沉积（ALD）的沟道厚度（Tch）为1.0-1.5 nm，沟道长度（Lch）下降到40 nm，等效氧化物厚度（EOT）为2.1 nm，创纪录的高漏极电流2.0 A/mm，在VDS为0.7 V的所有氧化物半导体。增强型In 2 O 3晶体管ID超过1.0 A/mm，在1 V的VDS也实现了通过控制通道厚度下降到1.0 nm，在原子层尺度。通过在HfO 2/In 2 O3氧化物/氧化物界面处形成超过4 E13/cm 2的高密度2D沟道来理解相对低迁移率非晶氧化物半导体中的这种高电流密度。
2020-12-08 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
High-frequency performance of scaled carbon nanotube array field-effect transistors
我们报告了碳纳米管阵列晶体管的射频性能，这些晶体管是通过在完全可扩展的器件平台上对齐高度分离的半导体碳纳米管组装而实现的。在100 nm的栅极长度，我们观察到输出电流饱和，并获得测量，非本征电流增益和功率增益截止频率，分别为7 GHz和15 GHz。虽然非本征电流增益与现有技术相当，但非本征功率增益得到改善。153 GHz和30 GHz的去嵌入的本征电流增益和功率增益截止频率是迄今为止实验达到的最高值。我们分析了直流和交流性能参数的一致性，并讨论了碳纳米管阵列晶体管在高频电子学中未来应用的要求。
2012-08-03 cond-mat.mes-hall cond-mat.mtrl-sci
Characterization of aluminum oxide tunnel barriers by combining transport measurements and transmission electron microscope imaging
我们提出了两种方法来研究隧道势垒的均匀性。第一种方法是基于测量混合单电子晶体管中的单电子和双电子隧穿。我们的测量结果表明，传导通道的有效面积是约一个数量级大于理论计算预测。与第二种方法，透射电子显微镜，我们表明，在势垒厚度的变化是一个合理的解释更大的有效面积和增强高阶隧穿过程。
2014-06-26 cond-mat.mes-hall
High yield fabrication of chemically reduced graphene oxide field effect transistors by dielectrophoresis
我们展示了高产量的制造场效应晶体管（FET）使用化学还原的氧化石墨烯（RGO）片悬浮在水中组装通过介电泳。在Ar/H_2气氛中200 ℃退火1h后，器件的两端电阻提高了一个数量级。随着背栅电压的施加，所有的器件都显示出FET行为，最大空穴和电子迁移率分别为4.0和1.5 cm 2/Vs。这项研究显示了基于石墨烯的纳米电子器件的规模化制造的希望。
2010-02-02 cond-mat.mes-hall
In-plane gate single-electron transistor in Ga[Al]As fabricated by scanning probe lithography
用原子力显微镜在Ga[Al]As异质结中通过氧化GaAs帽层中的线实现了单电子晶体管。氧化物线限定了量子点的边界、面内栅电极以及量子点与源极和漏极的接触。点中的电子数量以及其与引线的耦合都可以通过附加的均匀顶部栅极电极来调整。观察到明显的库仑阻塞振荡作为施加到不同栅极的电压的函数。我们发现，对于正的顶栅电压，光刻图案以高精度转移到电子气。此外，当调整面内电压时，点形状不会显著改变。
1999-09-23 cond-mat.mes-hall
Gating a single-molecule transistor with individual atoms
晶体管，无论其尺寸如何，都依赖于电栅极来控制源极和漏极触点之间的电导。在原子尺度的晶体管中，这种电导对通过单个轨道跳跃的单个电子非常敏感。分子晶体管中的单电子输运先前已经使用自上而下的方法进行了研究，例如光刻和断开结。但是，原子级精确的栅极控制--这对晶体管在最小尺寸尺度上的动作至关重要--在这些方法中是不可能的。在这里，我们使用单个带电原子，通过扫描隧道显微镜操纵，为单分子晶体管创建电子门。这种程度的控制使我们能够将分子调整到顺序单电子隧穿的状态，尽管电导间隙比以前观察到的大一个数量级以上。这种意想不到的行为是由于分子存在两种不同的取向构象，这取决于其电荷状态。我们的研究结果表明，这些电荷和构象自由度之间的强耦合导致新的行为超出了原子级晶体管中的单电子输运的既定图片。
2016-03-02 cond-mat.mes-hall
First Principle-based Analysis of Single-Walled Carbon Nanotube and Silicon Nanowire Junctionless Transistors
由硅制成的无结晶体管以前已经通过实验和模拟得到了证明。无结器件不需要制造突变的源极-漏极结，因此可以更容易地在侵蚀性几何形状中实现。在本文中，我们探讨了一个类似的架构，积极规模的设备与掺杂的碳纳米管（CNT）组成的通道。研究了n型和p型掺杂的栅全包围（GAA）场效应晶体管（FET）结构。基于CNT的无结FET的电流-电压特性和亚阈值特性与具有可比尺寸的无结硅纳米线（SiNW）FET进行比较。尽管CNT沟道的导通电流较高，但由于CNT带隙较小，与硅器件相比，器件特性较差。
2013-03-15 cond-mat.mes-hall
On the ballistic transport in nanometer-scaled double-gate MOSFET
采用蒙特卡罗模拟研究了纳米双栅MOSFET的散射效应。在通道中的非平衡输运分析的帮助下，由电子所经历的散射的数量的光谱。我们表明，在漏端的弹道电子的数量，即使在通量方面，是不是唯一的相关特性的弹道输运。然后，即使所有电子不是弹道的，15 nm长沟道晶体管代中的驱动电流也应该非常接近在弹道极限中获得的值。此外，使导通电流恶化的大多数反向散射事件发生在沟道的第一半中，特别是在第一低场区域中。然而，在任何研究的情况下，即对于低于25 nm的沟道长度，沟道的第二半部分的贡献不能被认为是可忽略的。此外，随着沟道长度的减小，沟道的第二半的贡献趋于更重要。因此，在超短沟道晶体管中，提取本身确定驱动电流Ion的沟道区域变得非常困难。
2004-03-23 cond-mat.mes-hall
Electrical Nanoprobing of Semiconducting Carbon Nanotubes using an Atomic Force Microscope
我们使用原子力显微镜（AFM）的尖端，局部探测半导体碳纳米管晶体管的电子特性。在三探针测量装置中，镀金AFM针尖用作电压或电流探针。使用的尖端作为一个可移动的电流探针，我们调查的缩放与沟道长度的设备属性。利用针尖作为电压探针，我们研究了接触的性质。我们发现，Au使一个很好的接触在p区，没有肖特基势垒。在n-区域中，发现大的接触电阻，占主导地位的传输特性。
2003-11-21 cond-mat.mes-hall cond-mat.mtrl-sci
Thickness Engineered Tunnel Field-Effect Transistors based on Phosphorene
厚度工程隧道场效应晶体管（TE-TFET）是一种高性能的超尺寸陡峭晶体管。该器件利用了2D材料的特定性质：层厚度依赖的能带隙（Eg）。与传统的异质结TFET不同，TE-TFET使用空间变化的层厚度来形成异质结。这通过避免界面状态和晶格失配问题提供了优点。对于15 nm的沟道长度，它将导通电流提高到1280 $μA/μm$。TE-TFET在恒定场缩放$E = V_{DD}/L_{ch}= 30V/nm$的情况下显示出低至9 nm的沟道长度可缩放性。磷烯TE-TFET提供更高的导通电流，在非本征能量延迟积方面优于同质结磷烯TFET和TMD TFET。本文采用全带原子量子输运模拟方法，研究了TE-TFET的工作原理及其性能对设计参数的敏感性。
2016-07-14 cond-mat.mes-hall
Pressure-Tunable Ambipolar Conduction and Hysteresis in Ultrathin Palladium Diselenide Field Effect Transistors
研究了少层二硒化钯（PdSe 2）场效应晶体管在电场、光场、电子辐照和气压等外界激励下的特性。我们观察到双极传导和滞后的转移曲线的PdSe2材料未保护和剥离。我们调整双极传导和它的滞后行为在空气和纯氮气环境中。在室温下观察到的占主导地位的p型传输可逆地变成占主导地位的n型导电通过降低压力，这可以同时抑制滞后。压力控制可用于对称化和稳定高性能逻辑电路中所需的器件的传输特性。晶体管不受短沟道效应的影响，但受陷阱状态的影响，其特征时间为分钟。在扫描电子显微镜成像过程中由于电子辐照而显著降低的沟道电导在室温下退火几分钟后恢复。这项工作为PdSe2在电子设备中的开发铺平了道路，通过提供基于实验的和更深入的了解PdSe2晶体管中的电荷传输受到电应力和其他外部代理。
2019-02-01 cond-mat.mes-hall
Characterization of All-Chromium Tunnel Junctions and Single Electron Tunneling Devices Fabricated by Direct-Writing Multilayer Technique
本文报道了用不同的直写多层膜技术制备的Cr/CrO_x/Cr隧道结和SET晶体管的制备和性能分析。在所有情况下，CrOx隧道势垒都是在环境条件下在空气中形成的。从单结的实验，有效的势垒高度和厚度的值。对于Cr/CrO_x/Cr SET晶体管，我们使用扫描透射电子显微镜对Si_3N_4膜衬底进行电子束曝光，获得了17 x 60 nm ^2的最小结面积。我们讨论了晶体管样品的电性能以及它们的噪声行为。
1999-07-06 cond-mat.mes-hall
A Predictive Analytic Model for High-Performance Tunneling-Field Effect Transistors Approaching Non-Equilibrium Green's Function Simulations
提出了一种新的紧凑的建模方法，它描述了全电流-电压（I-V）特性的高性能（积极按比例缩小）隧穿场效应晶体管（TFTs）基于同质结直接带隙半导体。该模型基于两个关键特征的解析描述，其捕获了与TFTs相关的主要物理现象：1）从源到沟道的电势分布，以及2）带隙区域中的复杂带的椭圆曲率。本文提出用源和沟道的一维泊松方程来描述同质结薄膜晶体管中的电势分布。这允许量化源极/漏极掺杂对器件性能的影响，这是TFET建模中通常忽略但在超大规模器件中高度相关的方面。紧凑的模型进行了验证，通过比较与国家的最先进的量子输运模拟使用的3D全带原子的方法的基础上的非平衡格林函数（NEGF）。它示出，该模型再现具有良好的精度，从模拟中获得的数据在所有区域的操作：开/关状态和n/p分支的传导。这种方法允许计算TFFET中的能量依赖性带间隧穿电流，这是一个允许深入了解底层器件物理的功能。该方法的简单性和准确性提供了一个强大的工具，以定量的方式探索各种各样的参数（材料，尺寸和/或几何形状相关）如何影响TFET的性能在任何偏置条件下。因此，所提出的模型提出了一个实际的补充计算昂贵的模拟，如三维NEGF的方法。
2015-10-30 cond-mat.mes-hall
Screening and interlayer coupling in multilayer graphene field-effect transistors
为了提高纳米石墨烯场效应晶体管的性能和可靠性，首次对多层石墨烯场效应晶体管中的电荷和电流分布进行了系统的实验研究。我们发现一个非常特殊的厚度依赖性离子，Ioff，和离子/Ioff比，并提出了一个电阻网络模型，包括筛选和层间耦合来解释实验结果。特别是，我们的模型不调用多层情况下的石墨烯的线性能带能带结构的修改。实验证明了纳米级少层石墨烯晶体管中的噪声降低，并且也可以在该模型中理解。
2009-09-10 cond-mat.mes-hall cond-mat.mtrl-sci
Breaking the width-scaling limit in high-performance atomically thin 2D nanoribbon transistors
Department of Microtechnology and Nanoscience, Chalmers University of Technology（查尔姆斯理工大学微技术和纳米科学系）
本文通过超缩放的二维半导体纳米带晶体管（窄至15 nm）打破了宽度缩放限制，实现了电流密度增强（单层达230%，双层达170%），并保持了高开关比和稳定性。
2026-06-02 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Effects of Interface Roughness Scattering on Radio Frequency Performance of Silicon Nanowire Transistors
分析了n型硅纳米线晶体管（SiNWT）中原子级界面粗糙度对射频性能的影响。采用基于sp3d5s？* 的三维全带量子输运模拟方法，对界面粗糙度散射进行了统计研究。紧约束模型当SiNWT的直径按比例缩小到3nm以下时，IRS导致截止频率的显著降低。粗糙表面引起的导带边的起伏导致电子通过模失配反射。这种效应降低了电子的速度，从而大大降低了截止频率。
2011-11-15 cond-mat.mes-hall physics.comp-ph
Direct Imaging of Nanoscale Conductance Evolution in Ion-Gel-Gated Oxide Transistors
本文利用低温微波阻抗显微镜对超薄离子凝胶门控的ZnO双电层晶体管进行亚表面成像，实现了金属-绝缘体转变过程中沟道电导纳米尺度空间演化与局域涨落的直接观测，为研究EDLTs局域输运和介观电子性质提供了新方法。
2015-06-11 cond-mat.mes-hall
Effect of Electron Irradiation on the Transport and Field Emission Properties of Few-Layer MoS2 Field Effect Transistors
在扫描电子显微镜的真空室中对具有Ti/Au电极的少层MoS 2基场效应晶体管进行了电学表征，以研究电子束辐照对器件输运特性的影响。观察到负阈值电压漂移和载流子迁移率增强，并解释在二氧化硅栅氧化层中捕获的正电荷，在照射过程中。晶体管沟道电流在暴露于100 e-/nm 2的辐照剂量后增加到三个数量级。最后，一个完整的场发射特性的二硫化钼薄片，实现了几个小时的发射稳定性和最小的开启场约20 V/μ m的场增强因子约500的阳极-阴极距离为1.5 μ m，证明了适合的少层二硫化钼作为二维发射表面的冷阴极应用。
2018-08-03 cond-mat.mes-hall physics.app-ph
Scaling of Two-Dimensional Semiconductor Nanoribbons for High-Performance Electronics
Purdue University（普渡大学）；National University of Singapore（新加坡国立大学）；Nexstrom Pte. Ltd.（Nexstrom私人有限公司）；Dankook University（丹阳大学）
本研究通过单层MoS2纳米带实现超小尺度晶体管，提升通态电流和亚阈值斜率，扩展至WS2和WSe2，为未来高性能电子器件提供新路径。
2026-01-21 cond-mat.mes-hall cond-mat.mtrl-sci
Scaling Theory of Two-Dimensional Field Effect Transistors
本文提出了二维场效应晶体管的定标理论。对于沟道厚度小于4 nm的器件，器件静电主要由物理栅极氧化物厚度而不是有效氧化物厚度决定。具体地，对于对称双栅极（DG）FET，标度长度（Λ）随着栅极氧化物厚度（t_{ox}）线性地变化为Λ ~ 3/4 t_{ox}。栅极氧化物介电常数和半导体沟道厚度不影响这种器件几何形状的器件静电。对于诸如单栅极（SG）FET的非对称器件，边缘场对标度长度具有二阶效应。然而，与对称DG FET一样，非对称FET中的标度长度也最终受到物理栅极氧化物厚度的限制。我们比较我们的理论预测缩放单层二硫化钼DG场效应管。
2021-05-22 cond-mat.mes-hall physics.app-ph
Physical insights into the operation of a 1-nm gate length transistor based on MoS2 with metallic carbon nanotube gate
低维材料如层状半导体或碳纳米管（CNT）由于其固有的缩放特性在过去几十年中引起了越来越多的关注，这成为维持电子器件缩放的基础。受最近实验结果的启发（S.B. Desai，S.R. Madhvapathy，A.B. Sachid，J.P. Llinas，Q. Wang，G.H. Ahn，G. Pitner，M.J. Kim，J. Bokor，C.胡，H.- S. P. Wong和A. Javey，Science 354，99（2016）），在这项工作中，我们通过基于泊松方程和非平衡格林函数形式的量子输运模拟，研究了具有1 nm栅极长度的MoS $_2$沟道场效应晶体管的最终性能。我们认为均匀缩放的设备，与通道长度范围从5到20 nm的控制由一个圆柱形的门与1 nm的直径，将需要在现实的集成电路。此外，我们还评估了碳纳米管栅极的有限态密度对器件性能损失的影响。我们注意到，所有短沟道结构的亚阈值摆幅都大于电子器件的理想极限，我们将其归因于隧穿电流和栅-漏相互作用的存在。我们定制了晶体管架构，以改善栅极控制。我们的结论是，有限的CNT通道电容耦合的操作，从而开发的设备造成严重的限制。
2019-04-20 cond-mat.mes-hall
Optimum High-k Oxide for the Best Performance of Ultra-scaled Double-Gate MOSFETs
一种广泛使用的减轻超尺寸金属氧化物半导体场效应晶体管（MOSFET）中的栅极泄漏的技术是使用高k MOSFET，其提供与$\rm SiO_2$相同的等效氧化物厚度（EOT），但是提供更厚的物理层。然而，对于相同的EOT使用较厚的物理电介质由于2D静电的退化而对器件性能具有负面影响。本文研究了栅长小于20 nm的双栅MOSFET中高k氧化层的效应。我们发现，对于每个栅堆叠，包括$\rm SiO_2$界面层和一种高k材料，存在一个最佳的物理氧化物厚度（$\rm T_{OX}$）。对于相同的EOT，$\rm Al_2O_3$（k=9）超过3 $\rmÅ$ $\rm SiO_2$提供了最佳性能，而对于$\rm HfO_2$（k=20）和$\rm La_2O_3$（k=30），$\rm SiO_2$厚度应分别为5 $\rmÅ$和7 $\rmÅ$。分析了采用高k氧化层和栅叠层对超尺寸MOSFET性能的影响。虽然薄的氧化层厚度增加了栅极泄漏，但厚的氧化层减少了对沟道的栅极控制。因此，栅极堆叠的物理厚度应被优化以实现最佳性能。
2015-02-22 cond-mat.mes-hall
Multiscale Metrology and Optimization of Ultra-Scaled InAs Quantum Well FETs
提出了一种用于超尺寸InAs量子阱场效应晶体管（QWFET）的模拟方法，并用于提供设计指南和提高器件性能的途径。采用多尺度建模方法，应变采用原子价力场方法计算，沟道有效质量采用原子sp 3d 5s * 紧束缚模型计算，包括栅漏在内的三端电流-电压特性采用基于弹道量子输运模型的二维实空间有效质量模型计算.模拟方法是第一次基准对实验获得的I-V数据从器件的栅极长度范围从30到50 nm。获得了良好的定量匹配。校准的模拟方法，随后应用于优化设计的20 nm的栅极长度的设备。已经确定了两个关键参数来控制QWFET的栅极泄漏幅度，（i）栅极接触的几何形状（弯曲或正方形）和（ii）栅极金属功函数。除了将阈值电压推向增强模式操作之外，更高的栅极金属功函数可以帮助抑制栅极泄漏并且允许更积极的绝缘体缩放。
2010-12-02 cond-mat.mes-hall
Contact Research Strategy for Emerging Molybdenum Disulfide and Other Two-Dimensional Field-effect Transistors
近年来，过渡金属二硫属化合物（TMD）的二维层状半导体结构得到了广泛的分离、合成和表征。许多2D材料由于其高迁移率和表现出的带隙而被确定为未来薄膜技术的沟道材料的潜在候选者。虽然许多TMD场效应晶体管（FET）已经被广泛展示，并取得了重大进展，以清楚地了解器件物理，在金属/半导体界面的大接触电阻仍然是一个挑战。从二维器件研究的角度来看，如何最大限度地减小肖特基势垒对接触的影响，从而降低二维材料上金属的接触电阻，是该领域进一步发展的关键。在这里，我们提出了一个审查的接触研究二硫化钼和其他TMD场效应晶体管的基本理解的金属-半导体界面上的二维材料。一个明确的二维半导体材料的接触研究策略，为未来的高性能二维场效应晶体管与积极规模化的尺寸。
2014-10-29 cond-mat.mes-hall cond-mat.mtrl-sci
Single donor ionization energies in a nanoscale CMOS channel
晶体管的持续缩小的一个后果是仅依赖于少数离散原子来掺杂沟道，并且这些掺杂剂的数量的随机波动已经是微电子工业中的主要问题。虽然在低温下已经观察到单掺杂剂特征，但研究仅一种掺杂剂在室温下的影响需要非常小的长度。在这里，我们表明，一个单一的砷掺杂剂显着影响了先进的微电子场效应晶体管（FET）在室温下的关态行为。此外，该掺杂剂的电离能应当通过具有与主体半导体不同的介电常数的材料的紧密接近而被深刻地修改。我们测量到一个强的增强，从54 meV到108 meV，电离能的砷原子位于附近的掩埋氧化物。这种增强是在室温下低于阈值的大电流的原因，因此解释了这些超大规模晶体管中的大可变性。结果还表明，通过操纵单施主轨道将量子功能纳入硅CMOS器件的路径。
2010-03-04 cond-mat.mes-hall
PdSe2 based field-effect transistors
本研究采用结合密度泛函理论与量子输运的多尺度模拟框架，探究单层PdSe₂基p型FET的性能，发现其开关特性优异，沟道可缩至7 nm，4 nm沟长的亚阈值摆幅退化可通过欠叠结构缓解。
2023-05-01 cond-mat.mes-hall
Classical-to-Quantum Crossover in 2D TMD Field-Effect Transistors: A First-Principles Study via Sub-10 nm Channel Scaling Beyond the Boltzmann Tyranny
National Yang Ming Chiao Tung University（国立阳明交通大学）
本研究通过亚10纳米通道缩放，揭示了二维TMDFETs中经典到量子传输机制的交叉点，明确了量子隧穿电流与半经典热离子发射的平衡条件。
2025-11-18 cond-mat.mes-hall
A Ferroelectric Semiconductor Field-Effect Transistor
铁电场效应晶体管采用铁电材料作为栅极绝缘体，其极化状态可以使用器件的沟道电导来检测。因此，这些器件具有在非易失性存储器技术中使用的潜力，但是具有短的保持时间，这限制了它们的更广泛的应用。本文报道了一种铁电半导体场效应晶体管，它采用二维铁电半导体硒化铟（α-In_2Se_3）作为沟道材料。选择α-In 2Se 3是因为它具有合适的带隙、室温铁电性、将铁电性保持到几个原子层的能力以及大面积生长的潜力。为了保护和提高晶体管的性能，提出了一种基于原子层沉积氧化铝（Al 2 O3）的钝化方法。采用厚度为15 nm的氧化铪（HfO 2）作为缩小的栅极介质，所得到的器件具有高性能、大存储窗口、超过108的高开/关比、862 μA μm-1的最大导通电流和低电源电压。
2020-01-09 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Chemical assembly of atomically thin transistors and circuits in a large scale
下一代电子产品需要硅以外的新材料，以提高集成电路的功能、性能和规模。碳纳米管和半导体纳米线处于这些材料的最前沿，但由于大规模应用所需的复杂制造技术而面临挑战。二维（2D）无间隙石墨烯和半导体过渡金属二硫属化物（TMDC）由于其原子厚度、化学稳定性和可扩展性而成为有前途的电子材料。二维电子结构组装的困难在于对金属和半导体原子薄膜的精确空间控制。最终，这阻碍了在现代电子产品中集成原子元素的成熟。在这里，我们报告的大规模空间控制合成的单层半导体二硫化钼（MoS 2）横向接触导电石墨烯。过渡电子显微镜（TEM）研究表明，单层MoS 2在石墨烯的边缘成核，产生横向2D异质结构。我们证明了这种化学组装的二维原子晶体管具有高的介电常数（10 μ S）、开关比（10^6）和迁移率（20 cm ^2 V^-1 s^-1）。我们组装2D逻辑电路，如具有高电压增益的异质结NMOS反相器，高达70，通过原子级薄的导电和半导体晶体的精确位置选择性实现。这种二维异质结构的可扩展化学组装可能会开创二维电子电路和计算的新时代。
2015-12-16 cond-mat.mes-hall cond-mat.mtrl-sci
Ab initio mobility of mono-layer MoS2 and WS2: comparison to experiments and impact on the device characteristics
我们结合线性化的玻尔兹曼输运方程（LBTE）和量子输运的非平衡格林函数（NEGF）的装置来模拟单层二硫化钼和WS 2超尺度晶体管的载流子迁移率从实验中提取。电子-声子，带电杂质，表面光学声子散射被考虑与所有必要的参数来自从头计算或测量，除了杂质浓度。LBTE方法被用来衡量的散射自能的NEGF，其中只包括本地的相互作用。这确保了通过NEGF测量的迁移率的准确再现。然后，我们进行器件模拟，并证明所考虑的晶体管的操作远离其性能极限（从50%的MoS 2到60%的WS 2）。需要更高质量的材料和基板工程来改善这种情况。
2020-10-10 cond-mat.mes-hall
Magnetic Field Probing of an SU(4) Kondo Resonance in a Single Atom Transistor
半导体纳米器件已经被缩放到可以由单个掺杂剂原子支配传输的水平。在强耦合情况下，当一个电子与原子结合时，观察到近藤效应。在这里，我们报告的自旋以及轨道近藤基态。我们的实验以及理论上表明，我们如何可以调整从SU（4）基态的对称性过渡，形成自旋以及通过虚拟交换与铅的轨道单线态，一个纯SU（2）轨道基态，作为磁场的函数。掺杂剂基态的小尺寸和类s轨道对称性使其成为一个模型系统，其中磁场仅耦合到自旋自由度，并允许观察这种SU（4）到SU（2）跃迁。
2011-12-14 cond-mat.mes-hall cond-mat.str-el
Reversible nanoscale patterning of WTe$_2$ with a scanning tunneling microscope
Harvard University（哈佛大学）；University of Zurich（苏黎世大学）；Universitat de València（瓦伦西亚大学）；University of Geneva（日内瓦大学）
研究通过扫描隧道显微镜电流脉冲在WTe₂表面实现可逆纳米级图案化，揭示了原子位移对铁电性及Peierls畸变的影响。
2026-05-14 cond-mat.mes-hall cond-mat.mtrl-sci
Investigation of Dependence between Time-zero and Time-dependent Variability in High-k NMOS Transistors
偏置温度不稳定性（BTI）是CMOS技术中的主要可靠性问题，特别是对于高介电常数（高- \k{appa} /HK）金属栅极（MG）晶体管。此外，由于器件的急剧缩小，与时间无关的工艺引起的变化也增加了。结果，在较低阈值电压分布尾部处的较快器件经历较高应力，导致BTI降级中的额外偏斜。由于NMOS器件中的时间相关的介质击穿（TDDB）和应力诱导的漏电流（SILC）与BTI相关，因此有必要同时研究时间零点变化对所有这些效应的影响。为此，我们提出了一个模拟框架来建模和分析不同的老化效应上的时间零点的可变性（特别是，随机掺杂剂波动）的影响。对于30 nm工艺的小面积器件（~1000 nm 2），我们观察到随机掺杂涨落（RDF）对BTI诱导的可变性（σΔVth）的显著影响。此外，电路分析揭示了类似的性能退化趋势。然而，TDDB和SILC都表现出对RDF的弱依赖性。我们得出结论，RDF对Vth退化的影响不能忽视的缩放技术，需要考虑的变化容限电路设计。
2016-08-17 cond-mat.mes-hall physics.data-an
How sharply does the Anderson model depict a single-electron transistor?
单杂质安德森模型一直是分子结和单电子晶体管的理论研究的焦点，单电子晶体管是一种纳米结构器件，包括桥接两个原本解耦的金属引线的量子点。该模型的低温输运性质由量子点的基态占据控制，最近的密度泛函方法已经探索了这种情况。在这里，我们表明，基态点占领也参数化的零偏置电导的热依赖性和由近藤温度缩放的温度的通用函数之间的线性映射。格罗比斯及其同事的仔细测量非常准确地符合通用映射。然而，从同一映射中提取的点占用和不对称参数与期望值相对较远。我们的结论是，数学结果来自模型的哈密顿再现准确的设备的普遍的物理性质。与此相反，非普遍特征无法定量再现。为了规避这一限制，\emph{ab initio}研究的设备在高能量似乎是必要的，以准确地定义模型的哈密顿量。我们的结论加强了格罗斯及其同事的发现，他们应用时间依赖的密度泛函理论表明，要描述分子结的低能特性，必须能够描述高能区。
2018-03-19 cond-mat.mes-hall cond-mat.str-el
Short channel effects in graphene-based field effect transistors targeting radio-frequency applications
石墨烯场效应晶体管（GFET）中的沟道长度缩放是在刚性和柔性衬底两者的射频电子器件中追求更高性能的关键。虽然二维（2D）材料比块体材料提供了更好的抗短沟道效应（SCE）的能力，但它们可以在缩放的GFET中占主导地位。在这项工作中，我们已经开发了一个模型，计算电子和空穴传输沿石墨烯通道的漂移扩散的基础上，同时考虑二维静电。我们的模型得到的二维泊松方程耦合到电流连续性方程的自洽的解决方案，后者嵌入一个适当的模型漂移速度饱和。我们研究了静电和速度饱和在短沟道长度L的GFET中所起的作用。严重的缩放导致GFET输出电导的高度退化。非本征截止频率遵循1/L^n比例趋势，其中指数n满足n < 2。n = 2的情况对应于具有低源极/漏极串联电阻的长沟道GFET，即，沟道电阻控制漏极电流的器件。对于高串联电阻，n降低到n= 1，并且由于SCE，其降低到n < 1的值，特别是在高漏极偏置下。该模型预测高的最大振荡频率高于1太赫兹的沟道长度低于100纳米，但是，为了获得这些频率，它是非常重要的，以尽量减少栅极串联电阻。该模型显示出非常好的协议与实验电流-电压曲线从短沟道GFET，也再现负微分电阻，这是由于扩散电流的减少。
2016-06-23 cond-mat.mes-hall
Dopant metrology in advanced FinFETs
超大规模FinFET晶体管具有由随机单一杂质引起的独特的指纹状器件间差异。本文介绍了如何通过用NEMO 3-D程序进行的百万原子紧束缚模拟与实验数据的相关性，来确定杂质的化学种类，并确定它们在Si/SiO $_{\mathrm{2}}$界面下的浓度、局部电场和深度。模拟的激发态，而不仅仅是基态的能力是分析的关键组成部分，并允许一种新的方法来原子杂质计量示范。
2011-11-17 cond-mat.mes-hall
Impact of Contact Gating on Scaling of Monolayer 2D Transistors Using a Symmetric Dual-Gate Structure
Duke University（杜克大学）
本文采用对称双栅结构研究接触栅控对单层MoS₂晶体管的影响，通过接触栅控因子量化其作用，发现长沟道器件导通态性能提升2倍，缩放尺寸下提升5倍且传输长度减少70%，确立其为2D FET性能的关键决定因素。
2025-11-12 cond-mat.mes-hall physics.app-ph
Imaging the Sub-Moiré Potential Landscape using an Atomic Single Electron Transistor
Weizmann Institute of Science（魏茨曼科学研究所）；Technion-Israel Institute of Technology（以色列理工学院）；Moscow Institute of Physics and Technology（莫斯科物理技术学院）；National University of Singapore（新加坡国立大学）；John A. Paulson School of Engineering and Applied Sciences, Harvard University（哈佛大学约翰·A·保尔森工程与应用科学学院）；Washington University in St. Louis（华盛顿大学圣路易斯分校）；National Institute for Materials Science（国家材料科学研究所）；University of Pennsylvania（宾夕法尼亚大学）
利用原子单电子晶体管首次实现亚摩尔势能景观的高分辨率成像，揭示了其C6对称性和显著的电势幅度，为量子现象研究提供新工具。
2024-10-29 cond-mat.mes-hall cond-mat.str-el
Dielectrophoresis-Enhanced Graphene Field-Effect Transistors for Nano-Analyte Sensing
University of Minnesota（明尼苏达大学）
本研究提出利用石墨烯场效应晶体管实现纳米颗粒和生物分子的高效电传感，通过工程化纳米位点提升捕获效率并实现快速检测。
2024-12-16 cond-mat.mes-hall physics.app-ph
Computational Design of Two-Dimensional MoSi$_2$N$_4$ Family Field-Effect Transistor for Future Ångström-Scale CMOS Technology Nodes
本综述总结了基于第一性原理密度泛函理论与非平衡格林函数输运模拟的二维MoSi$_2$N$_4$家族场效应晶体管的计算设计进展，回顾了其物理特性、器件性能与优化策略，并指出了面向埃尺度CMOS技术节点的关键挑战与未来研究方向。
2025-06-26 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Magnetic Field Gated and Current Controlled Spintronic Mem-transistor Neuron -based Spiking Neural Networks
本文提出磁场门控电流控制的自旋电子忆阻晶体管LIF神经元，集成于SNN和CSNN，在MNIST和FMNIST数据集上实现超96%分类准确率，展现神经形态计算潜力。
2024-02-06 cond-mat.mes-hall physics.app-ph
Effect of strain and diameter on electronic and charge transport properties of indium arsenide nanowires
采用第一性原理计算研究了单轴压应变、拉伸应变和直径对砷化铟（InAs）纳米线电子能带结构的影响.从松弛和应变纳米线的电子结构中提取有效质量和带隙。材料的性质提取和应用，以确定通过有效质量近似内所描述的纳米线的电荷传输，并通过应用非平衡格林函数方法。输运计算自洽地求解了具有开放边界条件的薛定谔方程和用于静电的泊松方程。该器件结构对应于具有InAs NW沟道的金属氧化物半导体场效应晶体管（MOSFET），该沟道处于栅极全包围几何结构中。沟道截面用于3 × 3 nm 2至1 × 1 nm 2范围内的高度缩放器件。应变对能带结构和电性能的影响进行了评估不同的NW方向和直径通过量化亚阈值摆动和ON/OFF电流比。我们的研究结果显示，对于临界尺寸为几纳米的InAs NW晶体管，晶体取向和量子限制效应主导器件行为，但必须包括应变效应，以提供准确的晶体管性能预测。
2018-08-16 cond-mat.mes-hall physics.app-ph
Performance of arsenene and antimonene double-gate MOSFETs from first principles
在高性能超尺度器件的竞赛中，二维材料提供了一种替代范例，这要归功于它们的原子厚度抑制了短沟道效应。因此，迫切需要研究最有前途的候选人在现实的配置，在这里，我们提出了详细的多尺度模拟的场效应晶体管的基础上砷烯和锑烯单层通道。第一原理方法在描述电子性质的准确性相结合的效率紧束缚哈密顿的基础上最大局部化的Wannier函数计算的设备的传输特性。这些模拟首次提供了对高木近似中电子和空穴迁移率上限的估计，包括自旋轨道和多谷效应，并证明了亚10 nm尺度的超尺度器件显示出符合行业要求的性能。
2016-12-13 cond-mat.mes-hall cond-mat.mtrl-sci
Towards ultra-scaled nanoelectronics using the zipper material system $Bi_2O_2Se/Bi_2SeO_5$
Institute for Microelectronics, Technical University Vienna（维也纳工业大学微电子研究所）；Southern University of Science and Technology（南方科技大学）；Peking University（北京大学）；Huawei Technologies Research and Development Belgium N.V.（华为技术研究与开发比利时有限公司）
Bi$_2$O$_2$Se/Bi$_2$SeO$_5$晶体管通过多尺度方法评估其性能与可靠性，发现氧缺陷是滞后和阈值偏移的主要原因，并提出缓解策略。
2026-09-22 cond-mat.mes-hall cond-mat.mtrl-sci
Scaling Behaviors of Graphene Nanoribbon FETs: A Three Dimensional Quantum Simulation Study
采用原子基组非平衡格林函数输运方程和三维泊松方程自洽求解，研究了石墨烯纳米管（GNR）肖特基势垒场效应晶体管（SBFET）的标度行为.扶手椅边缘GNR通道与锯齿形CNT具有相似之处，但在横向方向上具有不同的几何形状和量子限制边界条件。结果表明，由于GNR的带隙与其宽度近似成反比，其I-V特性是双极性的，并且强烈依赖于GNR的宽度，这与最近的实验结果一致。多栅极几何结构提高了对短沟道效应的抗扰度，但在导通电流和导通电阻方面，它提供的改善比Si MOSFET要小。减少氧化物厚度对于改善晶体管性能比使用高k栅极绝缘体更有用。当沟道长度小于10 nm时，观察到最小漏电流的显著增加，因为小的有效质量促进了强的源漏隧穿。因此，GNRFET并不能保证扩展Si MOSFET的最终缩放极限。然而，GNR SBFET的固有开关速度比Si MOSFET快几倍，这可能导致有前途的高速电子应用，其中GNR SBFET的大泄漏较少受到关注。
2007-05-27 cond-mat.mes-hall
Highly transparent contacts to the 1D hole gas in ultra-scaled Ge/Si core/shell nanowires
半导体-超导体混合系统在新兴的高性能纳米电子学和量子器件方面具有突出的潜力。然而，其成功应用的关键是制造高质量和可再生的超导体-超导体界面。在这里，我们实现和测量轴向Al-Ge-Al纳米线异质结构与原子级精确的界面，包围的外延硅层进一步表示为Al-Ge/Si-Al纳米线异质结构。的异质结构合成的热诱导交换反应的单晶Ge/Si核/壳纳米线和光刻定义的Al接触垫。应用该异质结构形成方案使得自对准准一维晶体Al引线能够以大于96%的接触重复率接触超尺度Ge/Si段。集成到背栅场效应器件和连续缩放超出光刻限制，使我们能够充分利用的高度透明的接触，在锗硅界面的一维空穴气体的潜力。这导致观察到的弹道输运以及量子限制效应高达150 K的温度。低温测量揭示了Ge/Si核/壳纳米线中的邻近诱导超导电性。约瑟夫森场效应晶体管的实现使我们能够研究由多次Andreev反射引起的子带结构。最重要的是，量子点制度的情况下，表明一个硬超导能隙源于高度透明的接触到一维空穴气，这是潜在的兴趣的研究马约拉纳零模式。此外，强调了所提出的热诱导Al-Ge/Si-Al异质结构形成技术的重要性，我们的系统可以有助于量子计算的关键部件，如门控或transmon量子比特的发展
2020-08-27 cond-mat.mes-hall cond-mat.mtrl-sci
Solid-state transcapacitor, a new gain element for logic, memory and interconnects
Kepler Computing（开普勒计算）
提出固态跨电容器（TCAP）作为新型三端逻辑元件，通过栅极控制位移电流调制，克服晶体管在电压、电流密度和调制上的限制，实现低能耗计算，能耗可降低100倍。
2026-06-23 cond-mat.mes-hall cond-mat.mtrl-sci cs.AR
Ferroelectric switching at symmetry-broken interfaces by local control of dislocation networks
具有低能量极化开关的半导体铁电材料为下一代电子器件（如铁电场效应晶体管）提供了一个平台。在过渡金属二硫属化物薄膜的断裂界面处的铁电畴提供了将半导体铁电体的潜力与二维材料器件的设计灵活性相结合的机会。在这里，局部控制的铁电畴在一个轻微扭曲的WS2双层证明与扫描隧道显微镜在室温下，和他们观察到的可逆演变理解使用弦状模型的畴壁网络。我们确定了两个域演化的特征制度：（i）部分螺旋位错的弹性弯曲分离较小的域与孪晶堆叠和（ii）形成完美的螺旋位错合并对初级畴壁。我们还表明，后者作为种子的可逆恢复的反转极化。这些结果开启了利用局部电场实现对原子级薄的半导体铁电畴的完全控制的可能性，这是其技术应用的关键一步。
2022-10-06 cond-mat.mes-hall cond-mat.mtrl-sci
Screw-Dislocation-Driven Growth of Two-Dimensional Few-Layer and Pyramid-Like WSe2 by Sulfur-Assisted Chemical Vapor Deposition
二维层状二硒化钨（WSe 2）材料由于其独特的光电性能和双极性输运特性，近年来引起了人们的广泛关注。然而，由于WSe 2合成中反应物之间的低反应性，2D WSe 2的直接化学气相沉积（CVD）合成不像其他2D材料那样简单。此外，WSe 2在这种CVD过程中的生长机制仍不清楚。在这里，我们报告的观察螺旋位错驱动（SDD）的螺旋生长的2D WSe 2薄片和类似的结构，使用硫辅助CVD方法。通过引入少量的硫作为还原剂，以帮助钨的前体WO 3的硒化，合成了少层和类似于薄片的WSe 2，而不是单层。清晰的观察步骤，螺旋条纹，和人字形轮廓下的原子力显微镜表征揭示了螺旋位错的存在下生长的WSe 2。讨论了WSe 2生长过程中螺位错的产生和扩展机制。在这些2D WSe 2材料上制作了背栅场效应晶体管，其显示出106的开/关电流比和高达44 cm 2/Vs的迁移率。
2014-10-28 cond-mat.mes-hall cond-mat.mtrl-sci
Site-controlled formation of single Si nanocrystals in a buried SiO2 matrix using ion beam mixing
对于未来的纳米电子器件，如室温单电子晶体管，单硅纳米晶体（NC）的位置控制形成是一个至关重要的先决条件。在这里，我们报告了一种方法，通过中等能量的Si+或Ne+离子束混合到一个掩埋的SiO2层，然后通过热激活相分离，以制造单一的Si NC。采用二元碰撞近似和动力学Monte Carlo方法，从原子角度研究了相关实验参数对Si NC形成过程的影响。能量过滤的透射电子显微镜进行，以获得定量值的Si NC的大小和分布的依赖层堆叠的几何形状，离子注量和热预算。利用氦离子显微镜聚焦的Ne+束，我们展示了单个Si纳米碳的位置控制自组装。注量为3000 Ne+/nm 2、线宽为4 nm的线照射导致Si NC链的形成，随后在由聚焦离子束（FIB）制备的几个纳米薄片中分离并观察到直径为2.2 nm的单个NC。Si NC位于SiO2层之间的中心，并垂直于入射Ne+束。
2019-10-10 cond-mat.mes-hall physics.app-ph
