Design and testing of an sTGC ASIC interface board for the ATLAS New Small Wheel upgrade
ATLAS实验将用新的小轮探测器（NSW）取代目前的小轮探测器，旨在提高高亮度LHC端盖区域的μ子触发和精确跟踪性能。小条带薄间隙室（sTGC）是此次升级中使用的两种新探测器技术之一。sTGC检测器需要一些定制设计的ASIC。我们设计了一个sTGC ASIC接口板来测试ASIC到ASIC的通信，并验证整个系统的功能。搭建了具有最终读出系统的测试平台，并首次展示了整个sTGC读出链。在读出链中的关键参数进行了讨论，并显示结果。
2021-10-24 physics.ins-det
First Measurements on the Timespot1 ASIC: a Fast-Timing, High-Rate Pixel-Matrix Front-End
这项工作提出了在Timespot1 ASIC上进行的第一次测量。作为为TimeSPOT项目开发的第二个原型，ASIC具有32x32通道混合像素矩阵。针对高能物理实验中的时空跟踪应用，该系统旨在通过数据驱动接口以每通道3 MHz的最大事件速率实现30 ps或更好的时间分辨率。功耗可编程为介于$1.2W/cm^{2}$和$2.6W/cm^{2}$之间。所呈现的结果包括ASIC操作的描述和时间分辨率方面的性能的第一表征。
2022-01-31 hep-ex physics.ins-det
Development of a time-to-digital converter ASIC for the upgrade of the ATLAS Monitored Drift Tube detector
ATLAS μ子光谱仪的升级为高亮度LHC需要新的触发器和读出电子的各种元素的检测器。我们提出了一个时间-数字转换器（TDC）ASIC原型的ATLAS超导漂移管（MDT）探测器的设计。该芯片采用GlobalFoundries 130 nm CMOS技术制造。研究表明，其时序和功耗特性满足设计要求，48个通道的时序变化为40 ps，每个通道的功耗约为6.5 mW。
2017-08-11 physics.ins-det
Two low-power optical data transmission ASICs for the ATLAS Liquid Argon Calorimeter readout upgrade
ATLAS液氩量热计第一阶段升级中，前端光学数据传输需要串行化ASIC和VCSEL驱动ASIC。基准ASIC是串行器LOCx 2和VCSEL驱动器LOCld，采用0.25 μm硅蓝宝石（SoS）CMOS技术设计，功耗分别为843 mW和320 mW。基于130 nm CMOS工艺，我们设计了两个引脚到引脚兼容的备份ASIC，LOCx 2 -130和LOCld-130。它们的功耗比同类产品低得多，而其他性能，如延迟，数据速率和辐射耐受性，满足第一阶段升级的要求。我们提出了LOCx 2 -130和LOCld-130的设计。最后给出了LOCx 2 -130的测试结果。
2020-09-14 physics.ins-det
Design and performance of a TDC ASIC for the upgrade of the ATLAS Monitored Drift Tube detector
我们提出了一个时间-数字（TDC）ASIC的原型的ATLAS超导漂移管（MDT）探测器的高亮度LHC操作的升级。该ASIC基于先前提交的用于时序性能评估的演示ASIC，包括各种操作模式所需的所有功能，以及迁移到TSMC 130 nm CMOS技术。我们提出了TDC的设计，重点增加的功能和性能优化。时序性能测试表明，该ASIC满足设计要求。TDC具有约780 ps的仓大小，并且对于具有前沿和后沿数字化的所有24个通道，定时仓变化在40 ps内，而功耗被限制为250 mW，对应于每个边沿测量约5.2 mW的功耗。
2019-05-24 physics.ins-det
Update on the high speed serializer ASIC development for ATLAS Liquid Argon calorimeter upgrade
基于商用0.25 μm蓝宝石上硅（SOS）CMOS工艺，我们一直在开发一种串行化专用集成电路（ASIC），用于ATLAS液氩量热计前端电子系统的升级。第一个原型，一个5 Gbps的16：1串行器已设计，制造，并在实验室环境中进行测试，并在200 MeV的质子束。试验结果表明，第一台样机达到了设计目标。第二个原型，双通道，每通道8 Gbps串行器正在开发中。布局后的模拟表明，8 Gbps是可以实现的。在本文中，我们提出的第一个原型的设计和测试结果和第二个原型的设计和状态。
2022-02-10 physics.ins-det
LOCx2, a Low-latency, Low-overhead, 2 x 5.12-Gbps Transmitter ASIC for the ATLAS Liquid Argon Calorimeter Trigger Upgrade
本文介绍了ATLAS液氩量热仪触发器升级的发射机专用集成电路LOCx 2的设计和测试结果。LOCx 2由两个通道组成，每个通道编码ADC数据的开销为14.3%，并以5.12 Gbps的速率传输串行数据，延迟小于27.2 ns。LOCx 2采用商用0.25 μ m硅/蓝宝石CMOS技术制造，采用100引脚QFN封装。LOCx 2的功耗约为843 mW。
2020-09-18 physics.ins-det
The Latency Validation of the Optical Link for the ATLAS Liquid Argon Calorimeter Phase-I Trigger Upgrade
两个光数据链数据传输专用集成电路（ASIC），基线和备份，已被设计用于ATLAS液氩（LAr）量热计第一阶段触发升级。每个ASIC的延迟以及在后端现场可编程门阵列（FPGA）中实现的其对应接收器的延迟是关键规格。在本文中，我们提出了延迟测量和模拟两个ASIC。测试结果表明，两种ASIC均达到了设计目标，并满足延迟规格。仿真和测量之间的一致性验证了ASIC延迟特性。
2020-09-14 physics.ins-det
The Design and Testing of the Address in Real Time Data Driver Card for the Micromegas Detector of the ATLAS New Small Wheel Upgrade
实时数据驱动卡地址（ADDC）设计用于传输ATLAS New Small Wheel（NSW）升级的Micromegas探测器中的触发数据。ART信号由名为VMM芯片的前端ASIC生成，以指示第一个高于阈值事件的地址。一个定制的ASIC（ART ASIC）被设计用于接收来自VMM芯片的ART信号并进行命中选择处理。来自ART ASIC的处理数据将通过GBTx串行器、VTTx光发射器模块和光纤链路传输出新南威尔士州检测器。ART信号对于ATLAS实验触发器的选择至关重要，因此ADDC的功能和稳定性非常重要。为了确保ADDC的广泛测试，开发了基于FMC的测试平台和专用固件/软件。该测试平台与商用Xilinx VC 707 FPGA开发套件配合使用，即使没有NSW的其他电子设备，也可以测试ADDC的所有功能和长期稳定性。本文将介绍ADDC和FMC测试平台的设计、测试过程和结果。
2018-06-18 hep-ex physics.ins-det
Initial performance assessment and calibration techniques of the production monolithic silicon pixel detector ASIC for the detection of electromagnetic showers of TeV energy in the FASER experiment at the LHC
FASER 实验开发了 W-Si 预簇射探测器以区分 TeV 量级紧密光子对，对基于 130 nm SiGe BiCMOS 技术的生产型单片硅像素 ASIC 的测试表明其核心组件运行正常，并提出了两种利用 ADC 值重建电荷的校准方法。
2024-09-26 hep-ex physics.ins-det
Design of a Time-to-Digital Converter ASIC and a mini-DAQ system for the Phase-2 Upgrade of the ATLAS Monitored Drift Tube detector
我们提出了第二个原型的时间-数字（TDC）ASIC的升级ATLAS卫星漂移管（MDT）探测器的高亮度LHC操作。与第一个原型相比，三重模块冗余已实现的配置和流控制逻辑。在实现相同的时间分辨率和通道均匀性的同时，总功耗增加不到10 mW。一个小型数据采集系统已经建立，以验证前端电子链与新的原型与其他ASIC和板在触发模式。小直径MDT电离室的宇宙线测试表明，读出电路的结构和数据传输性能良好。预计该原型设计将用于最终生产。
2020-11-23 physics.ins-det
Design of a Trigger Data Serializer ASIC for the Upgrade of the ATLAS Forward Muon Spectrometer
在ATLAS前向μ子谱仪的升级中，小带薄隙室（sTGC）将用于触发和精确跟踪目的。sTGC焊盘和条形探测器均由触发路径中的触发数据串行器（TDS）ASIC读出。该ASIC有两种操作模式，分别从焊盘和条形探测器准备触发数据。焊盘模式（焊盘TDS）从一个探测器层收集多达104个焊盘的发射状态，并每25 ns以4.8 Gbps的速率将数据传输到焊盘触发提取器。焊盘触发提取器从八个探测器层收集焊盘TDS数据，并沿着μ子候选者的路径定义感兴趣的区域。在条带模式（条带TDS）中，来自多达128个条带的沉积电荷被缓冲、加时间戳，并且执行触发匹配程序以读出感兴趣区域下方的条带。条带TDS输出也以4.8 Gbps传输到以下FPGA处理电路。本文详细介绍了ASIC的设计和测试结果。
2017-07-18 physics.ins-det
Characterization of the ATLAS Liquid Argon Front-End ASIC ALFE2 for the HL-LHC upgrade
ALFE2是为HL-LHC升级设计的ATLAS液氩量能器前端ASIC，具有四通道、可调阻抗和16位动态范围，经FETB测试表明其在增益、噪声、线性、均匀性和辐射耐受性方面均满足或大幅超越所有规格。
2024-02-14 physics.ins-det
Quality control and quality assurance evaluation of ALFE2, a large-dynamic-range front-end ASIC de-veloped for the ATLAS Liquid Argon Calorimeter high-luminosity LHC upgrade
Physics Department, Brookhaven National Laboratory（布鲁克海文国家实验室物理系）；Instrumentation Department, Brookhaven National Laboratory（布鲁克海文国家实验室仪器部）；Department of Physics and Astronomy, Stony Brook University（石溪大学物理与天文系）；IJCLab, Université Paris-Saclay, CNRS/IN2P3（巴黎萨克雷大学IJCLab，CNRS/IN2P3）；ESAT-ADVISE, KU Leuven（荷语鲁汶大学ESAT-ADVISE）；CERN（欧洲核子研究中心）
针对ATLAS液态氩量能器升级的ALFE2前端ASIC，开发机器人系统进行质量控制测试并建立分级标准，评估测试良率超85%，应用于全面生产质量控制，辐照测试无显著性能下降，推断出HL-LHC运行时的单粒子翻转错误率。
2026-08-19 hep-ex physics.ins-det
Developement of readout ASIC for FPCCD vertex detector
国际直线对撞机（ILC）的顶点检测器的候选者之一是像素大小为5 \times 5（\mum^2）的精细像素CCD（FPCCD）。目前正在研究传感器和读出系统，并已开发出原型。在本文中，我们将报告最新开发的读出ASIC原型的性能，以及下一个ASIC原型的设计策略的轮廓。
2012-02-14 hep-ex physics.ins-det
Timespot1: A 28nm CMOS Pixel Read-Out ASIC for 4D Tracking at High Rates
我们提出了第一次的Timespot 1，在CMOS 28纳米技术设计的ASIC的表征结果，具有$32 \times 32$像素矩阵的间距为$55 ~ μm$。Timespot 1是第一个小尺寸原型，旨在读出细间距像素，单次击中时间分辨率低于$50 ~ ps_\text{rms}$，输入速率为每像素数百千赫兹。这样的实验条件将是下一代高光度对撞机实验的典型条件，从LHC运行5开始。ASIC的每个像素包括电荷放大器、ADC和时间-数字转换器，时间-数字转换器具有表示为$22.6 ~ ps_\text{rms}$的时间分辨率和$3 ~ MHz$的最大读出速率（每像素）。为了尊重系统级约束，定时性能已经被获得，保持每像素的功率预算低于$40 ~ μW$。ASIC已经在实验室中进行了测试和表征，涉及时间分辨率，功率预算和可持续速率方面的性能。ASIC将在匹配的$32 \times 32$像素传感器矩阵上进行杂交，并将在实验室中的激光束和最小电离粒子下以及在测试光束下进行测试。在本文中，我们提出了一个描述的ASIC操作和第一个结果从表征测试有关其性能。
2022-12-22 physics.ins-det
First test beam measurement of the 4D resolution of an RSD 450 microns pitch pixel matrix connected to a FAST2 ASIC
本文在DESY测试束设施测量了RSD 450微米节距像素阵列的4D分辨率，使用FAST2 ASIC读出7像素矩阵，实现了15微米位置分辨率和60 ps时间分辨率，证明十字形电极RSD传感器是4D径迹追踪的理想选择。
2024-02-17 hep-ex physics.ins-det
Dose rate dependence of TID damage to 65 nm CMOS transistors in X-ray irradiations of the ATLAS ITk Pixel ASIC (ITkPix)
针对ATLAS ITk升级用耐辐射像素读出芯片的需求，研究了65 nm CMOS工艺ITkPix ASIC中环形振荡器的TID损伤剂量率依赖性，发现低剂量率下损伤更显著，且与晶体管尺寸类型相关。
2024-04-17 physics.ins-det
Verification of Readout Electronics in the ATLAS ITk Strips Detector
粒子物理探测器越来越多地使用定制FPGA固件和专用集成电路（ASIC）进行数据读出和触发。随着这些设计变得越来越复杂，重要的是要确保在开始制造之前在真实的操作条件下对其进行模拟。cocotb是一个开源的数字逻辑验证框架，它可以帮助开发这种设计。使用cocotb，可以使用Python编程语言在高级别上进行验证，允许进行复杂的数据流模拟，并在设计阶段早期识别问题。Cocotb成功地用于ATLAS ITk Strips探测器的几个定制ASIC的测试平台的开发，发现并解决了芯片开发过程中的许多问题。
2019-10-15 hep-ex physics.ins-det
Performance of a front-end prototype ASIC for the ATLAS High Granularity Timing Detector
本研究设计了面向ATLAS高粒度定时探测器的前端原型ASIC ALTIROC1，测试了两种前置放大器架构的性能，分析了连接LGAD传感器后的耦合影响，验证其满足项目指标并通过束流测试获得了时间分辨率结果。
2023-07-25 hep-ex physics.ins-det
Characterization and quality control test of a gigabit cable receiver ASIC (GBCR2) for the ATLAS Inner Tracker Detector upgrade
我们提出了一个千兆电缆接收器ASIC原型，GBCR 2，ATLAS内部跟踪器像素检测器升级的表征和质量控制测试。GBCR 2通过6 m Twinax AWG 34电缆对从RD 53 B到lpGBT的上行链路电信号进行均衡和重新定时。GBCR 2还通过从lpGBT到RD 53 B的相同电连接预加重下行链路命令信号。GBCR 2有七个上行链路信道，每个信道的速率为1.28 Gbps，两个下行链路信道，每个信道的速率为160 Mbps。原型是在65 nm CMOS工艺制造。GBCR 2的特性已经被证明，输出信号的总抖动在非重定时模式下为129.1 ps（峰-峰），在重定时模式下为79.3 ps（峰-峰），并且满足lpGBT的要求。所有上行链路信道的总功耗在非重定时模式下为87.0 mW，在重定时模式下为101.4 mW，低于174 mW的规范。两个下行链路信道的功耗小于53 mW。提出了一种质量控制测试程序，并对169个原型芯片进行了测试。产率约为97.0%。
2021-08-06 physics.ins-det
Intelligent Pixel Detectors: Towards a Radiation Hard ASIC with On-Chip Machine Learning in 28 nm CMOS
针对未来高能对撞机海量数据挑战，开发了具备片上机器学习的28nm CMOS抗辐射读出ASIC，利用神经网络进行径迹预测，初步测试证实了在40MHz下实现数据压缩的可行性。
2024-11-12 hep-ex physics.ins-det
Optical Link ASICs for the LHC Upgrade
我们已经设计了三个ASIC的可能的应用程序中的一个新的层的像素探测器在ATLAS实验的LHC光度升级的第一阶段的光学链路。ASIC包括用于VCSEL的高速驱动器、用于解码在PIN二极管处接收到的信号以提取数据和时钟的接收器/解码器、以及用于产生更高频率时钟以串行化数据以供传输的时钟乘法器。这些ASIC采用130 nm CMOS工艺设计，以增强抗辐射能力。我们已经对制造的ASIC进行了表征，并且提交的申请大部分都是成功的。我们在CERN用24 GeV/c质子辐照ASIC，剂量为70 Mrad。除了使用厚氧化物工艺制造的VCSEL驱动器中的驱动器电路之外，我们没有观察到显著的退化，以便提供足够的电压来驱动VCSEL。退化是由于所使用的PMOS晶体管中的大的阈值偏移。
2009-11-23 hep-ex physics.ins-det
Characterization of 128x128 MM-PAD-2.1 ASIC: A Fast Framing Hard X-Ray Detector with High Dynamic Range
介绍了一种新的X射线混合模式像素阵列探测器（MM-PAD-2.1）专用集成电路（ASIC）。MM-PAD-2.1 ASIC采用集成像素前端和动态电荷去除架构，将最大可测量X射线信号（以20 keV光子单位计）扩展至> 10个$^{7}$ X射线/像素/帧，同时在整个动态范围内保持低读取噪声，同时以高达10 kHz的帧率连续成像。像素内动态电荷去除机制防止输入放大器饱和，并与信号积分并行进行，以实现入射X射线速率> 10 $^{10}$ x射线/像素/s的无死区测量。ASIC格式包括128个$\times$ 128个正方形像素，每个像素在一侧上为150 $μ$ m，并且被设计为3侧可对接，因此可以有效地平铺大阵列。在这里，我们使用实验室X射线源和康奈尔高能同步加速器源（CHESS）来表征两个单一的ASIC原型探测器，用于低（单一X射线）和高入射通量探测。在第一个检测器中，ASIC被焊料凸点键合到500 $μ$ m厚的Si传感器上，用于有效检测低于~20 keV的X射线，而第二个检测器使用750 $μ$ m厚的CdTe传感器，用于检测高于$\sim$ 20 keV的X射线。
2022-02-16 physics.ins-det
ATLAS ITk Pixel Detector Overview
对于大型强子对撞机的高亮度升级，目前的ATLAS内部探测器将被全硅内部跟踪器取代。像素探测器将由五个桶层和许多环组成，从而产生约13平方米的仪器区域。由于巨大的非电离通量（1 e16 neq/cm^2）和电离剂量（5 MGy），装有3D像素传感器和100 um薄平面传感器的两个最内层将在运行约五年后更换。每个像素层包括混合探测器模块，这些模块将由采用65 nm CMOS技术实现的新型ASIC读出，带宽高达5 Gbit/s。数据将以光学方式传输到非探测器读出系统。为了节省维修电缆中的材料，读出ASIC的电源电压采用串行供电。所有分系统都在执行大规模的原型方案。本文将概述ITk像素检测器的布局和发展现状。
2021-05-21 hep-ex physics.ins-det
Designing a Streaming Data Coalescing Architecture for Scientific Detector ASICs with Variable Data Velocity
科学探测器是许多学科的关键技术推动者。专用集成电路（ASIC）用于许多这些科学探测器。直到最近，像素检测器ASIC一直主要用于来自传感器层的电荷的模拟信号处理和原始像素数据从检测器ASIC的传输。然而，随着用于科学应用的更先进的ASIC技术节点的可用性，来自计算域的更多数字功能（例如，压缩）可以直接集成到检测器ASIC中，以提高数据速度。然而，这些计算功能通常具有高且可变的延迟，而科学检测器必须实时操作（即，无失速）以支持采样数据的连续流。本文介绍了一个例子，从域的像素探测器与片上数据压缩的X射线科学应用。为了解决压缩器的并行流的可变大小的数据的挑战，我们提出了一种ASIC设计架构，以合并可变长度的数据通过固定位宽的网络接口传输。
2021-10-15 physics.ins-det
Towards MPGDs with embedded pixel ASICs
本文提出将像素ASIC（Timepix4）嵌入微结构气体放大级，展示了GEMPix4探测器的首批X射线图像结果，并提出了“硅读出板”概念以扩展其在高能物理中的应用。
2024-12-22 physics.ins-det
A lightweight, user-configurable detector ASIC digital architecture with on-chip data compression for MHz X-ray coherent diffraction imaging
如今，在光源处使用的大多数X射线像素检测器将原始像素数据从检测器ASIC传输。随着用于科学应用的更先进的ASIC技术节点的可用性，来自计算域的更多数字功能（例如，压缩）可以直接集成到检测器ASIC中，以提高数据速度。在本文中，我们描述了一个轻量级的，用户可配置的检测器ASIC数字架构与片上压缩，可以实现在\SI{130}{\nm}技术在一个合理的区域上的ASIC外围。此外，我们提出了一种设计，以有效地处理可变数据流的并行压缩机。该架构包括用户可选择的有损和无损压缩块。有损压缩算法的影响进行评估模拟和实验X射线重叠关联数据集。这种架构是一种实用的方法，以增加像素检测器帧速率朝向连续的\SI{1}{\MHz}制度，不仅相干成像技术，如重叠关联，而且在X射线光源的其他衍射技术。
2022-07-29 physics.ins-det
Development of Readout ASIC for FPCCD Vertex Detector
我们采用像素尺寸为5 × 5 μ m ~ 2的FPCCD（Fine Pixel CCD）为国际直线对撞机（ILC）研制了顶点探测器。与FPCCD传感器一起，2008年开发了读出ASIC的原型。确认读出ASIC在低读出速度（1.5 Mpix/sec）下正确工作。在这封信中，我们描述了读出ASIC的性能研究的状态。
2009-01-22 physics.acc-ph physics.ins-det
The new monolithic ASIC of the preshower detector for di-photon measurements in the FASER experiment at CERN
FASER（ForwArd Search Experiment）是一项在欧洲核子研究中心的大型强子对撞机上寻找新的光和弱相互作用粒子的实验。FASER由不同的子探测器组成，包括硅微带探测器、闪烁计数器和电磁热量计。本文介绍了一种用于FASER实验的新型预散射探测器。新的探测器基于单片像素ASIC，将提供出色的空间和时间分辨率以及大的电荷动态范围。IHP在130 nm SiGe BiCMOS技术生产的原型芯片的第一个结果。
2022-10-07 hep-ex physics.ins-det
Results on Proton-Irradiated 3D Pixel Sensors Interconnected to RD53A Readout ASIC
测试光束的结果与三维像素传感器凸点键合到RD 53 A原型读出ASIC的报告。FBK（意大利）和IMB-CNM（西班牙）的传感器在质子辐照前后进行了测试，质子辐照的当量通量约为$1$ $\times$ $10^{16}$ $\text{n}_{\text{eq}}$ cm $^{-2}$（1 MeV当量中子）。这是第一次将单个收集电极细间距3D传感器照射到这样的注量凸点结合到细间距ASIC。对所收集数据的初步分析表明，在高能质子辐照后，所测试传感器的命中检测效率没有下降，这证明了3D像素传感器具有优异的辐射耐受性。因此，它们将是HL-LHC实验最内层极端辐射环境的优秀候选者。
2019-08-29 physics.ins-det
ATLAS Experiment Pixel Detector Upgrades
ATLAS实验像素探测器升级计划的重点是新技术的开发，包括FE-I4读出集成电路。利用这项新技术的第一个升级项目是将于2013年安装在更换束管上的“可插入B层”（IBL）像素探测器。IBL将安装在内部，不会改变现有的ATLAS像素探测器。然而，正在研究在2018年用基于FE-I4芯片和新机械结构的质量更低、性能更高的仪器取代像素全探测器的可能性。
2011-09-21 hep-ex physics.ins-det
1.28 and 5.12 Gbps multi-channel twinax cable receiver ASICs for the ATLAS Inner Tracker Pixel Detector Upgrade
我们提出了两个原型的千兆位收发器ASIC，GBCR 1和GBCR 2，都设计在一个65纳米CMOS技术的ATLAS内部跟踪器像素检测器读出升级。第一个原型，GBCR 1，有四个上行接收机通道和一个下行发射机通道与预加重。每个上行通道通过5米AWG 34 Twinax电缆以5.12 Gbps的速率从位于像素模块上的ASIC驱动器接收数据，并从低质量电缆造成的高频损耗中恢复信号。信号在发送到光发射器VTRx+之前由恢复的时钟重新定时。下游驱动器旨在通过同一电缆将2.56 Gbps信号从lpGBT传输到像素模块上的电子器件。在GBCR 1的输出端，恢复信号的峰-峰抖动（除非指定，否则整个纸张抖动始终为峰-峰）为35.4 ps，在电缆端的下行通道为138 ps。GBCR 1功耗为318 mW，并经过测试。第二个原型GBCR 2有七个上行通道和两个下行通道。每个上行通道以1.28 Gbps的速率工作，通过1米定制FLEX电缆和6米AWG 34 Twinax电缆直接从RD 53 B ASIC恢复数据。每个上行信道的均衡信号由输入的1.28 GHz相位可编程时钟重新定时。与FLEX输入端的信号相比，当重定时逻辑为0时，均衡信号的附加抖动约为80 ps。当重定时逻辑开启时，假设1.28 GHz重定时时钟来自lpGBT，则GBCR 2输出的抖动为50 ps。下行链路被设计为通过相同的电缆连接将160…
2020-08-22 physics.ins-det
Charged Particle Tracking with the Timepix ASIC
利用Timepix和Medipix ASIC混合像素组件作为六个传感平面，构建了一个粒子跟踪望远镜原型。每个望远镜平面由一个1.4平方厘米的组件组成，提供了一个256 x256的55微米平方像素阵列。该望远镜在被测装置位置的指向分辨率为2.3微米。在2009年的一次光束测试中，望远镜被用来详细评估两个Timepix混合像素组件的性能;一个标准的300微米厚的平面传感器和285微米厚的双面3D传感器。本文介绍了一个详细的电荷校准研究的像素器件，它允许真正的电荷被提取，并报告测量的电荷收集特性和朗道分布。平面传感器实现了4.0微米的最佳分辨率为角度的轨道，和4.4和11微米之间的垂直轨道的分辨率，这取决于所施加的偏置电压。双面3D传感器具有显著更少的电荷共享，被发现对于成角度的轨道具有9.0微米的最佳分辨率，并且对于垂直轨道具有16.0微米的分辨率。基于这些研究，可以得出结论，Timepix ASIC作为带电粒子跟踪设备时表现出优异的性能。
2011-06-14 hep-ex physics.ins-det
ATLAS Pixel Radiation Monitoring with HVPP4 System
在这次演讲中，我们提出了ATLAS像素传感器辐射监测协议的基础。监控基于电流测量系统HVPP 4。最后介绍了ATLAS HVPP 4系统的开发现状。
2009-11-01 hep-ex physics.ins-det
Chromatic X-Ray imaging with a fine pitch CdTe sensor coupled to a large area photon counting pixel ASIC
提出了一种具有数字特性的新型X射线成像传感器。它基于彩色光子计数技术。探测器能够单独计数入射的X射线光子，并根据它们的能量将它们分离（每次曝光两个“彩色”图像）。能量选择以射线照相成像速度（GHz全局计数率）实时进行。光子计数、彩色模式和极高的空间分辨率（超过10 l. p./ mm，MTF 50）允许获得图像质量和吸收剂量之间的最佳比率。成像系统的单独块是由薄像素化CdTe晶体（传感器）耦合到大面积VLSI CMOS像素ASIC制成的双面可对接半导体辐射检测器。已建成1、2、4、8个瓦片单元。8块单元具有25 cm x 2.5cm的敏感区域。结果和图像从深入测试的几种配置的系统。X射线成像系统是PIXIRAD成像计数器s.r.l.的技术平台，最近成立的INFN分拆公司。
2012-10-05 physics.ins-det
Strategies for on-chip digital data compression for X-ray pixel detectors
对具有更高帧速率的X射线像素检测器的持续需求将强调专用集成电路（ASIC）设计者提供足够的片外带宽以达到1 MHz范围中的连续帧速率的能力。为了从当前的10 kHz帧速率过渡到1 MHz帧速率，ASIC设计人员将继续在ASIC的外围封装尽可能多的高功耗高速收发器。然而，在本文中，我们提出了新的策略，使最有效地利用片外带宽，利用数据压缩计划的X射线光子计数和电荷积分像素探测器。特别是，我们描述了一种新的像素内压缩方案，从模拟到数字转换器单元转换到光子泊松噪声水平附近的编码光子计数，并实现独立于数据集的$>\!1.5\times$的压缩比。此外，我们描述了一个简单而有效的零抑制压缩方案，称为“零掩码”（ZM）位于ASIC的边缘，然后将数据流从ASIC芯片。ZM分别实现了高能X射线衍射、重叠关联成像和X射线光子相关光谱数据集的$>\!4\times$、$>\!7\times$和$>\!8\times$的平均压缩比。我们提出的概念设计，寄存器传输级框图，这些压缩方案在65纳米CMOS的物理ASIC实现。当组合时，这两种数字压缩方案可以将有效片外带宽增加6-12倍$\times$。
2020-08-01 physics.ins-det
Results from the Commissioning of the ATLAS Pixel Detector with Cosmic data
ATLAS像素探测器是欧洲核子研究中心大型强子对撞机上ATLAS实验的最里面的探测器。ATLAS硅像素探测器具有约8000万个读出通道，是一种高接受度、高分辨率、低噪声的跟踪设备。为了满足严格的轨道重建要求，像素检测器在带电轨道模式识别能力方面提供了所需的改进，它在很大程度上定义了ATLAS有效解析主顶点和次顶点以及执行发现新物理所必需的高效风味标记的能力。作为2007年7月安装在ATLAS的最后一个子系统，像素探测器成功地连接，调试和现场测试，同时满足了非常紧张的时间表，并准备在LHC的预计开启时获取数据。自2008年秋季以来，像素探测器已被包括在组合ATLAS探测器操作中，收集宇宙μ子数据。从像素探测器的安装和调试的细节，以及校准程序和收集的宇宙数据所获得的结果的细节，提出了与探测器状态的摘要。
2009-10-13 hep-ex physics.ins-det
Measurements and analysis of different front-end configurations for monolithic SiGe BiCMOS pixel detectors for HEP applications
本文介绍了一种采用130 nm SiGe BiCMOS工艺设计的小面积单片像素探测器专用集成电路，用于CERN FASER实验预簇射探测器的升级。该原型的目的是研究快速前端电子器件在像素敏感区域内的集成，并确定最能满足实验规格的配置。自感噪声、不稳定性和串扰被最小化，以应对与像素内的前置放大器和鉴别器的集成相关的几个挑战。还将描述在表征和设计选择中使用的方法。这里研究的两个变体将在FASER实验预淋浴的预生产ASIC中实现，以进行进一步的测试。
2021-11-22 hep-ex physics.ins-det
Commissioning of the ATLAS Pixel Detector
ATLAS像素探测器是一种高精度硅跟踪设备，位于最接近LHC相互作用点的位置。它属于强子对撞机实验中的第一代。它将提供关键的模式识别信息，并将在很大程度上决定ATLAS精确跟踪粒子轨迹和找到次级顶点的能力。它是2007年6月安装在ATLAS的最后一个探测器，已在2008年春季和夏季完全连接并进行了现场测试。它目前正处于使用宇宙射线事件的调试阶段。我们介绍了ATLAS像素系统过去和未来调试活动的亮点。
2008-10-16 hep-ex physics.ins-det
Development and characterization of hybrid MCP-PMT with embedded Timepix4 ASIC used as pixelated anode
INFN, Division of Ferrara（意大利国家核物理研究所费拉拉分部）；Dept. of Physics and Earth Science, University of Ferrara（费拉拉大学地球科学与物理学系）；EP Department, CERN（欧洲核子研究中心实验物理部）
该研究开发了一种基于Timepix4 ASIC的混合MCP-PMT探测器，实现了高空间和时间分辨率，用于单光子探测应用。
2026-02-02 physics.ins-det
Simulations of 3D-Si sensors for the innermost layer of the ATLAS pixel upgrade
LHC的亮度预计将达到3000 fb-1，ATLAS升级计划的最内层将应对更高的占用率并减小像素尺寸。3D-Si传感器是ATLAS像素升级最内层的良好候选者，因为它们在高通量下表现出良好的性能，并且新设计将具有更小的像素尺寸以满足电子预期。本文报道了在IMB-CNM设计的3D-Si传感器的TCAD模拟，该传感器具有为ATLAS像素升级的下一个最内层制造的非通过柱，显示了照射前后的电荷收集响应，以及位于大$η$角度的3D-Si传感器的响应。
2016-06-28 hep-ex physics.ins-det
Component Prototypes towards a Low-Latency, Small-form-factor Optical Link for the ATLAS Liquid Argon Calorimeter Phase-I Trigger Upgrade
本文介绍了几个组件原型的ATLAS液氩量热计第一阶段触发升级设计的低延迟，小形状因子的光链路。一个定制的双通道光发射器模块的原型，微型光发射器（MTx），与单独的发射器光学子组件（TOSA）已被证明在数据速率高达8 Gbps的每通道。一个垂直腔面发射激光器（VCSEL）驱动器ASIC已经开发出来，并用于目前的MTx原型。一个串行器ASIC原型，工作在每通道高达8 Gbps，已被设计和测试。一个低延迟，低开销的编码器ASIC原型的设计和测试。整个链路的延迟，包括发送器延迟和接收器延迟，但不包括光纤的延迟，估计小于57.9 ns。MTx的尺寸为45 mm x 15 mm x 6 mm。
2022-02-09 physics.ins-det
A Starry Byte -- proton beam measurements of single event upsets and other radiation effects in ABCStar ASIC Versions 0 and 1 for the ITk strip tracker
单粒子效应（SEE）-主要是由粒子相互作用引起的电子器件中的位翻转-是在高辐射环境中运行的ASIC的主要问题，例如ABCStar ASIC，其设计用于未来的ATLAS ITk条带跟踪器。因此，芯片设计经过优化，通过实施三倍技术（如三模冗余（TMR））来保护其免受SEE影响。为了验证芯片设计的辐射防护机制，通过将芯片暴露于高强度粒子束同时监测其观察到的单粒子翻转（SEU）来测量单粒子翻转（SEU）（特定类别的SEE）的横截面。本研究介绍了设置，执行的测量，并从SEU测试使用最新版本的ABCStar ASIC（ABCStar V1），使用480 MeV的质子束进行的结果。
2022-03-23 hep-ex physics.ins-det
Reliable and redundant FPGA based read-out design in the ATLAS TileCal Demonstrator
ATLAS的瓦式量热计是一种强子量热计，它基于钢板和由光电倍增管读出的磁瓦。当前的读出系统使用标准ADC和定制ASIC来存储和临时存储探测器上的数据。然而，实际上只有一部分数据被读出到计数室。探测器上的电子设备将在2023年左右更换。为了达到所需的可靠性，升级后的系统将具有高度冗余性。在这里，ASIC将被Xilinx的Kintex-7 FPGA取代。除了使用多个10 Gbps光学读出链路外，这将允许完全读出所有探测器数据。由于当光束亮度增加时预期的较高辐射水平，修理的机会将不太频繁。因此，电路和固件必须使用冗余和耐辐射组件设计为足够高的可靠性。在一年内，包括新的读出系统的混合演示器将安装在ATLAS瓦热量计的一个切片上。这将使拟议的升级能够在计划的2023年部署之前在所有切片中进行彻底评估，特别是在长期可靠性方面。不同的固件策略，以及他们的集成在演示的背景下，对硬件故障和辐射引起的错误的高可靠性保护。
2014-06-23 hep-ex physics.ins-det
ATLAS Pixel Opto-Electronics
我们已经开发了两个辐射硬ASIC的ATLAS像素探测器中的光数据传输在欧洲核子研究中心的LHC：垂直腔面发射激光器（VCSEL）二极管的驱动芯片，用于80 Mbit/s的数据传输从检测器，和一个双相标记解码器芯片恢复的控制数据和40 MHz的时钟接收光的PIN二极管。我们已成功采用0.25微米CMOS技术实现了这两个ASIC，并使用封闭布局晶体管和保护环来提高辐射强度。我们目前的结果，这些芯片的性能，包括照射与24 GeV质子高达61 Mrad（2.3 × 10 e15 p/cm^2）。
2005-08-03 hep-ex physics.acc-ph physics.ins-det
Optical Link of the Atlas Pixel Detector
ATLAS像素探测器的探测器上光链路包含抗辐射接收器芯片，用于解码PIN阵列上接收到的双相标记信号，以及数据发射器芯片，用于驱动VCSEL阵列。组件安装在混合板（光电板）上。我们介绍了24 GeV质子在32 Mrad（1.2 x 10^15 p/cm ^2）下的辐照研究结果和生产经验。
2007-12-06 hep-ex physics.ins-det
The new radiation-hard optical links for the ATLAS pixel detector
ATLAS探测器目前正在升级，增加了一个新的基于像素的带电粒子跟踪层，并为像素探测器提供了新的服务安排。这些升级需要更换像素探测器以前使用的光电板。在本报告中，我们详细介绍了新的光电板的设计和生产。
2013-10-03 hep-ex physics.ins-det
Planar Pixel Sensors for the ATLAS tracker upgrade at HL-LHC
ATLAS平面像素传感器研发项目是17个研究所和80多名科学家的合作项目。他们的目标是探索高亮度大型强子对撞机（HL-LHC）跟踪器升级的平面像素传感器的操作。本文总结了n-in-n和n-in-p像素传感器与ATLAS FE-I3和FE-I4读出芯片凸点键合的辐射研究成果。摘要包括放射源测试结果和从测试束测量中提取的跟踪效率。${2\cdot10^{16}} \text{n}_{\text{eq}}\text{cm}^{-2}$和${1\cdot10^{16}} \text{n}_{\text{eq}}\text{cm}^{-2}$（$1 \text{MeV}$中子当量）辐照的n-in-n和n-in-p模块的分析结果证实了平面像素传感器的操作用于未来应用。
2012-06-15 hep-ex physics.ins-det
Recent results of the ATLAS Upgrade Planar Pixel Sensors R&D Project
ATLAS探测器必须在本十年结束时进行重大更新，以承受大型强子对撞机高亮度升级所产生的占用率增加和辐射损害。在本报告中，我们概述了ATLAS内部探测器升级的平面像素传感器的最新研发成果。
2012-01-27 hep-ex physics.ins-det
Radiation-Hard Opto-Link for the Atlas Pixel Detector
ATLAS像素探测器的探测器上光链路包含抗辐射接收器芯片，用于解码PIN阵列上接收到的双相标记信号，以及数据发射器芯片，用于驱动VCSEL阵列。组件安装在混合板（光电板）上。我们给出了光电板和24 GeV质子辐照研究的结果，辐照剂量高达33 Mrad（1.2 x 10^15 p/cm^2）。
2004-10-21 hep-ex physics.ins-det
A Programmable Time Alignment Scheme for Detector Signals from the Upgraded muon Spectrometer at the ATLAS Experiment
我们提出了一个可编程的时间对准方案中使用的ASIC的ATLAS前向μ子触发器的发展。该方案利用再生时钟与可编程的相位，以补偿不同的检测器走线长度引入的定时偏移。设计中使用的每个ASIC具有104个输入通道，延迟补偿电路为每个通道提供约3 ns的步长和25 ns的全范围。该计划包括多数逻辑抑制单粒子效应的详细实施。该方案是灵活的，完全综合。该方法适用于具有类似相移要求的其他应用。此外，该设计是资源有效的，并且适合于具有大量通道的成本有效的数字实现。
2017-08-07 physics.ins-det
ETROC1: The First Full Chain Precision Timing Prototype ASIC for CMS MTD Endcap Timing Layer Upgrade
本文介绍了用于CMS MTD端盖定时层升级的首款全链路精密定时原型ASIC ETROC1，其集成5×5像素阵列与外围电路，并在束流测试中实现每次击中42-46 ps的时间分辨率。
2024-09-03 hep-ex physics.ins-det
ATLAS Pixel Detector: Operational Experience and Run-1 to Run-2 Transition
ATLAS实验的像素探测器在LHC的整个运行期间表现出了优异的性能。利用长时间关闭的优势，探测器从实验中取出并带到地面，为其配备新的服务区面板，修复模块并简化新的最内层，即可插入B层（IBL）的安装。概述了运行经验，像素探测器和IBL项目的翻新，以及在其建设，集成和调试的经验。
2015-05-20 hep-ex physics.ins-det
