Development of a time-to-digital converter ASIC for the upgrade of the ATLAS Monitored Drift Tube detector
ATLAS μ子光谱仪的升级为高亮度LHC需要新的触发器和读出电子的各种元素的检测器。我们提出了一个时间-数字转换器（TDC）ASIC原型的ATLAS超导漂移管（MDT）探测器的设计。该芯片采用GlobalFoundries 130 nm CMOS技术制造。研究表明，其时序和功耗特性满足设计要求，48个通道的时序变化为40 ps，每个通道的功耗约为6.5 mW。
2017-08-11 physics.ins-det
Design and performance of a TDC ASIC for the upgrade of the ATLAS Monitored Drift Tube detector
我们提出了一个时间-数字（TDC）ASIC的原型的ATLAS超导漂移管（MDT）探测器的高亮度LHC操作的升级。该ASIC基于先前提交的用于时序性能评估的演示ASIC，包括各种操作模式所需的所有功能，以及迁移到TSMC 130 nm CMOS技术。我们提出了TDC的设计，重点增加的功能和性能优化。时序性能测试表明，该ASIC满足设计要求。TDC具有约780 ps的仓大小，并且对于具有前沿和后沿数字化的所有24个通道，定时仓变化在40 ps内，而功耗被限制为250 mW，对应于每个边沿测量约5.2 mW的功耗。
2019-05-24 physics.ins-det
Design of a Time-to-Digital Converter ASIC and a mini-DAQ system for the Phase-2 Upgrade of the ATLAS Monitored Drift Tube detector
我们提出了第二个原型的时间-数字（TDC）ASIC的升级ATLAS卫星漂移管（MDT）探测器的高亮度LHC操作。与第一个原型相比，三重模块冗余已实现的配置和流控制逻辑。在实现相同的时间分辨率和通道均匀性的同时，总功耗增加不到10 mW。一个小型数据采集系统已经建立，以验证前端电子链与新的原型与其他ASIC和板在触发模式。小直径MDT电离室的宇宙线测试表明，读出电路的结构和数据传输性能良好。预计该原型设计将用于最终生产。
2020-11-23 physics.ins-det
Design of a Trigger Data Serializer ASIC for the Upgrade of the ATLAS Forward Muon Spectrometer
在ATLAS前向μ子谱仪的升级中，小带薄隙室（sTGC）将用于触发和精确跟踪目的。sTGC焊盘和条形探测器均由触发路径中的触发数据串行器（TDS）ASIC读出。该ASIC有两种操作模式，分别从焊盘和条形探测器准备触发数据。焊盘模式（焊盘TDS）从一个探测器层收集多达104个焊盘的发射状态，并每25 ns以4.8 Gbps的速率将数据传输到焊盘触发提取器。焊盘触发提取器从八个探测器层收集焊盘TDS数据，并沿着μ子候选者的路径定义感兴趣的区域。在条带模式（条带TDS）中，来自多达128个条带的沉积电荷被缓冲、加时间戳，并且执行触发匹配程序以读出感兴趣区域下方的条带。条带TDS输出也以4.8 Gbps传输到以下FPGA处理电路。本文详细介绍了ASIC的设计和测试结果。
2017-07-18 physics.ins-det
The Clock and Control System for the ATLAS Liquid Argon Calorimeter Phase-I Upgrade
正在开发液氩触发数字化板（LTDB），以升级ATLAS液氩量热计第一阶段触发电子设备。位于前端的LTDB需要从后端获取时钟信号并进行远程配置和监控。一个时钟和控制系统正在开发的LTDB和系统的主要功能进行了评估。本文介绍了时钟和控制系统的设计和评估。
2020-09-18 physics.ins-det
Component Prototypes towards a Low-Latency, Small-form-factor Optical Link for the ATLAS Liquid Argon Calorimeter Phase-I Trigger Upgrade
本文介绍了几个组件原型的ATLAS液氩量热计第一阶段触发升级设计的低延迟，小形状因子的光链路。一个定制的双通道光发射器模块的原型，微型光发射器（MTx），与单独的发射器光学子组件（TOSA）已被证明在数据速率高达8 Gbps的每通道。一个垂直腔面发射激光器（VCSEL）驱动器ASIC已经开发出来，并用于目前的MTx原型。一个串行器ASIC原型，工作在每通道高达8 Gbps，已被设计和测试。一个低延迟，低开销的编码器ASIC原型的设计和测试。整个链路的延迟，包括发送器延迟和接收器延迟，但不包括光纤的延迟，估计小于57.9 ns。MTx的尺寸为45 mm x 15 mm x 6 mm。
2022-02-09 physics.ins-det
Optical Link ASICs for the LHC Upgrade
我们已经设计了三个ASIC的可能的应用程序中的一个新的层的像素探测器在ATLAS实验的LHC光度升级的第一阶段的光学链路。ASIC包括用于VCSEL的高速驱动器、用于解码在PIN二极管处接收到的信号以提取数据和时钟的接收器/解码器、以及用于产生更高频率时钟以串行化数据以供传输的时钟乘法器。这些ASIC采用130 nm CMOS工艺设计，以增强抗辐射能力。我们已经对制造的ASIC进行了表征，并且提交的申请大部分都是成功的。我们在CERN用24 GeV/c质子辐照ASIC，剂量为70 Mrad。除了使用厚氧化物工艺制造的VCSEL驱动器中的驱动器电路之外，我们没有观察到显著的退化，以便提供足够的电压来驱动VCSEL。退化是由于所使用的PMOS晶体管中的大的阈值偏移。
2009-11-23 hep-ex physics.ins-det
Characterization and quality control test of a gigabit cable receiver ASIC (GBCR2) for the ATLAS Inner Tracker Detector upgrade
我们提出了一个千兆电缆接收器ASIC原型，GBCR 2，ATLAS内部跟踪器像素检测器升级的表征和质量控制测试。GBCR 2通过6 m Twinax AWG 34电缆对从RD 53 B到lpGBT的上行链路电信号进行均衡和重新定时。GBCR 2还通过从lpGBT到RD 53 B的相同电连接预加重下行链路命令信号。GBCR 2有七个上行链路信道，每个信道的速率为1.28 Gbps，两个下行链路信道，每个信道的速率为160 Mbps。原型是在65 nm CMOS工艺制造。GBCR 2的特性已经被证明，输出信号的总抖动在非重定时模式下为129.1 ps（峰-峰），在重定时模式下为79.3 ps（峰-峰），并且满足lpGBT的要求。所有上行链路信道的总功耗在非重定时模式下为87.0 mW，在重定时模式下为101.4 mW，低于174 mW的规范。两个下行链路信道的功耗小于53 mW。提出了一种质量控制测试程序，并对169个原型芯片进行了测试。产率约为97.0%。
2021-08-06 physics.ins-det
Design and operation of LongBo: a 2 m long drift liquid argon TPC
本文报道了在液态氩纯度演示装置中的龙波时间投影室的设计和运行情况。该室具有2米长的漂移距离。用宇宙线μ子测量了液氩中电子的漂移寿命，在95%的置信水平下，寿命至少为14 ms。龙博配备前置放大器，安装在液氩检测器上。在144个通道中，128个通道由用分立电路制成的前置放大器读出，16个通道由ASIC前置放大器读出。对于离散通道，我们在350 V/cm的漂移场下测量到30的信噪比（S/N）。ASIC通道的实测信噪比是离散通道的1.4倍。
2015-05-13 physics.ins-det
The Clock Distribution System for the ATLAS Liquid Argon Calorimeter Phase-I Upgrade Demonstrator
针对ATLAS液氩量能器Phase-I升级演示器的时钟需求，研发基于商用器件的时钟分配系统，完成设计、性能评估及辐射耐受性验证。
2024-01-28 physics.ins-det
A prototype optical link board with redundancy design for the ATLAS liquid argon calorimeter Phase-2 upgrade
为ATLAS液氩量热计第2阶段升级研制了一个原型光链路板。该板由24个lpGBT芯片和8个VTRx+模块组成，展示了未来前端板的全光链路设计。该板具有22个单工光链路，用于将探测器数据传输到探测器外电子设备，这些数据在FPGA中仿真并通过6个FMC连接器注入。该板实现了2个双工光纤链路，用于时钟、控制和监控，并采用冗余设计，以提高系统可靠性。数据传输和所有冗余设计均已验证。一种光纤路由方案已经原型化，其中2或3个VTRx+模块通过MPO连接器重新连接到前面板。
2022-03-11 physics.ins-det
Characterization of a Serializer ASIC chip for the upgrade of the ATLAS muon detector
我们报告的串行器ASIC的设计用于ATLAS前向μ子探测器的触发数据传输。我们讨论了一个原型芯片的性能，包括功耗，延迟和稳定的工作线速率。测试结果表明，该串行器能够以至少5.76 Gbps的速率工作，误码率低于1 × 10 ^{-15}，以4.8 Gbps速率工作时功耗为200 mW。从开始将30位加载到串行化器到从串行化器传输第一位之间的等待时间被测量为约6 ns。
2015-09-21 hep-ex physics.ins-det
1.28 and 5.12 Gbps multi-channel twinax cable receiver ASICs for the ATLAS Inner Tracker Pixel Detector Upgrade
我们提出了两个原型的千兆位收发器ASIC，GBCR 1和GBCR 2，都设计在一个65纳米CMOS技术的ATLAS内部跟踪器像素检测器读出升级。第一个原型，GBCR 1，有四个上行接收机通道和一个下行发射机通道与预加重。每个上行通道通过5米AWG 34 Twinax电缆以5.12 Gbps的速率从位于像素模块上的ASIC驱动器接收数据，并从低质量电缆造成的高频损耗中恢复信号。信号在发送到光发射器VTRx+之前由恢复的时钟重新定时。下游驱动器旨在通过同一电缆将2.56 Gbps信号从lpGBT传输到像素模块上的电子器件。在GBCR 1的输出端，恢复信号的峰-峰抖动（除非指定，否则整个纸张抖动始终为峰-峰）为35.4 ps，在电缆端的下行通道为138 ps。GBCR 1功耗为318 mW，并经过测试。第二个原型GBCR 2有七个上行通道和两个下行通道。每个上行通道以1.28 Gbps的速率工作，通过1米定制FLEX电缆和6米AWG 34 Twinax电缆直接从RD 53 B ASIC恢复数据。每个上行信道的均衡信号由输入的1.28 GHz相位可编程时钟重新定时。与FLEX输入端的信号相比，当重定时逻辑为0时，均衡信号的附加抖动约为80 ps。当重定时逻辑开启时，假设1.28 GHz重定时时钟来自lpGBT，则GBCR 2输出的抖动为50 ps。下行链路被设计为通过相同的电缆连接将160…
2020-08-22 physics.ins-det
Single event effects in the HCCStar ASICs for ITk strip upgrade
Tsinghua University（清华大学）；Institute of High Energy Physics, Chinese Academy of Sciences（中国科学院高能物理研究所）；Carleton University（卡尔顿大学）；STFC Rutherford Appleton Laboratory（英国科学与技术设施委员会鲁瑟福阿普尔顿实验室）；Spallation Neutron Source Science Center（散裂中子源科学中心）；CERN（欧洲核子研究中心）；University of Pennsylvania（宾夕法尼亚大学）；State Key Laboratory of Particle Detection and Electronics（粒子探测与电子学国家重点实验室）；University College London（伦敦大学学院）
研究用于 ITk 条形升级的 HCCStar 专用集成电路中的单粒子效应，采用三重模块冗余技术，通过置于质子束测试保护效果，得出正常运行时 LP 数据丢失率及 HL-LHC 下每个 HCCStar 位每年校正位翻转次数的估计结果。
2026-07-24 physics.ins-det
Quality control tests of the front-end optical link components for the ATLAS Liquid Argon Calorimeter Phase-1 upgrade
我们目前的ATLAS液氩量热仪第一阶段升级的前端光链路组件的质量控制测试的程序和结果。这些组件包括垂直腔面发射激光器（VCSEL）驱动器ASIC LOCld、定制光发射器/收发器模块MTx/MTRx和发射器ASIC LOCx 2。LOCld、MTx和LOCx 2各自包含具有相同结构的两个信道，而MTRx具有发射器信道和接收器信道。每个通道均以5.12 Gbps进行测试。共有5341个LOCld芯片、3275个MTx模块、797个MTRx模块和3198个LOCx 2芯片合格。LOCld、LOCx 2、MTx和MTRx的产率分别为73.9%、98.0%、98.4%和61.9%。
2021-08-09 physics.ins-det
A radiation-hard dual-channel 12-bit 40 MS/s ADC prototype for the ATLAS liquid argon calorimeter readout electronics upgrade at the CERN LHC
欧洲核子研究中心大型强子对撞机ATLAS液氩量热计的读出电子升级需要抗辐射ADC。介绍了一种抗辐射双通道12位40 MS/s流水线ADC的设计。该设计包括两个流水线A/D通道，每个通道有四个乘法数模转换器，后面是8位逐次逼近寄存器模数转换器。该定制设计采用商用130 nm CMOS工艺制造，在10 MHz下，单通道40 MS/s时的SNDR性能为67.9 dB，延迟为87.5 ns（到第一位读出），而总功耗为50 mW/通道。该芯片使用两种电源电压：1.2和2.5 V。测量并确定辐照期间对单粒子效应的灵敏度，以满足系统要求。
2017-06-05 physics.ins-det
Functional Verification for Endcap Concentrator ASICs in the High-Granularity Calorimeter Upgrade of CMS
CERN（欧洲核子研究中心）；University of Split（斯普利特大学）；Argonne National Laboratory（阿贡国家实验室）；Baylor University（贝勒大学）
本文基于UVM方法学对CMS高粒度calorimeter升级中端cap集中器ASICs进行功能验证，重点在于利用现有组件管理验证环境复杂性。
2026-01-23 hep-ex physics.ins-det
Performance and Quality Control of a Radiation-Hard 12-bit 40 MSPS ADC for the ATLAS Liquid Argon Calorimeter Trigger Readout Electronics Phase-I Upgrade at the LHC
为欧洲核子研究中心（CERN）大型强子对撞机ATLAS液氩量能器的触发读出电路第一阶段升级设计了一个抗辐射的四通道12位40 MSPS流水线模数转换器（ADC）。定制设计的最终版本，在商业130 nm CMOS工艺制造，提出并发现，以满足系统的模拟性能和辐射耐受性的要求。描述了17200 ADC的质量控制程序，并给出了结果。
2020-03-06 hep-ex physics.ins-det
Quality control and quality assurance evaluation of ALFE2, a large-dynamic-range front-end ASIC de-veloped for the ATLAS Liquid Argon Calorimeter high-luminosity LHC upgrade
Physics Department, Brookhaven National Laboratory（布鲁克海文国家实验室物理系）；Instrumentation Department, Brookhaven National Laboratory（布鲁克海文国家实验室仪器部）；Department of Physics and Astronomy, Stony Brook University（石溪大学物理与天文系）；IJCLab, Université Paris-Saclay, CNRS/IN2P3（巴黎萨克雷大学IJCLab，CNRS/IN2P3）；ESAT-ADVISE, KU Leuven（荷语鲁汶大学ESAT-ADVISE）；CERN（欧洲核子研究中心）
针对ATLAS液态氩量能器升级的ALFE2前端ASIC，开发机器人系统进行质量控制测试并建立分级标准，评估测试良率超85%，应用于全面生产质量控制，辐照测试无显著性能下降，推断出HL-LHC运行时的单粒子翻转错误率。
2026-08-19 hep-ex physics.ins-det
A Programmable Time Alignment Scheme for Detector Signals from the Upgraded muon Spectrometer at the ATLAS Experiment
我们提出了一个可编程的时间对准方案中使用的ASIC的ATLAS前向μ子触发器的发展。该方案利用再生时钟与可编程的相位，以补偿不同的检测器走线长度引入的定时偏移。设计中使用的每个ASIC具有104个输入通道，延迟补偿电路为每个通道提供约3 ns的步长和25 ns的全范围。该计划包括多数逻辑抑制单粒子效应的详细实施。该方案是灵活的，完全综合。该方法适用于具有类似相移要求的其他应用。此外，该设计是资源有效的，并且适合于具有大量通道的成本有效的数字实现。
2017-08-07 physics.ins-det
Dose rate dependence of TID damage to 65 nm CMOS transistors in X-ray irradiations of the ATLAS ITk Pixel ASIC (ITkPix)
针对ATLAS ITk升级用耐辐射像素读出芯片的需求，研究了65 nm CMOS工艺ITkPix ASIC中环形振荡器的TID损伤剂量率依赖性，发现低剂量率下损伤更显著，且与晶体管尺寸类型相关。
2024-04-17 physics.ins-det
Design, construction, commissioning and long term operational experience with the D0 Uranium/Liquid Argon calorimeter
D 0实验设计于20世纪80年代中期，并于1992年至2011年在费米实验室pp对撞机上运行。我描述了铀-液氩量热计及其读出电子，其在20世纪90年代后期进行了升级，以处理升级后的Tevatron在2001-2011年的第二次运行期间的更高亮度。我总结了20年来保持热量计的数据采集。我进一步描述了在此期间出现的一些问题，包括不同类型的噪声和只在中央量热计中看到的异常高压电流。
2014-03-18 physics.ins-det
Design and hardware evaluation of the optical-link system for the ATLAS Liquid Argon Calorimeter Phase-II Upgrade
正在为ATLAS液氩量热计第二阶段升级开发一个光学连接系统。光链路系统负责将来自1524个前端板（FEB）的超过18.2万个探测器通道的数据通过每个FEB的26根光纤传输到计数室，传输距离超过150米，并将时钟、束流交叉复位信号和慢速控制/监测信号带回FEB。光链路系统基于低功耗千兆位收发器（lpGBT）和多功能光收发器（VTRx+）模块，这两个模块都是为高亮度LHC升级而开发的。设计了评估板，对光链路系统的主要功能进行了评估。文中介绍了光链路系统的设计和主要功能的评价。
2020-07-31 hep-ex physics.ins-det
The Design and Testing of the Address in Real Time Data Driver Card for the Micromegas Detector of the ATLAS New Small Wheel Upgrade
实时数据驱动卡地址（ADDC）设计用于传输ATLAS New Small Wheel（NSW）升级的Micromegas探测器中的触发数据。ART信号由名为VMM芯片的前端ASIC生成，以指示第一个高于阈值事件的地址。一个定制的ASIC（ART ASIC）被设计用于接收来自VMM芯片的ART信号并进行命中选择处理。来自ART ASIC的处理数据将通过GBTx串行器、VTTx光发射器模块和光纤链路传输出新南威尔士州检测器。ART信号对于ATLAS实验触发器的选择至关重要，因此ADDC的功能和稳定性非常重要。为了确保ADDC的广泛测试，开发了基于FMC的测试平台和专用固件/软件。该测试平台与商用Xilinx VC 707 FPGA开发套件配合使用，即使没有NSW的其他电子设备，也可以测试ADDC的所有功能和长期稳定性。本文将介绍ADDC和FMC测试平台的设计、测试过程和结果。
2018-06-18 hep-ex physics.ins-det
A Radiation-Hard Dual Channel 4-bit Pipeline for a 12-bit 40 MS/s ADC Prototype with extended Dynamic Range for the ATLAS Liquid Argon Calorimeter Readout Electronics Upgrade at the CERN LHC
介绍了一种用于欧洲核子研究中心（CERN）大型强子对撞机ATLAS液氩量热计读出电路升级的抗辐射双通道12位40 MS/s扩展动态范围流水线ADC的设计。该设计由两个流水线A/D通道和四个乘法数模转换器组成，每个转换器的标称分辨率为12位。该设计采用IBM 130 nm CMOS工艺制造，在2.5 V电源下，单通道SNDR在18 MHz、40 MS/s时的性能为68 dB，而每通道功耗为55 mW，辐照后性能没有下降。各种增益选择算法，以实现扩展的动态范围的实施和测试。
2013-07-31 hep-ex physics.ins-det
Prototype Analog Front-end for Negative-ion Gas and Dual-phase Liquid-Ar TPCs
我们报告了一个多功能的模拟前端兼容的负离子$μ$的定向暗物质搜索，以及双相，下一代$\mathcal{O}$（10~kt）液氩TPC研究中微子振荡，核子衰变，和天体物理中微子的最新发展。尽管负离子和液氩TPC的操作条件非常不同（分别为室温\textit{vs.} $\sim$ 88~K操作），但读出电子器件的要求是相似的。两者都需要一个宽的动态范围高达1600 fC，小于2000- 5000 e $^-$噪声为80 fC的典型信号与检测器电容为$C_{\rm det} \approx 300$ ~ pF。为了满足这样的挑战性要求，一个原型ASIC是新设计的使用180纳米CMOS技术。在这里，我们报告的ASIC的性能，包括整形时间，动态范围和等效噪声电荷（ENC）的测量。我们还演示了低压负离子$μ$ -TPC上的ASIC的第一次操作。
2019-01-09 physics.ins-det
Upgrade of the ATLAS Liquid Argon Calorimeters for the High-Luminosity LHC
大型强子对撞机（HL-LHC）在高亮度阶段的粒子通量增加，瞬时亮度高达原始设计值的7.5倍，将对ATLAS探测器的许多子系统产生影响。这一贡献突出了ATLAS液氩量热计系统的特殊影响，连同导致HL-LHC的各种升级计划的概述。更高的亮度对于前向量热计（FCal）特别重要，其中电离负载的预期增加会引起许多问题，这些问题会降低FCal性能，例如液氩间隙中的束加热和空间电荷效应以及由于限流电阻器上的电流增加而引起的高电压降。作为解决其中一些问题的一种方法，拟议的FCal替代品与替代品相关的风险进行了权衡。为了进一步减轻堆积增加的影响，目前还在考虑在每个端盖低温恒温器的正面安装一个高粒度定时探测器。正在研究几种不同的传感器技术和布局。
2016-12-20 hep-ex physics.ins-det
Development of a High Rate Front-end ASIC for X-ray Spectroscopy and Diffraction Applications
我们开发了一种新的前端专用集成电路（ASIC）的升级Maia X射线微探针。ASIC仪器32个可配置的前端通道，其执行正或负电荷放大、脉冲整形、峰值幅度和时间提取以及缓冲模拟存储。在增益为3.6 V/fC、峰值时间为1 $μ$ s、温度为248 K的条件下，分别测量了有和没有SDD传感器的13电子和10电子均方根的电子分辨率。用$^{55}$ Fe源在5.9 keV下获得了170 eV的光谱分辨率。信道线性度优于$\pm$ 1%，速率能力高达40 kcps。ASIC采用商用250 nm工艺制造，占地面积为6.3 mm x 3.9 mm，静态功耗为167 mW。
2019-05-13 physics.ins-det
Performance of the ATLAS Liquid Argon Calorimeter after three years of LHC operation and plans for a future upgrade
ATLAS实验旨在研究欧洲核子研究中心大型强子对撞机（LHC）产生的质子-质子碰撞。液氩取样量热计用于所有的电磁量热以及端盖中的强子量热。在2004- 2006年安装之后，在2009年第一次碰撞之前的三年时间里，使用宇宙射线和单个LHC光束，对量热计进行了广泛的调试。从那时起，在前所未有的质心能量下收集了大约27 fb $\mathbf{^{-1}}$的数据。在所有这些阶段中，量热计及其电子设备几乎一直处于最佳状态，性能非常接近规格。本文涵盖了这些头几年业务的所有方面。在发现难以捉摸的希格斯玻色子的背景下，特别提出了所取得的优异性能。未来的计划，以保持这种性能，直到LHC计划结束也提出。
2013-07-04 hep-ex physics.ins-det
ETROC1: The First Full Chain Precision Timing Prototype ASIC for CMS MTD Endcap Timing Layer Upgrade
本文介绍了用于CMS MTD端盖定时层升级的首款全链路精密定时原型ASIC ETROC1，其集成5×5像素阵列与外围电路，并在束流测试中实现每次击中42-46 ps的时间分辨率。
2024-09-03 hep-ex physics.ins-det
A mixed-signal ASIC for the readout of Gas Electron Multiplier detectors design review and characterization results
TIGER（Turin Integrated Gem Electronics for Readout）是一种混合模式前端ASIC，用于读取北京BEPCII进行的BESIII实验的新内部跟踪探测器。该探测器计划在2018年升级期间安装，并具有创新的三层三CGEM（圆柱形气体电子倍增器），具有模拟读数。ASIC包括64个通道，每个通道都具有双分支架构，以提取和验证输入信号的时间戳和电荷。到达时间由一组基于模拟插值技术的低功率TDC提供，而电荷测量则从超过阈值的时间信息或信号峰值幅度的10位数字化获得。该ASIC采用110 nm CMOS工艺制造，输入电容约为100 pF，输入动态范围为1至50 fC，功耗为10 mW/通道，持续事件速率为60 kHz/通道。
2019-03-13 physics.ins-det
Development of ATLAS Liquid Argon Calorimeter Front-end Electronics for the HL-LHC
大型强子对撞机的高光度阶段将提供比原始探测器设计中假设的高5-7倍的光度。改进的触发系统需要升级ATLAS液氩量热计的读出电子设备。本文介绍了在40-80 MHz和16位动态范围内读出182，500个量热计单元的概念以及耐辐射、低噪声、低功耗和高带宽前端电子元件的发展，包括前置放大器和整形器、14位ADC和10 Gb/s激光二极管阵列驱动器。
2020-09-14 physics.ins-det
Design and performance of the TIGER front-end ASIC for the BESIII Cylindrical Gas Electron Multiplier detector
我们介绍了TIGER（Turin Integrated Gem Electronics for Readout）的设计和表征，TIGER是一种64通道ASIC，用于CGEM（圆柱形气体电子倍增器）探测器的读出，CGEM探测器是北京BEPCII进行的BESIII实验2018年升级的内部跟踪器。每个ASIC通道都有一个电荷敏感放大器耦合到一个双分支整形器级，针对时序和电荷测量进行了优化，然后是一个混合模式后端，用于提取和数字化输入信号的时间戳和电荷。到达时间由一组基于模拟插值技术的低功耗TDC提供，而电荷测量则从超过阈值的时间信息或采样保持电路获得。该ASIC采用110 nm CMOS工艺制造，设计工作电压为1.2 V，输入电容约为100 pF，输入动态范围为3 ~ 50 fC，功耗约为12 mW/通道，持续事件速率为60 kHz/通道。TIGER第一个原型的设计和测试结果显示其全部功能。
2019-03-13 physics.ins-det
FATALIC: A novel CMOS front-end readout ASIC for the ATLAS Tile Calorimeter
本文介绍了一种新的ASIC架构，在欧洲核子研究中心的大型强子对撞机的高亮度阶段的ATLAS瓦热量计升级计划的背景下设计的。该架构基于耐辐射的130 nm互补金属氧化物半导体技术，嵌入了探测器信号的模拟和数字处理。ASIC的详细描述给出的动机，设计特点和模拟和测量性能。实验研究，在真实粒子束条件下的24个原型单位的基础上，为了证明作为一个可靠的前端读出电子解决方案的架构的潜力。
2018-12-11 hep-ex physics.ins-det
LArPix: Demonstration of low-power 3D pixelated charge readout for liquid argon time projection chambers
我们报告了一个低功耗的像素化读出系统的演示设计的三维电离电荷检测和数字读出液氩时间投影室（LArTPC）。使用定制设计的片上系统ASIC（LArPix）来唯一地仪器化电荷收集垫的像素化阵列中的每个垫，实现了非生物相容性3D电荷读出。LArPix ASIC采用180 nm体CMOS制造，提供32通道电荷敏感放大，具有自触发数字化和多路复用读出功能，温度范围为80 K至300 K。使用832通道LArPix-based读出系统与3毫米之间的垫间距，我们证明了低噪声（$<$ 500 e $^-$ RMS等效噪声电荷）和非常低的功率（$<$ 100 $μ$ W/通道）电离信号检测和读出。读出被用来成功地测量三维电离分布的宇宙射线通过LArTPC，从现有的投影技术的模糊性。该系统设计依赖于标准的印刷电路板制造技术，能够使用普通的商业设施进行大面积读出系统的可扩展和低成本生产。该演示克服了LArTPC在高占用环境中运行的关键技术障碍，例如深地下中微子实验（DUNE）的近探测器站点。
2018-09-16 hep-ex physics.ins-det
Development and test of a mini-Data Acquisition system for the High-Luminosity LHC upgrade of the ATLAS Monitored Drift Tube detector
包括ASIC和FPGA板在内的新的前端电子设备正在为ATLAS的漂移管（MDT）探测器开发，以处理高亮度LHC运行中预期的大数据速率和恶劣环境。一个移动数据采集（miniDAQ）系统的设计，以执行这些前端电子集成测试。此外，它还将用于96个小半径MDT（sMDT）室的地面调试，并用于在现有ATLAS MDT室上集成和调试新的前端电子设备。本文详细介绍了miniDAQ硬件和固件。miniDAQ系统也被用来读出新的前端电子sMDT原型室使用宇宙μ子和获得的结果显示。
2022-05-26 physics.ins-det
System Integration of ATLAS ITK Pixel DCS ASICs
本文介绍ATLAS二期升级中ITK像素探测器DCS ASIC的系统集成，涵盖MOPS-HUB硬件、FPGA固件规格、集成计划及辐照计划。
2022-10-28 hep-ex physics.ins-det
Development of FEB Configuration Test Board for ATLAS NSW Upgrade
针对ATLAS NSW（New Small Wheel）升级对新一代专用集成电路（ASIC）芯片及其配置系统的测试需求，开发了前端板（FEB）配置测试板。此外，设计了灵活的通信协议，对整个数据链路进行了验证。为原型FEB关键芯片的配置和数据读出以及最终的系统配置提供了技术参考。
2018-06-11 cs.AR physics.ins-det
X-ray speed reading with the MCRC: prototype success and next generation upgrades
本文介绍用于AXIS任务的MCRC ASIC原型读出芯片，其具备8通道高速低功耗特性，性能媲美分立器件且抗辐射达25 krad，并展望下一代升级以推进片上读出方案成熟度。
2024-07-23 astro-ph.HE astro-ph.IM physics.ins-det
A 260-Liter Test Stand for Liquid Argon R&D
Brookhaven National Laboratory（布鲁克海文国家实验室）
本文介绍了一个260升液氩测试台的设计与性能，用于布鲁克海文国家实验室液氩探测器研发。该系统采用气体相氩气净化技术，结合升级的冷凝器，实现快速循环和高纯度检测，支持快速迭代探测器组件。
2026-04-22 physics.ins-det
Lifetime study of the ColdADC for the Deep Underground Neutrino Experiment
本文研究DUNE实验用ColdADC芯片在低温下的寿命，测量结果显示其寿命比探测器计划运行时间长数个数量级，确保实验数据质量与物理灵敏度。
2025-09-16 hep-ex physics.ins-det
Characterization of a gigabit transceiver for the ATLAS inner tracker pixel detector readout upgrade
我们提出了一个千兆收发器原型专用集成电路（ASIC），GBCR，ATLAS内部跟踪器（ITk）像素检测器读出升级。GBCR采用65 nm CMOS技术设计，由四个上行接收器通道、一个下行发射器通道和一个内部集成电路（I2C）从机组成。上行通道通过5米34美国线规（AWG）双轴（Twinax）电缆以5.12 Gbps的速率接收数据，对其进行均衡，使用恢复的时钟对其重新计时，然后驱动光发射机。下行通道以2.56 Gbps的速率从光接收器接收数据，并与上行通道一样驱动电缆。当时钟数据恢复（CDR）模块打开时，上行信道输出的抖动被测量为35 ps（峰-峰），并且在电缆之后下行信道输出的抖动为138 ps（峰-峰）。当CDR模块开启时，每个上行通道的功耗为72 mW，下行通道的功耗为27 mW。GBCR在200 kGy的总电离剂量下存活。
2020-08-22 physics.ins-det
Testing and Characterization of Wafer-Scale MAPS Prototypes for the ALICE ITS3 Upgrade
European Organisation for Nuclear Research (CERN)（欧洲核子研究中心）；Universität Münster（明斯特大学）
本文介绍了ALICE ITS3升级中晶圆级MAPS探测器原型的测试与特性化，展示了MOSS和MOST芯片的性能及改进措施，包括高效率和低假击中率。
2026-03-21 physics.ins-det
A gigabit transceiver for the ATLAS inner tracker pixel detector readout upgrade
本文介绍了一个千兆收发器专用集成电路（ASIC）称为GBCR的ATLAS内部跟踪器（ITk）像素检测器读出升级的设计和仿真结果。GBCR具有四个上行接收器通道和一个下行发射器通道。每个上行信道以5.12 Gbps运行，而下行信道以2.56 Gbps运行。在每个上行通道中，GBCR均衡通过5米34美国线规（AWG）双轴电缆接收的信号，用恢复的时钟对数据重新定时，并驱动光发射机。在下行通道中，GBCR从光接收器接收数据，并驱动与上行通道相同类型的电缆。上行信道的输出抖动是26.5ps，并且在电缆之后的下行信道的抖动是33.5ps。每个上行通道消耗78 mW，每个下行通道消耗27 mW。上行测试信道的仿真结果表明，除了基线信道的线性均衡之外，还可以通过使用前馈均衡器（FFE）+判决反馈均衡（DFE）来以最小的功耗增加来实现显著的抖动减小。GBCR采用65 nm CMOS工艺设计。
2020-09-14 physics.ins-det
FPGA Implementation of a Fixed Latency Scheme in a Signal Packet Router for the Upgrade of ATLAS Forward Muon Trigger Electronics
我们提出了一个新的固定延迟的Xilinx千兆收发器，将用于在大型强子对撞机的ATLAS前向μ子谱仪的升级计划。固定延迟方案在前端数据串行器ASIC和分组路由器之间的4.8 Gbps链路中实现。为了实现固定延迟，我们在Xilinx FPGA中使用IO延迟和专用进位资源，同时尽量减少对FPGA收发器的嵌入式功能的依赖。该方案是协议无关的，可以适应其他供应商的FPGA类似的资源。本文提出了一个详细的实现固定的延迟计划，以及模拟的真实环境中的ATLAS前向μ子区域。
2015-09-21 hep-ex physics.ins-det
Studies of irradiated AMS H35 CMOS detectors for the ATLAS tracker upgrade
基于HV-CMOS技术的硅探测器正在被研究作为高亮度LHC的ATLAS像素探测器外层的可能候选者。在此框架下，H35 Demo ASIC采用350 nm AMS技术（H35）生产。H35 Demo芯片具有大面积（$18.49 \times 24.40 \, \mathrm{mm^2}$），包括四种不同的像素矩阵和三种测试结构。本文利用边缘TCT技术研究了测试结构的抗辐射性能，特别是耗尽区随注量的变化。从不同的衬底电阻率的芯片上的测试结构的测量显示为非辐照和辐照器件高达$2 \cdot 10^{15} \, \mathrm{1\,MeV\, n_{eq} / cm^{2}}$的累积能量密度。
2017-01-09 hep-ex physics.ins-det
Precision Calorimetry at HL-LHC: Upgrade of the CMS Electromagnetic Calorimeter
CMS探测器的电磁热量计（ECAL）在实验的物理程序中发挥了重要作用，在整个数据采集过程中提供了出色的性能。高亮度LHC将带来新的挑战。每束交叉的相互作用数量增加四到五倍将需要更高的时间分辨率和噪声抑制能力。由于这些原因，电子读数已完全重新设计。一个双增益跨阻抗放大器和一个ASIC提供两个160 MHz的ADC通道，增益选择和数据压缩将用于新的读出电子。触发决策将被移出检测器，并将由功能强大且灵活的FPGA处理器执行，从而允许应用更复杂的触发算法。升级后的ECAL将能够在整个HL-LHC中进行高精度的能量测量，并将大大提高10 GeV以上光子和电子的时间分辨率。
2021-06-08 hep-ex physics.ins-det
LOCld65, A Dual-Channel VCSEL Driver ASIC For Detector Front-End Readout
介绍了一种用于探测器前端读出的双通道垂直腔面发射激光器（VCSEL）驱动芯片LOCld 65的设计和测试结果。LOCld 65采用商用65 nm CMOS技术设计，电源为1.2 V。LOCld 65包含两个结构相同的独立通道，两个通道共享一个I2C从机。每个通道由一个输入放大器、四级限幅放大器（LA）、一个高电流输出驱动器和一个偏置电流发生器组成。为了扩展带宽，输入放大器使用电感峰化技术，而LA使用共享电感峰化技术。输入放大器和输出驱动器均采用连续时间线性分频器（CTLE）。LA采用主动反馈。调制电流、偏置电流、CTLE的峰值强度和LA的反馈强度可通过I2C接口进行编程。为了防止辐射损坏，I2C从机采用三重模块冗余。LOCld 65的每个通道都经过测试，在VCSEL电压为3.3 V和2.5 V时，工作速率高达14 Gbps，典型功耗（包括VCSEL）分别为68.3 mW/通道和62.1 mW/通道。LOCld 65可耐受4.9 kGy（SiO2）。LOCld 65是HL-LHC升级应用中单通道或双通道光发射机中串行器-并行器ASIC lpGBT的理想匹配器件。
2018-06-22 hep-ex physics.ins-det
SPIDER, a Waveform Digitizer ASIC for picosecond timing in LHCb PicoCal
CNRS / IN2P3 / IJCLab（法国国家科学研究中心/欧洲核子研究组织国际合作联合研究所）；CNRS / IN2P3 / LPCA（法国国家科学研究中心/欧洲核子研究组织国际合作克莱蒙费朗分析实验室）；CNRS / IN2P3 / LPC（法国国家科学研究中心/欧洲核子研究组织国际合作卡昂实验室）；CNRS / IN2P3 / IP2I（法国国家科学研究中心/欧洲核子研究组织国际合作里昂物理研究所）
SPIDER是一种用于LHCb PicoCal的ASIC，通过高采样频率和数字算法实现皮秒级时间测量，适用于未来加速器的快速探测器。
2025-12-19 hep-ex physics.ins-det
Firmware implementation of a recurrent neural network for the computation of the energy deposited in the liquid argon calorimeter of the ATLAS experiment
Aix Marseille Univ（艾克斯-马赛大学）；CNRS/IN2P3（法国国家科学研究中心/核物理与粒子物理研究所）
本文提出了一种在Stratix 10 FPGA上实现RNN的方法，用于ATLAS液氩量能器沉积能量重建，通过VHDL优化满足了每FPGA处理384通道且延迟小于125 ns的严格要求。
2023-05-17 cs.LG hep-ex physics.ins-det
The Design of a High Speed Low Power Phase Locked Loop
为满足ATLAS液氩量能器读出系统升级对高速低功耗耐辐射串行器ASIC的需求，研究者采用0.25μm SoS CMOS工艺设计了一款调谐范围3.79-5.01GHz、功耗104mW的锁相环，已提交流片。
2024-01-30 physics.ins-det
Optical transceivers for event triggers in the ATLAS phase-I upgrade
ATLAS第一阶段升级的目的是提高液氩（LAr）量热计和前向μ介子谱仪的事件触发性能。触发信号由光收发器在辐射场中以每通道5.12 Gbps的速率发送。我们报告的设计，生产和老化测试的质量控制与LOCld激光驱动器和多模垂直腔面发射激光器（VCSEL）制造的收发器。这些模块封装在LAr的双通道发射机（MTx）和收发机（MTRx）的微型格式中。发射器也封装在μ子谱仪的小形状因子可插拔（SFP）中。在生产中，LOCld芯片和VCSEL在TOSA封装之前进行了检查。所有模块都在生产过程中进行了测试和选择，以根据在5.12 Gbps下测量的眼图参数进行质量控制。MTx和MTRx在总共4.7k模块上的产率均为98%。通过选择光功率近似相等的TOSA元件，保证了MTx发射通道的均匀性。在小批量发射机模块老化过程中，通过误码测试和周期性眼图测量，监测了老化效应。在超过6k小时的时间内，观测值稳定，光功率衰减在5%以内。
2020-09-25 physics.ins-det
The Phase-I Trigger Readout Electronics Upgrade of the ATLAS Liquid Argon Calorimeters
ATLAS液氩量热计的第一阶段触发读出电子升级增强了即将进行的大型强子对撞机光度增加操作期间实验的物理范围。在第二次大型强子对撞机长周期运行期间安装的新系统将触发器读出粒度提高了10倍，并提高了其精度和范围。因此，在触发电平的背景抑制，通过增强的滤波算法，利用额外的信息的拓扑歧视的电磁和强子簇射形状。本文介绍了新的电子元件的最终设计，其定制的电子设备，用于验证其正常运行的程序，以及在该系统的调试过程中实现的性能。
2022-05-16 hep-ex physics.ins-det
An FPGA-based Data Aggregator for the New ATLAS ITK Pixel DCS
针对ATLAS二期升级中新型ITK像素探测器的监测数据传输需求，研发了基于FPGA的MOPS-Hub接口实现数据聚合，并提出单粒子翻转缓解策略，同时给出了质子辐照测试结果。
2024-11-01 physics.ins-det
