Measurement of the energy resolution and calibration of hybrid pixel detectors with GaAs:Cr sensor and Timepix readout chip
本文介绍了一种基于GaAs：Cr传感器和Timepix读出芯片的混合像元探测器的逐像元能量校准迭代方法。不同金属的特征X射线的精确测量光谱与像素探测器的分辨率和效率的卷积用于校准。在校准期间还测量探测器的能量分辨率。每像素校准的使用允许实现具有GaAs：Cr传感器的Timepix检测器的良好能量分辨率：分别在60 keV和20 keV下为8%和13%。
2015-01-14 physics.ins-det
Radiation Induced Effects in a Monolithic Active Pixel Sensor : The Mimosa8 Chip
本文研究了单片有源像素传感器芯片（MIMOSA 8）的~（60）Co源电离辐照效应和中子辐照效应。以前的一份报告专门讨论了中子引起的效应。我们表明，由于中子损伤的扩展缺陷改变的像素灰度分布。这主要是由于暗产生电流的增加，由于在传感器的耗尽区中的深陷阱的存在。或者，暴露于电离辐射以更均匀的方式增加了介电常数，这来自于在Si/SiO2界面处产生的界面态，该界面态由氧化物中带正电荷的陷阱的存在补充。传感器的漏电流于是增加。我们讨论的结果，鉴于增加的辐射硬度的MAPS，请记住，这些芯片没有设计与任何rad-tol布局技术。
2008-05-26 physics.ins-det
A 28nm Multiply-Accumulate ASIC Architecture for On-Chip Data Compression in MHz Frame Rate X-ray and Electron Pixel Detectors
本研究提出并验证了一种用于MHz帧率X射线探测器片上数据压缩的28nm乘累加ASIC架构，通过向量矩阵乘积实现定长有损压缩，适配探测器面积资源，并分析多种压缩比以支持主成分分析等压缩方法。
2025-10-09 physics.ins-det
A lightweight, user-configurable detector ASIC digital architecture with on-chip data compression for MHz X-ray coherent diffraction imaging
如今，在光源处使用的大多数X射线像素检测器将原始像素数据从检测器ASIC传输。随着用于科学应用的更先进的ASIC技术节点的可用性，来自计算域的更多数字功能（例如，压缩）可以直接集成到检测器ASIC中，以提高数据速度。在本文中，我们描述了一个轻量级的，用户可配置的检测器ASIC数字架构与片上压缩，可以实现在\SI{130}{\nm}技术在一个合理的区域上的ASIC外围。此外，我们提出了一种设计，以有效地处理可变数据流的并行压缩机。该架构包括用户可选择的有损和无损压缩块。有损压缩算法的影响进行评估模拟和实验X射线重叠关联数据集。这种架构是一种实用的方法，以增加像素检测器帧速率朝向连续的\SI{1}{\MHz}制度，不仅相干成像技术，如重叠关联，而且在X射线光源的其他衍射技术。
2022-07-29 physics.ins-det
Charge collection properties of TowerJazz 180 nm CMOS Pixel Sensors in dependence of pixel geometries and bias parameters, studied using a dedicated test-vehicle: the Investigator chip
本文包含一个汇编的参数影响的电荷收集过程中提取的全面研究的部分耗尽单片有源像素传感器与小（<25 μ m $^2$）收集电极在TowerJazz 180 nm CMOS工艺制造。这些结果为ALICE第二代内跟踪系统芯片ALPIDE中二极管的优化提供了指导，并为今后类似器件的仿真研究提供了参考。研究的参数包括：反向衬底偏压、外延层厚度、电荷收集电极尺寸和电极与周围像素内电子器件的间距。来自28 μ m间距的像素的结果证实，即使在部分耗尽的电路中，电荷收集也可以是快速的（<10 ns），并且量化了参数对信号共享和幅度的影响，突出了阱之间的正确间距和反向衬底偏压的影响的重要性。
2020-09-23 physics.ins-det
SLID-ICV Vertical Integration Technology for the ATLAS Pixel Upgrades
我们提出的75 μ m厚的n-in-p传感器和ATLAS FE-I3芯片，与SLID（固液互扩散）技术互连的像素模块的表征的结果。这种技术，在Fraunhofer-EMFT开发，探索作为一种替代的凸点焊接工艺。这些模块的设计是为了证明一个非常紧凑的探测器的可行性，将在未来的ATLAS像素升级，利用垂直集成技术。此模块概念还设想芯片间通孔（ICV）以从芯片的背侧提取信号，从而相对于本像素模块设计实现更高比例的有效面积。在演示模块的情况下，ICV被蚀刻在FE-I3芯片的原始引线键合焊盘上。在具有ICV的模块中，FE-I3芯片将减薄至50 μ m。介绍了ICV制备的状态。
2012-02-29 physics.ins-det
First Results on 3D Pixel Sensors Interconnected to the RD53A Readout Chip after Irradiation to $1\times$$10^{16}$neq cm$^{-2}$
三维柱状像素传感器凸点键合到RD 53 A原型读出芯片获得的结果报告。互连模块已在强子束辐照前和辐照后进行了测试，辐照通量约为$1\times$ $10^{16}$ neq cm $^{-2}$（1 MeV当量中子）。所有呈现的结果都是CMS R&D活动的一部分，考虑到CERN LHC（HL-LHC）高亮度阶段的像素探测器升级。收集的数据的初步分析表明，质子辐照后测得的命中检测效率约为97%。
2019-03-05 physics.ins-det
Readout system and testbeam results of the RD50-MPW2 HV-CMOS pixel chip
RD 50-CMOS团队旨在设计和研究用于高辐射环境的高压CMOS（HVCMOS）芯片。目前，测量是在RD 50-MPW 2芯片上进行的，这是该小组开发的第二个原型。原型的有源矩阵由8x8像素和模拟前端组成。模拟前端和模拟的详细信息已经在早些时候发布。这方面的贡献集中在驯鹿的有源矩阵读出系统。有源矩阵的每个像素可以一个接一个地读出。介绍了硬件、固件和软件的相关内容。作为第一阶段，介绍了用于独立设置的固件，并给出了数据流的详细信息。之后，第二阶段的固件能够与其他检测器同步，并接受触发，重点是结合跟踪望远镜的芯片的操作，以测量效率和残差。
2022-12-09 physics.ins-det
The RD53 Collaboration's SystemVerilog-UVM Simulation Framework and its General Applicability to Design of Advanced Pixel Readout Chips
在LHC预见的第2阶段像素升级对于混合像素读出芯片的设计具有非常具有挑战性的要求。多功能像素仿真平台是设计、验证和优化系统架构和像素芯片构建模块（知识产权，IP）的重要开发工具。这项工作的重点是实现的仿真和验证环境VEPIX 53，使用SystemVerilog语言和通用验证方法（UVM）类库的RD53协作的框架。该环境支持不同级别的像素芯片描述：其可重用组件的特点是生成不同类别的参数化输入命中像素矩阵，监控像素芯片的输入和输出，预测和实际输出之间的一致性检查，以及收集系统性能的统计数据。该环境已经过测试，执行像素芯片的触发延迟缓冲部分的共享架构的研究。一个完全共享的体系结构和分布式的行为级描述和模拟，由此产生的内存占用统计数据和命中丢失率随后进行了比较。
2014-08-14 hep-ex physics.ins-det
Readout of GEM Detectors Using the Medipix2 CMOS Pixel Chip
我们操作了Medipix 2 CMOS读出芯片，与放大，整形和电荷鉴别前端电子集成在像素级上，作为一个高度分段的直接电荷收集阳极在三级气体电子倍增器（Triple-GEM）检测电离从$^{55}$ Fe X射线和电子从$^{106}$ Ru。该设备允许执行中等能量光谱测量（20%半高宽在5.9 keV $X$ -射线），仅使用数字读出和两个阈值。作为一个真正的2D探测器，它允许观察$Ar/CO_2$（70：30）和$He/CO_2$（70：30）混合物中的最小电离带电粒子的单个簇，并基于二元质心确定方法，实现良好的空间分辨率，用于主簇的位置重建，直到$\sim 50 μm$。
2006-11-23 physics.ins-det
Characterization of CdTe Sensors with Schottky Contacts Coupled to Charge-Integrating Pixel Array Detectors for X-Ray Science
像素阵列探测器（PAD）由一个X射线传感器层组成，该传感器层逐个像素地连接到底层读出芯片。这种方法允许传感器和定制像素电子器件独立定制，以最佳地匹配X射线成像要求。在这里，我们提出了表征的CdTe传感器与两种不同的电荷积分读出芯片，凯克PAD和混合模式PAD（MM-PAD），都在我们的实验室以前开发的杂交。这些PAD中的每一个的电荷积分架构将瞬时计数率扩展了许多数量级，超出了光子计数架构所能获得的数量级。Keck PAD芯片由快速、8帧、像素内存储元件组成，帧周期为$<$ 150 ns。第二个检测器，MM-PAD，具有扩展的动态范围，通过利用像素内溢出计数器与电荷去除电路耦合，在每次溢出时激活。这允许记录从单光子水平到数千万X射线/像素/帧的信号，同时以1 kHz成帧。两种检测器芯片均由128个$\times$ 128像素阵列和（150个$μ$ m）$^2$像素组成。
2016-11-28 physics.ins-det
Characterization of the FE-I4B pixel readout chip production run for the ATLAS Insertable B-layer upgrade
可插入B层（IBL）是第四个像素层，将在2013年和2014年LHC长期关闭期间添加到现有的ATLAS像素探测器中。新的四层像素系统将确保在下一次LHC运行的高亮度堆积条件下具有出色的跟踪，顶点和b标记性能。峰值亮度预计将达到3 x 10^34 cm^-2 s^-1，IBL寿命期间的积分亮度为300 fb^-1，对应的设计寿命通量为5 x 10^15 n_eq cm^-2，电离剂量为250 Mrad（包括安全系数）。用于IBL的生产前端电子器件FE-I4 B已于2011年底制造，并已在切割IC和晶圆级上进行了广泛的表征。2012年期间进行了晶圆级生产测试。选定的结果的切割集成电路的特性，包括测量的片上稳压器。IBL供电方案，这是根据这些结果选择，进行说明。初步的晶圆到晶圆的分布以及产量计算。
2013-04-16 physics.ins-det
X-ray characterization of BUSARD chip: A HV-SOI monolithic particle detector with pixel sensors under the buried oxide
本文介绍了一种用于电离粒子探测的专用集成电路（ASIC）BUSARD的设计。ASIC是一种单片有源像素传感器，采用高压绝缘体上硅（HV-SOI）工艺制造，该工艺允许在掩埋氧化物（BOX）下方制造掩埋N+扩散作为标准工艺步骤。芯片的第一个版本BUSARD-A利用这种掩埋扩散作为电离粒子传感器。它包括一个13个$\times$ 13像素的小阵列，间距为$80\,μ$ m，每个像素具有一个带有电荷放大器的埋置扩散区，具有偏移调谐和数字处理。探测器具有多种操作模式，包括粒子计数和超阈值时间（ToT）。进行探测器的初始X射线表征，获得若干脉冲高度和ToT谱，然后将其用于执行装置的能量校准。钼$\mathbf{K_α}$发射通过使用模拟脉冲输出测量ENC的标准偏差为$127\,e^{-}$，通过使用ToT数字输出测量ENC的标准偏差为$276\,e^{-}$。ToT模式下的分辨率由像素间的变化决定。
2021-12-06 physics.ins-det
A Novel Pixel-Chip-Based Region-of-Interest Readout Circuit Design
Central China Normal University（华中师范大学）；Guangxi University（广西大学）；University of Chinese Academy of Sciences（中国科学院大学）
本文面向大面积大阵列像素芯片与气体像素探测器，设计了基于哨兵像素检测、块读出策略的ROIRC电路，在ASIC与FPGA平台实现功能，测试验证其可高效读出低能X射线光电子信号，最高计数率达15k/(cm²·s)。
2025-11-19 hep-ex physics.ins-det
Characterization of Thin Pixel Sensor Modules Interconnected with SLID Technology Irradiated to a Fluence of 2$\cdot 10^{15}$\,n$_{\mathrm{eq}}$/cm$^2$
提出了一种用于未来ATLAS像素探测器升级的新模块概念，其中薄的n-in-p硅传感器连接到前端芯片，利用新型固液互扩散技术（SLID），并通过前端蚀刻的芯片间通孔（ICV）读取信号。这应该可以作为ATLAS升级的未来四边可对接像素组件的原理证明，而不需要目前芯片中用于引线键合的悬臂。由Fraunhofer EMFT开发的SLID互连是标准凸点连接的可能替代方案。它的特点是一个非常薄的共晶铜锡合金，并允许堆叠不同层的芯片上的第一个，而不会破坏预先存在的债券。这为垂直整合技术铺平了道路。讨论了通过SLID互连的第一像素模块以及照射到$2\cdot10^{15}$ \、\neqcm{}的一个样品的表征结果。此外，开始将ICV蚀刻到前端晶片中。ICV将用于通过前端芯片垂直路由信号，到达背面新创建的焊盘。在EMFT方法中，芯片晶片被减薄到（50- 60）μ m，$μ$ μ m。
2011-12-23 physics.ins-det
Test Beam Campaigns for the CMS Phase I Upgrade Pixel Readout Chip
目前的CMS硅像素探测器作为CMS实验的最内部组件，在LHC设计亮度下表现良好，但在LHC峰值亮度为2x 10 e34 cm^-2 s^-1时会出现严重的效率低下。因此，计划升级CMS像素检测器，包括新的读出芯片。芯片设计包括额外的片内缓冲单元以及像素单元中的高速数据链路和低阈值比较器。通过这些改变，升级后的像素检测器将能够在高亮度和堆积所带来的增加的要求下保持或甚至提高当前检测器的效率。这些设计变化的影响，例如位置分辨率和电荷收集效率进行了详细研究，使用精密跟踪望远镜在DESY试验束设施。高望远镜跟踪分辨率使得即使在被测设备的单个像素单元内也可以精确研究跟踪效率、电荷共享和收集。该出版物重点介绍了新像素读出芯片的改进性能和功能，并总结了未辐照和辐照器件的测试光束活动结果。芯片设计的功能，其改进的充电阈值，重新设计的数据传输和缓冲方案已被验证。
2014-10-02 hep-ex physics.ins-det
The Monopix chips: Depleted monolithic active pixel sensors with a column-drain read-out architecture for the ATLAS Inner Tracker upgrade
设计并测试了两种完全同步列漏读出结构的耗尽型单片CMOS有源像素传感器（DMAPS）原型：LF-Monopix和TJ-Monopix。这些芯片是研发工作的一部分，旨在为HL-LHC ATLAS内部跟踪器适当实现CMOS DMAPS。LF-Monopix采用150 nm CMOS工艺在高阻衬底（>2 k $Ω\,$ cm）上开发，而TJ-Monopix采用改进的180 nm CMOS工艺制造，具有1 k $Ω\,$ cm外延层用于耗尽。这些芯片在其前端设计、偏置方案、像素间距、收集电极相对于像素尺寸的尺寸（分别为大电极设计和小电极设计）以及读出电子器件在这种电极内的放置方面不同。在减薄至100 $\mathrmμ$ μ m并在LF-Monopix中进行额外的背面处理以实现总体积耗尽之后，两个芯片都可以运行。在这项工作中的结果包括测量其泄漏电流，噪声，阈值色散，响应最小电离粒子和效率在测试束运动。此外，中子辐照后的测量结果与剂量的$1\times10^{15}\,\mathrm{n_{eq} / cm}^{2}$和其对未来设计的影响进行了讨论。
2019-04-25 physics.ins-det
Towards a New Generation of Monolithic Active Pixel Sensors
采用65 nm CMOS成像工艺生产的新一代单片有源像素传感器（MAPS）承诺提供更高密度的片上电路，对于给定的像素尺寸，与更大特征尺寸的工艺相比，提供更复杂的像素内逻辑。MAPS是一种具有成本效益的替代混合像素传感器，因为不需要倒装芯片键合。此外，由于有源传感器的物理厚度较小并且不存在单独的读出芯片，它们允许显著减少检测器系统的材料预算。TANGERINE项目开发了一种适用于未来希格斯工厂的传感器，以及用于光束测试设施的光束望远镜。传感器将具有小的收集电极（$μ$ m的数量级）以最大化信噪比，这使得可以最小化电路中的功耗。第一批测试芯片采用了Krummenacher反馈的全前端放大器，于2021年底在Mainzer Mikrotron（MAMI）生产和测试。MAMI提供电流高达100 $μ$ A和能量为855 MeV的电子束。用高带宽示波器记录测试芯片的模拟输出信号，并从波形分析的角度研究芯片的电荷敏感放大器。使用光束望远镜作为参考系，以便对记录的数据进行基于轨道的分析。
2022-10-18 physics.ins-det
Design and standalone characterisation of a capacitively coupled HV-CMOS sensor chip for the CLIC vertex detector
传感器和读出芯片之间的电容耦合的概念正在研究中的顶点探测器在拟议的高能CLIC电子正电子对撞机。CLICPix电容耦合像素检测器（C3 PD）是一款有源高压CMOS传感器，设计用于电容耦合到CLICPix 2读出芯片。该芯片采用商用$180$ nm HV-CMOS工艺实现，包含$25$ $μ$ m间距的$128\times128$方形像素矩阵。第一个原型已经生产了一个标准的电阻率为$\sim20$ $Ω$厘米的基板和测试在独立模式。结果显示，对于$4.8$ $μ$ W/像素的功耗，上升时间为$\sim20$ ns，电荷增益为$190$ mV/ke $^{-}$和$\sim40$ e $^{-}$ RMS噪声。的主要设计方面，以及独立的测量结果，提出。
2017-08-08 physics.ins-det
Characterization of Fully Depleted CMOS Active Pixel Sensors on High Resistivity Substrates for Use in a High Radiation Environment
耗尽型CMOS有源传感器（DMAPS）正在开发用于高辐射环境中的高能粒子物理实验，例如ATLAS高亮度大型强子对撞机（HL-LHC）。由于通过漂移收集电荷对于恶劣的辐射环境是强制性的，因此需要向高电阻传感器材料施加高偏置电压。本文采用150 nm CMOS工艺在电阻率大于2k Ωcm的衬底上制作了一个DMAPS原型，衬底厚度减薄到100 μm。完全耗尽发生在20 V左右，这远低于110 V的击穿电压。所提出的原型还采用了亚像素编解码的概念，由读出芯片的一个像素读出原型芯片的三个像素。由于辐射耐受性是DMAPS中最大的问题之一，CCPD_LF芯片已经用X射线和中子分别照射到50 Mrad的总电离剂量和10 E15 neq/cm 2的通量。
2016-12-09 physics.ins-det
Testing the limits of ITkPixV2: the ATLAS inner tracker pixel detector readout chip
针对HL-LHC的ATLAS二期内跟踪器升级，本文首次在全设计要求极限下测试其最终量产读出芯片ITkPixV2，重点测量了活动诱导电流随击中率的变化，验证芯片在高亮度环境下的性能。
2025-04-19 hep-ex physics.ins-det
Subpixel Mapping and Test Beam Studies with a HV2FEI4v2 CMOS-Sensor-Hybrid Module for the ATLAS Inner Detector Upgrade
高亮度大型强子对撞机的升级将对所有实验的跟踪系统提出前所未有的挑战。在CMOS工艺中设计的有源像素检测器的最新进展为使用无源传感器的成熟混合设计提供了有吸引力的替代方案。本文介绍了一个高压CMOS有源像素传感器的ATLAS跟踪器升级设计的研究。传感器被粘在可插入B层的读出芯片上。被测器件的像素比所附读出芯片的像素更小，输出信号中编码有关于命中CMOS像素的信息（子像素编码）。描述了将读出芯片中记录的命中映射到CMOS像素的测试光束测量，从而验证子像素编码。
2017-02-06 physics.ins-det
Prototype ATLAS IBL Modules using the FE-I4A Front-End Readout Chip
ATLAS合作将升级其半导体像素跟踪探测器，在现有的像素探测器和大型强子对撞机的真空管之间安装一个新的可插入B层（IBL）。该位置的极端工作条件需要开发新的辐射硬像素传感器技术和新的前端读出芯片FE-I4。平面像素传感器和3D像素传感器已被研究，以装备这种新的像素层，并使用FE-I4 A原型模块已被制造和表征，使用120 GeV的π介子在欧洲核子研究中心SPS和4 GeV的正电子在DESY，模块照射前后。给出了束流测试结果，包括电荷收集效率、跟踪效率和电荷共享。
2012-09-10 hep-ex physics.ins-det
Development of active edge pixel sensors and four-side buttable modules using vertical integration technologies
我们提出了一个R&D活动的重点是开发新的模块的ATLAS像素系统的升级在高亮度LHC（HL-LHC）。这些模块由n-in-p像素传感器组成，厚度为100或200 $μ$ m，由VTT（芬兰）采用有源边缘技术生产，可显著减少器件外围的死区。传感器通过焊料凸点连接到ATLAS FE-I3和FE-I4读出芯片，并在CERN SPS和DESY进行放射源和束流测试。将讨论辐照前和辐照后器械的这些测量结果，辐照剂量高达$5\times 10^{15}$ \neqcm。我们还将报告与弗劳恩霍夫研究所EMFT合作在ATLAS读出芯片上获得芯片间通孔（ICV）的研发活动。该步骤旨在证明信号传输到芯片背面上新创建的读出焊盘的可行性，从而允许四个侧面可对接器件，而无需目前使用的用于引线接合的悬臂。带有ICV的读出芯片将与75 $μ$ m和150 $μ$ m厚的薄像素传感器互连，采用固液互扩散（SLID）技术，这是标准焊料凸点接合的替代技术。
2013-10-18 physics.ins-det
Planar n-in-n quad module prototypes for the ATLAS ITk upgrade at HL-LHC
为了满足高亮度大型强子对撞机（HL-LHC）的要求，有必要更换ATLAS实验的现有跟踪器。因此，正在开发一种新的全硅跟踪探测器，即所谓的内部跟踪器（ITk）。四芯片模块的使用旨在其像素区域。这些模块由一个硅传感器和四个读出芯片组成。当前的ATLAS像素检测器由平面n-in-n硅像素传感器组成。类似的传感器和四个FE-I4读出芯片被组装成平面n-in-n四模块的第一个原型。这些模块的研究的主要焦点是读出芯片之间的区域，特别是所有四个读出芯片之间的中心区域。传感器上放置了特殊的像素单元，覆盖了读出芯片之间的间隙。这方面的贡献集中在非辐照设备的特性，包括重要的传感器特性，电荷收集确定与放射源以及命中效率测量，在实验室和在testbeams。此外，辐照装置的第一实验室结果。
2017-12-18 physics.ins-det
Study of the readout chip and silicon sensor degradation for the CMS pixel upgrade
混合硅像素探测器目前用于紧凑型μ子螺线管（CMS）实验的最内部跟踪系统。已经证明了大型强子对撞机（LHC）运行几年所能承受的辐射通量，尽管预计硅探测器靠近相互作用点的部分会出现一些退化。在大型强子对撞机升级阶段，硅像素探测器预计的剂量水平将高得多。为了面对这个方面，已经在硅传感器和读出芯片上执行了具有高于$\mathcal{O}(10^{15})$ n $_{\textrm{eq}}$ /cm $^2$的注量的专用辐照测试。在操作中的传感器和读出芯片的能量密度的函数的变化。的电荷收集效率进行了研究：部分恢复的检测器的效率，可以通过操作的检测器在一个受控的环境中，并在较高的偏置电压。
2011-10-06 hep-ex physics.ins-det
CLICTD: A monolithic HR-CMOS sensor chip for the CLIC silicon tracker
CLIC Tracker Detector（CLICTD）是一款单片像素化传感器芯片，采用$180$ nm成像CMOS工艺，构建在高电阻率外延层上。在CLIC跟踪检测器研究的背景下设计的芯片包括${16\times128}$伸长像素的矩阵，每个像素测量${300\times30}$ $μ$ m $^2$。为了确保及时收集电荷，每个细长像素被分割成八个子像素，每个子像素包含一个收集二极管和一个单独的模拟前端。在像素上数字逻辑中执行具有$10$ ns时间仓的同时$8$位时间测量和具有可编程范围的$5$位能量测量。的主要设计方面，以及从实验室测量与CLICTD芯片的第一个结果。
2020-04-06 hep-ex physics.ins-det
The H2M Monolithic Active Pixel Sensor -- characterizing non-uniform in-pixel response in a 65 nm CMOS imaging technology
本文介绍采用TPSCo 65 nm ISC工艺设计的H2M MAPS测试芯片，验证其功能与噪声性能，并分析由n-well布局、较大像素间距及读出电路导致的非均匀像素内响应。
2025-05-15 physics.ins-det
Measured Effectiveness of Deep N-well Substrate Isolation in a 65nm Pixel Readout Chip Prototype
已经测试了具有不同隔离策略的相同的电荷敏感的NMOS和NMOS电路，以比较模拟和数字电路两者与65 nm体CMOS工艺的衬底的隔离与仅数字电路的隔离，将模拟接地局部地绑定到衬底。这项研究将表明，模拟电路在衬底上，数字电路在深N阱中，在模拟和数字之间具有更好的噪声隔离。
2020-03-15 hep-ex physics.ins-det
Time performance of Analog Pixel Test Structures with in-chip operational amplifier implemented in 65 nm CMOS imaging process
面向ALICE ITS3升级，研究表征TPSCo 65 nm CMOS APTS-OA像素原型，最佳变体达到63 ps时间分辨率、99%以上探测效率和2 μm空间分辨率。
2024-10-30 physics.ins-det
Test Beam Results of Geometry Optimized Hybrid Pixel Detectors
多芯片模块沉积（MCM-D）技术已经被用于构建混合像素检测器组件。本文总结了在欧洲核子研究中心的试验束活动中获得的数据分析的结果。在这里，单芯片混合ATLAS像素原型读出电子和特殊的传感器瓦片被使用。它们由德国柏林IZM的Fraunhofer Institut fuer Zuverlaessigkeit und Mikrointegration编写。传感器具有优化的传感器几何结构，称为等尺寸砖。这种设计增强了传感器单元的长方向上的双重命中的空间分辨率。
2005-11-07 physics.ins-det
Ring oscillator performance of the ATLAS inner tracker pixel readout chip
Paris Saclay University（巴黎萨克雷大学）；Aix-Marseille University（艾克斯-马赛大学）
本文研究了ATLAS内跟踪器像素读出芯片中环振荡器的性能，通过实验和模拟数据分析其在不同环境条件下的表现。
2026-01-21 hep-ex physics.ins-det
A method for precise charge reconstruction with pixel detectors using binary hit information
提出了一种利用像素点的二值命中信息精确重建电荷谱的方法。该方法与读出电路提供的电荷信息无关，并且具有主要受电子噪声限制的分辨率。它依赖于在对来自粒子源的命中进行计数的同时以小步改变检测阈值的能力。基于ATLAS像素芯片FE-I4凸点键合到230 μm 3D硅传感器的测量，解决了这些错误，并显示了该方法的性能。作为例子，从放射源和电子束的电荷谱。实验结果表明，该系统的电荷分辨率（σ<200 e）接近ATLAS FE-I4像素芯片的电子噪声。
2014-08-15 physics.ins-det
Production and Characterisation of SLID Interconnected n-in-p Pixel Modules with 75 Micrometer Thin Silicon Sensors
介绍了采用固液互扩散（SLID）互连技术的75微米薄硅传感器和ATLAS读出芯片构成的像素模块的性能。由Fraunhofer EMFT开发的这项技术是标准凸点焊接的可能替代方案。它允许堆叠不同的互连芯片和传感器层，而不会破坏已经形成的键合。结合芯片间通孔（ICV），这为垂直集成铺平了道路。这两种技术结合在一个像素模块的概念，这是本文讨论的模块的基础。机械和电气参数的像素模块采用SLID互连和75微米厚度的传感器被覆盖。所讨论的机械性能包括互连效率、对准精度和机械强度。电性能包括漏电流、调谐特性、电荷收集、簇大小和命中效率。针对在被称为HL-LHC的LHC加速器的高亮度升级中的使用，在高达$10^{16}$ $\mathrm{n}_{\mathrm{eq}}/\mathrm{cm}^2$（1 MeV中子）的注量的照射之前和之后获得结果。
2014-07-29 physics.ins-det
Performance of a GridPix detector based on the Timepix3 chip
基于Timepix 3芯片的TPC的GridPix读出器是为将来在直线对撞机上的应用而开发的。GridPix检测器由一个带有集成放大网格的Timepix 3芯片读出的气体漂移体积组成。它的性能进行了研究，在一个测试束与2.5 GeV的电子。GridPix探测器可高效检测单个电离电子。Timepix 3芯片允许高采样率和时间行走校正。扩散被发现是在像素平面和漂移方向上的轨道位置测量上的主要误差，并且在像素平面中的系统失真低于10 $μ$ m。使用截断和，能量损失（dE/dx）的分辨率为4.1%，发现有效的轨道长度为1米。
2018-08-22 physics.ins-det
Lapis SOI Pixel Process
0.2μ m全耗尽SOI技术已被开发用于X射线像素探测器。为了提高探测器的性能，一些先进的工艺技术也在不断发展。为了利用高电阻率FZ-SOI，缓慢的斜坡上升和斜坡下降配方被应用于SOI晶片制造和像素探测器工艺中的热工艺。适当的背侧处理也被应用于防止在衬底完全耗尽的情况下背侧损伤层处的漏电流增加。采用大尺寸探测器芯片拼接曝光技术，可以得到宽约66 mm、高约30 mm的大尺寸探测器芯片。为了改善串扰和辐射耐受性，嵌套阱结构和双SOI晶片现在正在研究用于高级像素结构。
2015-11-16 physics.ins-det
Radiation tolerant, thin, passive CMOS sensors read out with the RD53A chip
研究了采用150 nm LFoundry工艺制作的无源CMOS像素传感器的抗辐射性能。CMOS工艺生产线对于大规模硅探测器特别有意义，因为它们以相对较低的成本提供高产量。此外，还提供多晶硅电阻器、MIM电容器和多个金属层等多种功能，有助于增强传感器设计。一个100 $\mathrmμ$ m薄无源CMOS传感器的性能与像素间距为50 $\mathrmμ$ m在不同的照射水平，5 $\times$ 10 $^{15}$ n $_{\mathrm{eq}}$ cm $^{-2}$和1 $\times$ 10 $^{16}$ n $_{\mathrm{eq}}$ cm $^{-2}$，提出。将传感器进行凸点键合，并使用RD53A读出芯片进行读出。在最高能量密度后，测得最小电离粒子的命中检测效率大于99%。所测得的等效噪声电荷与传统的平面像素传感器相当。因此，无源CMOS传感器对于在辐射恶劣环境中工作的硅探测器来说是一个有吸引力的选择，例如LHC实验的升级。
2021-05-09 physics.ins-det
In-pixel automatic threshold calibration for the CMS Endcap Timing Layer readout chip
本文介绍了在高亮度LHC升级中CMS端盖定时层（ETL）的像素内自动阈值校准电路的实现和验证。ETL读出芯片（ETROC）的阈值需要定期校准，以减轻电路基线的变化。传统的方法需要通过缓慢的控制系统进行大量的通信，因此非常耗时。本文介绍了一种像素内的自动化方案，在操作时间和可用性的改进。在该方案中，使用一个采样累积电路来测量平均采样输出。应用二进制逐次逼近和线性组合扫描来找到等效基线。实际的校准过程已首先在FPGA固件中实现，并使用ETROC前端原型芯片（ETROC0）进行测试。校准电路已实现与三模冗余（TMR）和验证与单粒子效应（SEES）模拟。一个完整的校准过程持续35 ms，时钟为40 MHz。在最坏的情况下，动态和静态功耗估计分别为300 uW和10.4 uW。该电路设计采用65 CMOS技术实现，将集成到ETROC 2中，ETROC 2是ETROC的下一个迭代，具有16x16像素矩阵。
2021-09-03 hep-ex physics.ins-det
Novel Silicon n-in-p Pixel Sensors for the future ATLAS Upgrades
鉴于LHC升级到HL-LHC的阶段，ATLAS实验计划用全硅系统升级内部探测器。n-in-p硅技术是像素升级的一个有前途的候选者，这要归功于它的辐射硬度和成本效益，这允许扩大像素探测器的面积。我们提出了新的n-in-p平面像素传感器的特性和性能，由CiS（德国）通过凸点键合连接到ATLAS读出芯片FE-I3。这些结果是在10^16 1-MeV n_eq/cm ^2能量密度辐照前后获得的，证明了这种传感器在HL-LHC像素系统所预见的恶劣辐射环境中的可操作性。我们还概述了新的像素生产，这是正在进行的CiS的传感器兼容新的ATLAS读出芯片FE-I4。
2012-05-23 physics.ins-det
BDAQ53, a versatile pixel detector readout and test system for the ATLAS and CMS HL-LHC upgrades
BDAQ53是RD53系列混合像素探测器读出芯片的读出系统和验证框架。这些芯片是为ATLAS和CMS实验的内部跟踪探测器升级而设计的。BDAQ 53用于需要多功能性和快速定制的应用中，例如实验室测试环境，测试光束活动和质量控制测量的永久设置。它由定制和商业硬件、基于Python的软件框架和FPGA固件组成。BDAQ 53是作为开源软件开发的，软件和固件都托管在公共存储库中。
2020-10-05 physics.ins-det
Optical Link of the Atlas Pixel Detector
ATLAS像素探测器的探测器上光链路包含抗辐射接收器芯片，用于解码PIN阵列上接收到的双相标记信号，以及数据发射器芯片，用于驱动VCSEL阵列。组件安装在混合板（光电板）上。我们介绍了24 GeV质子在32 Mrad（1.2 x 10^15 p/cm ^2）下的辐照研究结果和生产经验。
2007-12-06 hep-ex physics.ins-det
Direct reading of charge multipliers with a self-triggering CMOS analog chip with 105k pixels at 50 micron pitch
我们报告了一个大的有效面积（15 × 15 mm ~ 2），高通道密度（470像素/mm ~ 2），自触发CMOS模拟芯片，我们已经开发的像素化的电荷收集电极的微图案气体检测器。该器件在尺寸和性能方面都向前迈出了一大步，是复杂性不断增加的三代定制ASIC的最后一个版本。CMOS像素阵列具有以50微米间距在105600个六边形像素的矩阵中图案化的顶部金属层。每个像素都直接连接到下面的完整电子链，该电子链已在0.18微米VLSI技术的剩余五个金属层和两个多晶硅层中实现。该芯片具有可定制的自触发能力，并包括用于事件坐标自动定位的信号预处理功能。以这种方式，可以通过将信号输出仅限于属于感兴趣区域的那些像素来显著减少读出时间和数据量。非常小的像素面积和深亚微米CMOS技术的使用使噪声降低到50电子ENC。从这个设备的深度测试时，耦合到一个细间距（50微米的三角形图案）气体电子倍增器的结果。读出和气体放大间距的匹配允许获得最佳结果。讨论了该探测器在天文X射线偏振测量中的应用。实验探测器响应偏振和非偏振X射线辐射时，与两种气体混合物和两种不同的光子能量的工作示出。从一个完整的蒙特卡罗模拟几个银河系和河外atronomic源的结果也有报道。
2006-04-26 astro-ph physics.ins-det
High dynamic range CdTe mixed-mode pixel array detector (MM-PAD) for kilohertz imaging of hard x-rays
描述了一种硬X射线、高速、高动态范围科学X射线成像仪。该成像仪是基于混合模式像素阵列探测器（MM-PAD）读出芯片耦合到一个750微米厚的碲化镉（CdTe）传感器。完整的成像器是MM-PAD传感器/读出芯片混合体的2 x 3平铺阵列。与硅传感器相比，CdTe提高了对高能X射线的检测，使高效的X射线成像扩展到>100 keV。该探测器能够进行1 kHz成像，像素内电路的设计允许井深大于4 x 10^{6} 80 keV x射线。电荷积分前端允许超出光子计数探测器能力的高通量X射线图像的定量测量。探测器的性能进行了总结和实验测量。
2020-06-09 physics.ins-det
Development of novel low-mass module concepts based on MALTA monolithic pixel sensors
本文基于MALTA单片像素传感器开发新型低质量模块，采用ACF和纳米线互连及17 μm间距轻质柔性电路板实现紧凑封装，并演示了4芯片模块经单芯片读出的能力。
2023-03-10 hep-ex physics.ins-det
Intelligent Pixel Detectors: Towards a Radiation Hard ASIC with On-Chip Machine Learning in 28 nm CMOS
针对未来高能对撞机海量数据挑战，开发了具备片上机器学习的28nm CMOS抗辐射读出ASIC，利用神经网络进行径迹预测，初步测试证实了在40MHz下实现数据压缩的可行性。
2024-11-12 hep-ex physics.ins-det
3D silicon pixel detectors for the High-Luminosity LHC
3D硅像素探测器已被研究作为ATLAS像素探测器的HL-LHC升级的最内层的抗辐射候选物。3D探测器已经在ATLAS IBL和AFP实验中使用。这些都是基于连接到FE-I4读出芯片的50 x250 um 2大像素。这一代探测器被辐照到HL-LHC注量，并表现出优异的辐射硬度，工作电压低至180 V，功率耗散为12- 15 mW/cm 2，注量约为1 e16 neq/cm 2，在-25 ℃下测量。此外，为了应对HL-LHC预期的更高占用率，在CNM生产了为HL-LHC设计的新一代3D探测器的第一批，其像素尺寸为50 x50和25 x100 um 2，与FE-I4芯片相匹配。它们在实验室和电子束测试中表现出良好的性能，在辐照前1- 2 V时命中效率约为97%。
2016-11-16 physics.ins-det
Evaluation of HPK $n^+$-$p$ planar pixel sensors for the CMS Phase-2 upgrade
为了应对大型强子对撞机（HL-LHC）计划于2029年开始运行的高亮度升级的挑战性环境，CMS将更换其整个跟踪系统。对跟踪器的要求主要取决于10年的长运行时间，在最终性能方案中瞬时峰值亮度高达$7.5\times 10^{34}$ cm $^{-2}$ s $^{-1}$。取决于与相互作用点的径向距离，硅传感器将接收对应于高达$Φ_{\text{eq}} = 3.5\times 10^{16}$ cm $^{-2}$的非电离能量损失的粒子注量。本论文主要研究平面像素传感器的设计和性能，其通量可达$Φ_{\text{eq}} = 1.4\times 10^{16}$ cm $^{-2}$。为了开发适当的平面像素传感器，启动了R &D程序，其包括在150 mm（6“）晶片上的$n^+$-$p$传感器，该晶片具有150 $μm$的有效厚度，像素尺寸为$100\times 25$ $μm^2$和$50\times 50$ $μm^2$，由Hamamatsu制造。用ROC 4Sens和RD 53 A读出芯片制作了单芯片模块。用质子和中子进行辐照，以及在DESY进行了广泛的试验束活动。本文介绍了以ROC 4Sens读出芯片为主的各种组件的研究。它表明，多种设计满足击穿电压，漏电流和效率方面的要求。$50\times 50$ $μm^2$像素的单点分辨率测量为4.0 $μm$（对于未辐照的样品）…
2022-12-09 physics.ins-det
Development of a timing chip prototype in 110 nm CMOS technology
我们提出了一个读出芯片的原型，为未来的像素检测器的定时能力。该原型旨在表征像素大小为$100\times100~μ\text{m}^2$的4D像素阵列，其中传感器为低增益雪崩二极管（LGAD）。长期的焦点是在高亮度LHC（HL-LHC）期间CMS实验的扩展前向像素系统（TEPX）中可能更换磁盘。该ASIC的要求是在每个像素内集成时间数字转换器（TDC）、低功耗和高达$5\times10^{15}~n_\text{eq}\text{~cm}^{-2}$的辐射容限，以承受HL-LHC（TEPX中）最内部探测器模块中用于$3000 \text{fb}^{-1}$的辐射水平。LFoundry和UMC采用110 nm CMOS工艺设计并生产了一个原型，具有不同版本的TDC结构，以及与传感器接口的前端电路。TDC的设计将被讨论，与测试设置的测量，和第一个结果比较不同的结构的性能。
2023-02-13 hep-ex physics.ins-det
Development of CMOS monolithic pixel sensors with in-pixel correlated double sampling and fast readout
本文介绍了一种用于带电粒子探测的CMOS有源像素芯片的设计和详细的测试结果，该芯片具有像素内电荷存储功能，可在高达25 MHz的频率下以卷帘快门模式进行相关双采样和读出。该探测器是在未来e+e线性对撞机的顶点跟踪器的研发框架内开发的。
2008-11-12 physics.ins-det
Radiation-Hard Opto-Link for the Atlas Pixel Detector
ATLAS像素探测器的探测器上光链路包含抗辐射接收器芯片，用于解码PIN阵列上接收到的双相标记信号，以及数据发射器芯片，用于驱动VCSEL阵列。组件安装在混合板（光电板）上。我们给出了光电板和24 GeV质子辐照研究的结果，辐照剂量高达33 Mrad（1.2 x 10^15 p/cm^2）。
2004-10-21 hep-ex physics.ins-det
Position Dependence of Charge Collection in Prototype Sensors for the CMS Pixel Detector
本文报道了CMS像素探测器的传感器研发活动。具有几种设计和技术选择的设备已在CERN PS进行了高达1 E15 n_eq/cm**2的质子通量c的辐照。之后，它们被凸块键合到未辐照的读出芯片上，并在CERN SPS的H2束线中使用高能π介子进行测试。读出芯片允许非零抑制全模拟读出，因此在噪声和电荷收集特性方面对传感器进行良好表征。信号的位置依赖性，并讨论了两种传感器选项之间的差异。
2004-08-31 physics.ins-det
Development of CMOS monolithic pixel sensors with in-pixel correlated double sampling and fast readout for the ILC
本文介绍了一种用于带电粒子探测的CMOS有源像素芯片的设计和详细的测试结果，该芯片具有像素内电荷存储功能，可在高达25 MHz的频率下以卷帘快门模式进行相关双采样和读出。该探测器是在国际直线对撞机顶点跟踪器的研发框架内开发的。
2007-12-17 physics.ins-det
The Online Calibration, Operation, and Performance of the CMS Pixel Detector
CMS像素探测器由大约6600万个硅像素组成，其模拟信号由15，840个可编程读出芯片读出。随着LHC最近的启动，探测器现在正在收集用于精确顶点和寻轨的数据。在准备数据采集时，探测器的读出芯片及其支持的读出和控制电子设备进行了校准。将介绍自2008年夏季安装探测器以来进行的校准。这些校准集中在读出芯片的阈值和模拟响应的优化。还将讨论LHC早期运行期间探测器的操作。将描述定期执行的校准和处理大光束背景事件的读出的机制。
2011-01-10 hep-ex physics.ins-det
Dialing back time on Timepix3: A study on the timing performance of Timepix3
为了进一步理解像素化读出芯片中的时序系统学，并为未来的快速时序探测器，以帮助在HL-LHC的4D跟踪技术的好处，我们已经进行了详细的时间特性的Timepix 3，由Medipix合作开发的混合像素探测器的研究。这些研究使用三种不同的测量技术来研究这个探测器的定时系统：测试脉冲，测试光束，以及我们为此工作建立的激光装置。像素矩阵上的平均延迟是用测试光束和激光器确定的，并且对于不同的Timepix 3芯片显示出相同的结构。延迟的差异导致像素矩阵上约4 ns的最大差异，这与1.56ns的时间仓相比是大的。通过在每个像素级别上校正这种差异，时间分辨率平均提高了159 ps，具体取决于传感器。对于具有200 $μ\text{m}$平面硅传感器的单个Timepix 3芯片，在时间游走校正和针对每像素平均延迟的差异的校正之后实现的最佳时间分辨率为686.4 $\pm$ 0.2 ps，相比之下，没有任何校正的时间分辨率为892.9 $\pm$ 0.3 ps。然而，这种改进的时间分辨率还不是天真地期望的451 ps的时间分辨率。该延迟的起源由该激光器设置确定，并且是由于信号传播和像素内的快速振荡器的启动时间差的组合。这项工作表明，它是至关重要的下一代像素探测器，以纠正这些系统的时序效应，以达到更好的时间分辨率，以帮助4D跟踪技术在HL-LHC。
2022-01-23 physics.ins-det
