NITRO: High-Performance 3D NAND Flash-Based In-Storage Computing with Enhanced Activation Dataflow
Sogang University（西江大学）
针对NAND-PIM方案中间值数据流/缓冲的局限，提出带增强型激活缓冲的高性能NAND闪存ISC架构，结合分布式数据流方法，使推理延迟最高降低85%。
2026-08-13 cs.AR
STRAW: A Stress-Aware WL-Based Read Reclaim Technique for High-Density NAND Flash-Based SSDs
STRAW提出一种字线级读回收技术，通过跟踪每个字线的累积读干扰效应并仅回收严重受扰字线，将读回收引起的页写入减少83.6%，解决了现有块级读回收效率低下的问题。
2025-01-05 cs.AR
Experimental Characterization, Optimization, and Recovery of Data Retention Errors in MLC NAND Flash Memory
本文总结了我们在HPCA 2015上发表的关于多级单元（MLC）NAND闪存中的数据保留错误的实验表征、减轻和恢复的工作，并探讨了这项工作的意义和未来潜力。由随时间的电荷泄漏引起的保持错误是闪存错误的主要来源。了解、表征和减少保留错误可以显著提高NAND闪存的可靠性和耐久性。在这项工作中，我们首先表征，与真正的2 Y-nm MLC NAND闪存芯片，闪存的阈值电压分布如何随着不同的保留期-时间的长度，因为一个闪存单元被编程的变化。我们从我们的表征结果中观察到：1）闪存单元的最佳读取参考电压（使用该最佳读取参考电压可以以最低的原始比特出错率（RBER）读取数据）随着其保持期而系统地改变，以及2）闪存的不同区域可以具有不同的保持期，并且因此具有不同的最佳读取参考电压。根据我们的研究结果，我们提出了两个新的技术。首先，保留优化读取（ROR）自适应地在线学习并应用每个闪存块的最佳读取参考电压。ROR的关键思想是周期性地学习最佳读参考电压的严格上限，并从那里接近最佳读参考电压。我们的评估表明，ROR可以延长闪存的寿命64%，减少平均错误校正延迟10.1%。其次，保留故障恢复（RFR）通过识别和概率性地纠正具有保留错误的闪存单元来离线恢复具有不可纠正错误的数据。我们的评估表明，RFR基本上使纠错能力加倍。
2018-05-08 cs.AR
Read Disturb Errors in MLC NAND Flash Memory
本文总结了我们在实验上表征、减轻和恢复多级单元（MLC）NAND闪存中的读干扰错误的工作，该工作发表在DSN 2015上，并探讨了这项工作的意义和未来潜力。NAND闪存的可靠性随着存储器的缩小和每单元编程更多位而继续降低。可靠性降低的一个关键因素是读取干扰，其中对一行单元的读取会影响同一块的不同行中未读取闪存单元的阈值电压。在公开文献中，这项工作首次通过实验表征了最先进的2 Y-nm上的读取干扰误差（即，20-24纳米）MLC NAND闪存芯片。我们的研究结果（1）相关的阈值电压偏移的幅度与读取操作计数，（2）演示程序/擦除周期计数和保留期如何影响读取干扰引起的出错率，（3）确定降低通过电压电平降低读取干扰的影响，延长闪存寿命。特别是，我们发现，读干扰错误的概率增加与更高的磨损和更高的通过电压电平。我们利用这些发现来开发两种新技术。第一种技术通过在每个块的基础上动态地调谐通过电压来减轻读取干扰错误。使用真实的工作负载跟踪，我们的评估表明，这种技术提高了闪存的耐久性平均为21%。第二种技术通过识别和概率性地校正易受读取干扰错误影响的单元来从先前不可校正的闪存错误中恢复。我们的评估表明，这种恢复技术减少了36%的原始位出错率。
2018-05-08 cs.AR
Dissecting and Re-architecting 3D NAND Flash PIM Arrays for Efficient Single-Batch Token Generation in LLMs
Korea University（韩国大学）；Seoul National University of Science and Technology（首尔科学技术大学）
针对LLM单批次token生成的内存与计算需求挑战，提出将其卸载到3D NAND闪存PIM设备，重构带H树网络的PIM阵列并开发操作分块映射方法，实现2.4倍于4块RTX4090的加速，与4块A100性能相当且无额外面积开销。
2025-11-17 cs.AR
Copycat: A High Precision Real Time NAND Simulator
在本文中，我们描述了一个高精度的实时的NAND模拟器的设计和实现称为模仿，在一个商品多核桌面环境上运行。此NAND模拟器有助于开发嵌入式闪存管理软件，如闪存转换层（FTL）。该模拟器还允许进行全面的故障注入，以测试FTL的可靠性。与实际FPGA实现相比，模拟器的响应时间偏差平均小于0.28%，最大为10.12%。
2016-12-12 cs.AR
AERO: Adaptive Erase Operation for Improving Lifetime and Performance of Modern NAND Flash-Based SSDs
本文提出AERO自适应擦除方案，依据擦除失效比特数动态预测并缩短擦除延迟；实测可提升SSD寿命43%，并使读取尾延迟平均降低34%。
2024-04-16 cs.AR
Flash-Cosmos: In-Flash Bulk Bitwise Operations Using Inherent Computation Capability of NAND Flash Memory
批量按位操作，即，在大比特向量上的按位运算在广泛的重要应用领域中是普遍的，包括数据库、图形处理、基因组分析、密码学和超维计算。在常规系统中，批量逐位操作的性能和能量效率由计算单元与存储层次结构之间的数据移动来检验。闪存内处理（即，在NAND闪存芯片内处理数据）具有通过从根本上减少通过整个存储层次结构的数据移动来加速批量逐位操作的高潜力。我们确定了两个关键的限制，国家的最先进的闪存处理技术的批量逐位操作;（i）它没有最大限度地利用批量逐位操作的位级并行;（ii）它是不可靠的，因为它没有考虑的高度容易出错的性质的NAND闪存。我们提出了闪存宇宙（闪存计算与单次多操作数传感），一种新的闪存处理技术，显着提高批量逐位操作的性能和能源效率，同时提供高可靠性。Flash-Cosmos引入了两种可以在现代NAND闪存芯片中轻松支持的关键机制：（i）多字线感测（MWS），它可以通过单个感测操作对大量操作数进行批量逐位操作，以及（ii）增强型SLC模式编程（ESP），它可以在NAND闪存内进行可靠的计算。我们通过测试160个真实的3D NAND闪存芯片，证明了在Flash-Cosmos中执行高可靠性批量按位操作的可行性。我们的评估表明，Flash-Cosmos在三个实际应用中将平均性能和能效分别提高了3.5倍/32倍和3.3倍/95倍，超过了最先进的闪存/外部存储处理技术。
2022-09-12 cs.AR cs.DC
FeNOMS: Enhancing Open Modification Spectral Library Search with In-Storage Processing on Ferroelectric NAND (FeNAND) Flash
University of California San Diego（加州大学圣地亚哥分校）；The University of Texas at Dallas（德克萨斯大学达拉斯分校）；Georgia Institute of Technology（佐治亚理工学院）；Samsung Electronics Co., Ltd.（三星电子株式会社）
针对质谱数据大规模库搜索的挑战，提出基于 3D FeNAND 闪存的存内计算架构，结合超维度计算与双边界近似匹配度量，实现了 43 倍加速和 21 倍能效提升。
2025-10-13 cs.AR
Security of IoT Device: Perspective Forensic/Anti-Forensic Issues on Invalid Area of NAND Flash Memory
基于NAND闪存的物联网设备可能仍然会在无效区域中留下原始个人数据，即使数据已被删除。本文提出了由NAND闪存引起的非托管块中残留原始数据的取证问题，并介绍了在无效区域中安全删除此类数据的方法。我们还提出了一种基于单元计数信息执行的安全删除验证技术，该单元计数信息是指个人数据和存储在块中的数据之间的位差。考虑纠错能力来确定根据单元计数信息的验证技术的通过/失败。由于去识别的取证问题是大数据行业的一个重要主题，严重隐私泄露的威胁加上我们防止这些攻击的建议将被证明是未来关键的技术需求。
2022-08-02 cs.AR cs.CR
Proxima: Near-storage Acceleration for Graph-based Approximate Nearest Neighbor Search in 3D NAND
University of California San Diego（加利福尼亚大学圣地亚哥分校）；Georgia Institute of Technology（佐治亚理工学院）
Proxima利用近存储处理技术，在3D NAND中加速图基近邻搜索，通过距离近似和提前终止降低复杂度，提升吞吐量和能效，比现有ASIC设计快7至13倍。
2026-03-29 cs.AR
RecFlash: Fast Recommendation System on In-Storage Computing with Frequency-Based Data Mapping
Sogang University（西江大学）；Seoul National University of Science and Technology（首尔科学技术大学）
本文提出RecFlash，利用基于NAND闪存的存储计算技术，通过数据映射算法提升推荐系统推理性能，实验显示延迟和能耗分别降低81%和91.9%。
2026-04-28 cs.AR
Error Characterization, Mitigation, and Recovery in Flash Memory Based Solid-State Drives
NAND闪存在今天的日常生活中无处不在，因为其容量在过去几十年中不断增加并且成本不断降低。这种积极的增长是两个关键趋势的结果：（1）有效的工艺技术扩展，以及（2）多级（例如，MLC、TLC）单元数据编码。不幸的是，存储在闪存中的原始数据的可靠性也继续变得更加难以确保，因为这两个趋势导致（1）在闪存单元（浮置栅极）中更少的电子来表示数据，以及（2）更大的单元间干扰和扰动效应。如果不采取缓解措施，可靠性恶化会缩短NAND闪存的寿命。因此，固态驱动器（SSD）中的闪存控制器变得更加复杂：它们结合了许多有效的技术来确保正确解释存储在闪存单元中的噪声数据。在这篇文章中，我们回顾了SSD错误表征，缓解和数据恢复技术的可靠性和寿命改善的最新进展。我们提供了严格的实验数据，从国家的最先进的MLC和TLC NAND闪存设备上的各种类型的闪存错误，以激励这种技术的需要。基于对实验表征的理解，我们描述了几种缓解和恢复技术，包括（1）小区间干扰缓解，（2）最佳多级小区感测，（3）使用最先进的算法和方法进行纠错，以及（4）纠错失败时的数据恢复。我们量化了这些技术提供的可靠性提高。展望未来，我们简要讨论了闪存和这些技术如何发展到未来。
2017-09-22 cs.AR
Errors in Flash-Memory-Based Solid-State Drives: Analysis, Mitigation, and Recovery
NAND闪存在今天的日常生活中无处不在，因为其容量在过去几十年中不断增加并且成本不断降低。这种积极的增长是两个关键趋势的结果：（1）有效的工艺技术缩放;以及（2）多级（例如，MLC、TLC）单元数据编码。不幸的是，存储在闪存中的原始数据的可靠性也继续变得更加难以确保，因为这两种趋势导致（1）闪存单元浮置栅极中更少的电子来表示数据;以及（2）更大的单元间干扰和扰动效应。如果不采取缓解措施，可靠性恶化会缩短NAND闪存的寿命。因此，固态驱动器（SSD）中的闪存控制器变得更加复杂：它们结合了许多有效的技术来确保正确解释存储在闪存单元中的噪声数据。在这一章中，我们回顾了SSD的错误表征，缓解和数据恢复技术的可靠性和生命周期的改善的最新进展。我们提供了严格的实验数据，从国家的最先进的MLC和TLC NAND闪存设备上的各种类型的闪存错误，以激励这种技术的需要。基于对实验表征的理解，我们描述了几种缓解和恢复技术，包括（1）小区间干扰缓解;（2）最佳多级小区感测;（3）使用最先进的算法和方法进行纠错;以及（4）纠错失败时的数据恢复。我们量化了这些技术提供的可靠性提高。展望未来，我们简要讨论了闪存和这些技术如何发展到未来。
2018-01-05 cs.AR
Cambricon-LLM: A Chiplet-Based Hybrid Architecture for On-Device Inference of 70B LLM
本文提出Cambricon-LLM，一种结合NPU与NAND flash芯片的混合架构，通过硬件分块、片上计算与ECC技术优化数据移动，实现70B LLM在边缘设备上的高效推理，速度比现有技术提升22至45倍。
2024-09-24 cs.AR
Reducing Solid-State Drive Read Latency by Optimizing Read-Retry
具有高级多级单元技术的3D NAND闪存提供高存储密度，但是由于大量的读取重试操作而遭受显著的性能降级。虽然读重试机制对于确保现代NAND闪存的可靠性是必不可少的，但是它可以通过引入利用调整的读参考电压值再次读取目标页的多个重试步骤来显著增加SSD的读延迟。通过对160个真实3D NAND闪存芯片的读取机制和严格表征的详细分析，我们发现了通过利用现代NAND闪存SSD中广泛采用的两个先进功能来减少读取重试延迟的新机会：1）CACHE READ命令和2）强大的ECC引擎。首先，我们可以使用高级CACHE READ命令来减少读取重试延迟，该命令允许NAND闪存芯片以流水线方式执行连续读取。其次，在最后的重试步骤中存在大的ECC能力裕度，其可用于减少芯片级读取延迟。基于我们的新发现，我们开发了两种新的技术，有效地减少读重试延迟：1）流水线读缓冲器（PR $^2$）和2）自适应读缓冲器（AR $^2$）。PR $^2$通过使用CACHE READ命令对连续重试步骤进行流水线处理，减少了读重试操作的延迟。AR $^2$可根据决定ECC能力裕度的当前工作条件动态减少芯片级读取延迟，从而缩短每个重试步骤的延迟。我们使用十二个真实世界的工作负载进行的评估表明，我们的建议将SSD的响应时间提高了31.5%（平均17%），超过了最先进的基线，只需对SSD控制器进行很小的更改。
2021-03-25 cs.AR
Search-in-Memory (SiM): Reliable, Versatile, and Efficient Data Matching in SSD's NAND Flash Memory Chip for Data Indexing Acceleration
本文提出Search-in-Memory（SiM）芯片，通过在NAND闪存芯片内直接执行数据过滤和按位并行匹配，利用灵活的SIMD命令接口卸载索引搜索，实现写密集型工作负载高达9倍加速和45%能耗节省。
2024-08-02 cs.AR
PDA-LSTM: Knowledge-driven page data arrangement based on LSTM for LCM supression in QLC 3D NAND flash memories
Institute of Microelectronics of the Chinese Academy of Sciences（中国科学院微电子研究所）；University of Chinese Academy of Sciences（中国科学院大学）
针对QLC 3D NAND闪存中横向电荷迁移（LCM）导致的误码问题，提出物理知识驱动的PDA-LSTM模型，利用LSTM生成页内数据排列以最小化全局影响，无需额外标志位，将平均BER降低80.4%，显著优于现有算法。
2025-10-29 cs.AR cs.LG
A Cache Management Strategy to Replace Wear Leveling Techniques for Embedded Flash Memory
NAND闪存的价格由于市场增长和制造工艺的掌握而急剧下降，同时从技术角度在耐久性和密度方面的研究工作非常活跃。NAND闪存正在成为移动计算中最重要的存储介质，并且倾向于不太局限于该领域。这种技术的主要限制是每块可能的擦除操作的有限数量，这往往会迅速引起存储器磨损。为了解决这个问题，最先进的解决方案实现了磨损均衡策略，以均衡内存的磨损，从而延长其寿命。这些策略集成到闪存转换层（FTL）中，极大地降低了写入性能。在本文中，我们提出了减少闪存磨损的问题，并提高其性能，通过吸收整个双缓存系统的擦除操作取代FTL磨损均衡和垃圾回收服务。我们通过提出对嵌入式闪存的专门基于缓存的系统的首次性能评估来证明这一想法的合理性。与磨损均衡计划，建议的高速缓存解决方案减少了擦除操作的媒体上报告的总数量，通过吸收它们在高速缓存的工作负载表示最小的全球顺序速率。
2012-09-14 cs.AR
3D-aCortex: An Ultra-Compact Energy-Efficient Neurocomputing Platform Based on Commercial 3D-NAND Flash Memories
本文的第一个贡献是基于现有的3D-NAND闪存块开发了非常密集、节能的混合信号矢量乘矩阵乘法（VMM）电路，而无需对其进行任何修改。这种兼容性是通过使用时域编码的VMM设计来实现的。我们的详细模拟已经示出，例如，使用在55 nm技术节点中设计的市售的64层栅极全包围macaroni型3D-NAND存储器块的200元素向量的5位VMM可以提供0.14 um 2/字节的前所未有的面积效率和~10 fJ/Op的能量效率，包括输入/输出和其他外围电路开销。我们的第二个主要贡献是开发3D-aCortex，这是一种多用途神经形态推理处理器，它利用所提出的3D-VMM块作为其核心处理单元。我们已经进行了严格的性能模拟，这样的处理器上的电路和系统的水平，考虑到非理想的，如漏极诱导势垒降低，电容耦合，电荷注入，寄生效应，工艺变化，和噪声。我们对3D-aCortex进行的几个最先进的神经形态网络基准测试的建模表明，它可以提供创纪录的4.34 MB/mm 2的存储效率，70.43 TOps/J的峰值能量效率，以及高达10.66 TOps/s的计算吞吐量。通过主动共享VMM外围电路，存储效率可以进一步提高7倍，但代价是能量效率和吞吐量略有下降。
2019-08-07 cs.AR cs.ET cs.NE
FLINT: Efficiently Leveraging High Bandwidth Flash for Capacity-Scalable LLM Inference Acceleration
Huawei Technologies Switzerland AG（华为技术瑞士有限公司）；Huawei Technologies Co., Ltd.（华为技术有限公司）；ETH Zürich（苏黎世联邦理工学院）；HUST（华中科技大学）
FLINT是一种工作负载驱动型HBF载体，通过三种机制解决现有HBF方案的三大挑战，实现高效利用HBF加速容量可扩展的LLM推理。
2026-08-27 cs.AI cs.AR cs.DC
Reducing Solid-State Drive Read Latency by Optimizing Read-Retry (Extended Abstract)
具有高级多级单元技术的3D NAND闪存提供高存储密度，但是由于大量的读取重试操作而遭受显著的性能降级。虽然读重试机制对于确保现代NAND闪存的可靠性是必不可少的，但是它可以通过引入利用调整的读参考电压值再次读取目标页的多个重试步骤来显著增加SSD的读延迟。通过对160个真实3D NAND闪存芯片的读取机制和严格表征的详细分析，我们发现了通过利用现代NAND闪存SSD中广泛采用的两个先进功能来减少读取重试延迟的新机会：1）CACHE READ命令和2）强大的ECC引擎。首先，我们可以使用高级CACHE READ命令来减少读取重试延迟，该命令允许NAND闪存芯片以流水线方式执行连续读取。其次，在最后的重试步骤中存在大的ECC能力裕度，其可用于减少芯片级读取延迟。基于我们的新发现，我们开发了两种新的技术，有效地减少了读重试延迟：1）流水线读缓存（PR $^2$）和2）自适应读缓存（AR $^2$）。PR $^2$通过使用CACHE READ命令对连续重试步骤进行流水线处理，减少了读重试操作的延迟。AR $^2$可根据决定ECC能力裕度的当前工作条件动态减少芯片级读取延迟，从而缩短每个重试步骤的延迟。我们使用十二个真实世界的工作负载进行的评估表明，我们的建议将SSD的响应时间提高了31.5%（平均17%），超过了最先进的基线，只需对SSD控制器进行很小的更改。
2021-03-12 cs.AR cs.DC
HDDB: Efficient In-Storage SQL Database Search Using Hyperdimensional Computing on Ferroelectric NAND Flash
UCSD（加州大学圣地亚哥分校）；EPFL（洛桑联邦理工学院）；IBM（国际商业机器公司）
HDDB利用铁电NAND闪存和超维计算实现高效存储内SQL数据库搜索，通过大规模并行性和最小数据移动，降低延迟和能耗。
2025-11-23 cs.AR cs.DB
Recent Advances in DRAM and Flash Memory Architectures
这篇文章的特点是我们的小组，SAFARI，在（1）理解，表征和建模现代DRAM和NAND闪存，占主导地位的内存和存储技术，分别进行了一些最新的研究的扩展总结和回顾;以及（2）基于我们从这些分析、表征和建模中的观察，我们提出了几种新的机制，以应对内存和存储扩展方面的各种关键挑战。为了了解主流内存和存储技术的各种瓶颈的来源，这些作品对设备级和应用程序级行为进行了严格的研究，结合了对真实内存和存储设备的详细模拟和实验表征。
2018-05-30 cs.AR
Efficient and Reliable Vector Similarity Search Using Asymmetric Encoding with NAND-Flash for Many-Class Few-Shot Learning
National Taiwan University（台湾大学）；Academia Sinica（中央研究院）；Macronix International Co. Ltd.（旺宏电子股份有限公司）
针对多类别少样本学习中内存增强神经网络的MCAM硬件限制问题，提出多比特温度计编码、非对称向量相似性搜索和硬件感知训练方法，大幅提升搜索效率与系统准确率。
2024-09-12 cs.AR cs.LG
HBF-Sim: An Extensible HBF Simulator for Large-scale GPU Memory Systems
East China Normal University（华东师范大学）；Shanghai Innovation Institute（上海创新研究院）
针对现有模拟器无法建模HBF行为的问题，提出与GPU集成的可扩展HBF模拟器HBF-Sim，通过MSHR映射和页级多堆栈管理建模完整请求路径，并揭示性能瓶颈以指导架构设计。
2026-09-25 cs.AR
Enhancing Data Storage Reliability and Error Correction in Multilevel NOR and NAND Flash Memories through Optimal Design of BCH Codes
针对多级 NOR/NAND 闪存的可靠性问题，本文通过并行、流水线及 XOR 共享优化 BCH 解码器，并经 VHDL 与 Xilinx ISE 验证可降低纠错时间和硬件开销。
2023-07-16 cs.AR cs.IT math.IT
Performance Characterizations and Usage Guidelines of Samsung CXL Memory Module Hybrid Prototype
针对数据密集型工作负载，本文首次公开表征了三星CMM-H（CXL内存模块混合）FPGA原型，验证其基于NAND闪存的内存设备可运行多种应用，并提供使用指南以优化性能。
2025-03-27 cs.AR
NASiC: 3D NAND-based CAM-Selected Multibit CIM Architecture for Efficient On-Device Mixture-of-Experts LLM Inference
School of Integrated Circuits, Peking University（北京大学集成电路学院）；Institute for Artificial Intelligence, Peking University（北京大学人工智能研究院）；Beijing Advanced Innovation Center for Integrated Circuits（北京集成电路先进创新中心）
针对MoE模型在设备端部署时动态稀疏专家激活导致计算并行度下降和Flash多比特存储能力利用不足的问题，提出NASiC架构，通过CAM掩码机制融合专家选择与CIM计算，结合电路级优化和多比特CIM单元，显著提升吞吐量和能效。
2026-05-22 cs.AR
NVLLM: A 3D NAND-Centric Architecture Enabling Edge on-Device LLM Inference
School of Integrated Circuits, Southeast University（东南大学集成电路学院）
NVLLM通过将前馈网络计算移至Flash并利用轻量CMOS逻辑执行注意力，实现边缘设备上的高效LLM推理，其在参数规模达30B的模型上实现了显著的加速。
2026-08-05 cs.AR
STAR: Improving Lifetime and Performance of High-Capacity Modern SSDs Using State-Aware Randomizer
Seoul National University（首尔大学）；Kyungpook National University（庆北国立大学）
针对3D NAND闪存中横向电荷扩散导致的保留错误问题，提出状态感知随机化器STAR，可高效去除多种弱数据模式，实验显示其能将SSD寿命最高提升2.3倍、读取延迟平均降低50%。
2025-11-09 cs.AR
Sprinkler: Maximizing Resource Utilization in Many-Chip Solid State Disks
资源利用率是多芯片固态硬盘中出现的问题之一。在本文中，我们提出了洒水车，一种新型的设备级SSD控制器，其目标是最大限度地提高资源利用率，实现高性能，而无需额外的NAND闪存芯片。具体来说，Sprinkler通过基于内部资源布局而不是设备级队列所施加的顺序来调度I/O请求，从而放松了对并行性的依赖。此外，Sprinkler提高了闪存级并行性并减少了事务的数量（即，改进事务局部性）。我们使用周期精确的大规模SSD仿真框架进行了广泛的实验评估，结果表明，配备我们的Sprinkler的多芯片SSD比最先进的SSD控制器提供至少56.6%的延迟和1.8 ~ 2.2倍的吞吐量。此外，在不同的I/O请求模式下，它将整体资源利用率提高了68.8%，并通过在运行时减少一半的闪存请求，平均提高了80.2%的闪存级并行度。
2017-05-12 cs.AR
Device-Level Optimization Techniques for Solid-State Drives: A Survey
Tsinghua University（清华大学）；Wuhan University of Technology（武汉理工大学）；Huazhong University of Science and Technology（华中科技大学）；Xiamen University（厦门大学）；Mohamed bin Zayed University of Artificial Intelligence（穆罕默德·本·扎耶德人工智能大学）
本文综述了固态驱动器的设备级优化技术，涵盖SSD架构、关键挑战及优化方法，旨在推动下一代SSD在性能、耐久性和安全性之间的平衡。
2026-02-11 cs.AR
Exploiting Data Longevity for Enhancing the Lifetime of Flash-based Storage Class Memory
固态存储器（SCM）结合了固态存储器的优点，如高性能和鲁棒性，以及传统硬盘磁存储的归档功能和低成本。在可潜在地用于构造SCM的候选固态非易失性存储器技术中，闪存是一种成熟的技术，并且已经广泛地用于商业上可获得的SCM实施例中。与基于磁盘的系统相比，基于闪存的SCM能够在性能、空间和功耗之间实现更好的权衡。然而，写入耐久性对于基于闪存的SCM来说是一个重大挑战（写入一位的每个动作可能会轻微损坏一个单元，因此一个闪存单元可以被写入10^4- 10^5次，这取决于闪存技术，在它变得不可用之前）。这是一个有据可查的问题，并且已经受到制造商的大量关注，这些制造商正在使用写减少和损耗均衡技术的某种组合来实现更长的寿命。为了提高闪存寿命，首先，通过量化SCM中的数据寿命，我们表明存储在固态SCM中的大部分数据不需要由闪存提供的长保留时间（即，第二，通过利用保留时间弛豫，我们提出了一种新的机制，称为密集SLC（D-SLC），这使得我们能够在每个擦除周期期间执行多次写入单元以延长寿命;最后，我们讨论了闪存管理软件（FTL）中所需的更改，以便使用此特性来延长固态硬盘的使用寿命，SCM的一部分。通过对基于闪存的SCM进行广泛的基于仿真的分析，我们证明了D-SLC能够显著提高器件寿命（5.1倍至8.6倍），而没有性能开销，并且FTL软件的变化非常小。
2017-04-17 cs.AR
HAVEN: High-Bandwidth Flash Augmented Vector Engine for Large-Scale Approximate Nearest-Neighbor Search Acceleration
Georgia Institute of Technology（佐治亚理工学院）；Ecole Polytechnique Fédérale de Lausanne（洛桑联邦理工学院）；University of California, San Diego（加州大学圣地亚哥分校）
HAVEN通过高带宽闪存增强GPU，实现大规模近似最近邻搜索加速，提升重新排序吞吐量和效率。
2026-03-01 cs.AR cs.ET
Hot-Cold Tiering of HBM and High Bandwidth Flash for Agentic LLM Serving
针对智能体LLM服务中KV状态管理问题，提出利用HBM与高带宽闪存构建热-冷KV层次结构，将热集置于HBM、冷池置于HBF，实现低延迟、高并发并降低功耗。
2026-09-23 cs.AR
HBF Sucks? A Full-Stack Characterization of High-Bandwidth Flash for KV-Centric LLM Serving
School of Integrated Circuits, Peking University（北京大学集成电路学院）；Fudan Institute of Systems for Advanced Computing, Fudan University（复旦大学系统计算研究院）
该研究通过全栈表征发现，将高带宽闪存（HBF）直接替代SSD作为瞬态KV卸载层会降低LLM服务性能，HBF需作为感知复用的协调层使用而非SSD替代品。
2026-09-15 cs.AR
TCAM-SSD: A Framework for Search-Based Computing in Solid-State Drives
针对数据移动带来的性能能耗问题，提出仅需轻量修改SSD外围与固件的TCAM-SSD存储内计算框架，通过搜索管理器与链接表实现搜索与存储分区，兼容NVMe接口，在事务数据库、数据库分析、图分析场景均取得显著加速效果。
2024-03-11 cs.AR
KVNAND: Efficient On-Device Large Language Model Inference Using DRAM-Free In-Flash Computing
KVNAND通过无DRAM闪存计算实现高效设备端大语言模型推理，解决KV缓存存储问题，提升性能并减少资源消耗。
2025-12-03 cs.AI cs.AR cs.ET
HBFSim: Fast and Faithful Simulation of High-Bandwidth Flash Under Real GPU Execution
ShanghaiTech University（上海科技大学）；UC Santa Cruz（加州大学圣克鲁兹分校）；University of Science and Technology of China（中国科学技术大学）；University of Connecticut（康涅狄格大学）
HBFSim首个在真实GPU执行下模拟高带宽闪存时序、容量和热效应的平台，通过重写PTX实现，与设备精确匹配，比详细路径快20.8倍。
2026-10-01 cs.AR cs.ET
Co-Design of Memory-Storage Systems for Workload Awareness with Interpretable Models
Micron Technology（美光技术）
本文提出一种基于机器学习的系统方法，用于协同设计内存错误管理子系统及存储技术，通过分析多种工作负载提升存储架构设计。
2026-03-16 cs.AR cs.LG cs.SY
CertiFlash: A Formal Verification Framework for Flash Translation Layers in Computational Solid State Drives
ETH Zürich（苏黎世联邦理工学院）；POSTECH（浦项科技大学）；King’s College London（伦敦国王学院）；CISPA（信息安全与隐私保护中心）
针对计算SSD中FTL修改易出错且现有验证仅覆盖功能正确性的问题，提出CertiFlash框架，基于Rocq证明助手，通过单一全局不变量和细化证明，提供机器检查的安全与正确性验证，显著降低新设计的验证成本。
2026-09-10 cs.AR cs.CR cs.LO
SkyByte: Architecting an Efficient Memory-Semantic CXL-based SSD with OS and Hardware Co-design
针对CXL-SSD访问延迟高、粒度不匹配导致性能差的问题，提出SkyByte架构，通过OS与硬件协同设计优化上下文切换、缓存结构与页迁移，实现性能与I/O效率的大幅提升。
2025-01-18 cs.AR
Venice: Improving Solid-State Drive Parallelism at Low Cost via Conflict-Free Accesses
针对SSD控制器与存储芯片间路径冲突限制并行性的问题，提出Venice机制，通过低成本互连网络增加路径多样性，结合路径预留与全自适应路由，平均性能提升2.65倍，能耗降低61%。
2023-05-12 cs.AR
Knowledge-Driven Hybrid SSD Management Enhanced by Fine-Tuned LLMs
Shandong University（山东大学）；University of Texas at Dallas（达拉斯大学）
该研究提出LLM-hybridSSD框架，将混合SSD管理转化为参数调优问题，结合LLM与强化学习优化，使吞吐量平均提升58.92%、写放大降低28.56%。
2026-08-07 cs.AR
Study on the Data Storage Technology of Mini-Airborne Radar Based on Machine Learning
Hunan Normal University（湖南师范大学）
机载雷达的数据率在很多探测应用中要远高于无线数据的传送率，因此通常采用机载数据存储系统来存储雷达数据。地震性能好的数据存储系统通常采用NAND Flash作为存储介质，普遍存在文件管理时间长的问题，严重影响数据存储速度，尤其是在平台小型化的限制下。针对这一问题，提出了一种基于机器学习的小型机载雷达数据存储方法。存储训练模型是基于机器学习建立的，能够处理各种雷达数据。利用该模型对文件管理方法进行了分类和确定，并将其应用于雷达数据的存储。为了验证该方法的性能，在某小型机载雷达数据存储系统上进行了测试。实验结果表明，基于机器学习的方法可以形成适应不同数据率和应用场景的多种数据存储方式。文件管理时间与实际数据写入时间的比率非常低。
2023-03-03 cs.AR cs.LG cs.SY
IceClave: A Trusted Execution Environment for In-Storage Computing
使用现代固态硬盘（SSD）的存储计算使开发人员能够将程序从主机卸载到SSD。它已被证明是缓解I/O瓶颈的有效方法。为了促进存储中计算，已经提出了许多框架。然而，很少有人把仓储安全作为第一公民来对待。具体来说，由于现代SSD控制器没有可信的执行环境，卸载（恶意）程序可能会窃取，修改甚至破坏存储在SSD中的数据。在本文中，我们首先调查的攻击，可以进行卸载存储程序。为了防御这些攻击，我们构建了一个轻量级的可信执行环境，名为IceClave，用于存储内计算。IceClave支持存储内程序与闪存管理功能之间的安全隔离，这些功能包括闪存地址转换、数据访问控制和垃圾回收以及TrustZone扩展。IceClave还通过以低开销强制执行存储DRAM的内存完整性验证来实现存储程序之间的安全隔离。为了保护从闪存芯片加载的数据，IceClave在闪存控制器中开发了一种轻量级的数据加密/解密机制。我们用完整的系统模拟器开发IceClave。我们评估IceClave与各种数据密集型应用程序，如数据库。与最先进的存储计算方法相比，IceClave仅引入了7.6%的性能开销，同时以最小的硬件成本在SSD控制器中实施安全隔离。与传统的基于主机的可信计算方法相比，IceClave提供了高达2.31 $\times$的性能优势，从而仍然保持了存储计算的性能优势。
2021-09-08 cs.AR cs.CR
