A Dynamically Configurable Silicon Nanowire Field Effect Transistor based on Electrically Doped Source/Drain
在本文中，我们提出了一种可配置的场效应晶体管（FET），其中不仅极性（n型和p型），而且FET的导电机制也可以动态配置。因此，我们可以拥有两种类型的器件，高性能MOSFET和低功耗TFET，用于计算和功耗高效的片上系统（SoC）产品。校准后的3D-TCAD仿真结果验证了可配置FET的特性和功能，并与静态常规MOSFET（或TFET）显示出良好的一致性。
2014-12-16 cond-mat.mes-hall
Schottky Collector Bipolar Transistor without Impurity Doped Emitter and Base: Design and Performance
在本文中，我们报告了一种替代的方法，实现肖特基集电极双极晶体管，而不掺杂的SOI薄膜。使用不同的金属功函数电极，在本征硅膜中诱导电子和空穴以分别产生n发射极和p基极区。使用二维器件模拟，所提出的设备的性能进行了评估。我们的结果表明，电荷等离子体为基础的双极晶体管肖特基集电极具有较高的电流增益和更好的截止频率相比，其传统的同行。
2013-08-20 cond-mat.mes-hall
Novel Electrostatically Doped Planar Field-Effect Transistor for High Temperature Applications
在本文中，我们提出了一个静电掺杂，因此电压可编程，平面，CMOS兼容的场效应晶体管（FET）结构的实验结果和模拟数据。这种平面器件是基于我们以前发表的硅纳米线（SiNW）技术。肖特基势垒源极/漏极（S/D）接触和绝缘体上硅（SOI）技术平台是这种双栅但单沟道通用FET的关键特征。两个电独立栅极的组合，一个用于S/D肖特基势垒调制以及沟道形成以建立肖特基势垒FET（SBFET）操作，一个前栅极形成用于实际电流控制的无结FET（JFET），显著增加了器件的温度鲁棒性。
2015-02-14 cond-mat.mes-hall
A Three-dimensional simulation study of the performance of Carbon Nanotube Field Effect Transistors with doped reservoirs and realistic geometry
在这项工作中，我们模拟了预期的器件性能和碳纳米管场效应晶体管（CNT-FET）的缩放前景，掺杂源极和漏极扩展。模拟的基础上的3D泊松-薛定谔方程与开放边界条件的自洽的解决方案，在非平衡格林函数形式主义，其中任意的门的几何形状和设备架构可以被认为是。对不同栅结构和几何参数的短沟道效应的研究表明，双栅器件具有准理想的亚阈值斜率和DIBL，而不需要极薄的栅沟道。对具有平行碳纳米管的器件的探索表明，每单位宽度的电流可以显著大于硅对应物，而高频性能非常有前途。
2005-12-13 cond-mat.mes-hall
Atomistic Boron-Doped Graphene Field Effect Transistors: A Route towards Unipolar Characteristics
我们报告了掺硼石墨烯基场效应晶体管现实模型的完整量子模拟，包括基于DFT计算的原子细节。我们表明，三维（3D）泊松方程和薛定谔方程的自洽解与紧束缚哈密顿量的表示管理，以准确地再现孤立的硼掺杂石墨烯纳米颗粒的DFT结果。使用三维泊松/薛定谔求解器内的非平衡格林函数（NEGF）的形式主义，自洽计算的栅极屏蔽的散射电位引起的硼杂质已执行，允许的理论探索的晶体管特性的可调谐性。发现随着硼浓度的增加，硼掺杂的石墨烯晶体管接近单极行为，并且通过调节化学掺杂剂的密度，可以精细地调节电子-空穴传输不对称性。相应地，观察到器件中的迁移率间隙的开始。虽然计算的不对称性不足以保证适当的设备操作，我们的结果代表了改进的传输特性的方向的第一步，特别是，开发的模拟策略是一个强大的新工具，用于建模掺杂的石墨烯纳米结构。
2013-02-28 cond-mat.mes-hall
Predicted Performance Advantages of Carbon Nanotube Transistors with Doped Nanotubes as Source/Drain
大多数碳纳米管场效应晶体管（CNTF）直接将金属源极/漏极接触附接到本征纳米管沟道。当栅极氧化物厚度减小时，这种晶体管显示出强双极导电，即使当电子（或空穴）的肖特基势垒为零时也是如此。由此产生的漏电流，这与漏极电压呈指数增加，限制了这种设备的潜在应用。在本文中，我们使用数值模拟表明，如果可以实现基于CNT的金属氧化物半导体（MOS）FET通过使用重掺杂的CNT部分作为源极和漏极，双极导电将被抑制，漏电流将被减少，并且由源漏隧穿施加的缩放限制将被扩展。通过消除源极和沟道之间的肖特基势垒，晶体管将能够提供更多的导通电流。这种器件的漏电流将由CNT的全带隙（而不是SB CNTF的带隙的一半）和带到带隧穿控制。这些因素将取决于纳米管的直径和电源电压。
2003-09-01 cond-mat.mes-hall
Microwave driven arbitrary coupling between trapped charge resonances in a silicon single electron transistor
在量子计算中，信息由必须相干耦合单独量子位的门处理。在许多系统中，量子位是自然耦合的，但这种始终在线的相互作用限制了可以实现的算法。耦合相互作用还可以在设置有附加控制布线的设备和电路中被引导。这可以通过调节半导体器件中的栅极电压或超导器件中的附加通量来实现。这样的控制信号必须被精确地施加（限制速度），并且附加的布线为噪声提供了路径，这导致去相干。在这里，我们展示了另一种方法来耦合利用退化掺杂硅晶体管的非线性行为。单个晶体管可以表现出大量的个体谐振，这些谐振被视为直流偏置器件的源极-漏极电流的变化。由于这些谐振的高品质因数，可以在频率空间中解决这些谐振。通过确保第三频率对应于两个单独共振之间的差异，在三频光谱中解决并耦合两个广泛分离的共振。非线性导致产生具有适当频率和相位关系的额外驱动信号以确保耦合，从而产生可用于快速状态操纵和门操作的额外光谱特征。
2010-03-10 cond-mat.mes-hall
Modulation-doped beta-(Al0.2Ga0.8)2O3/Ga2O3 Field-Effect Transistor
调制掺杂异质结构是实现高性能晶体管的高迁移率和更好的缩放特性的关键使能器。报道了利用硅δ掺杂在β（Al0.2Ga0.8）2 O3/Ga 2 O3异质结上实现调制掺杂二维电子气（2DEG）。使用电容电压测量确认了2DEG的形成。调制掺杂2DEG沟道用于实现调制掺杂场效应晶体管。在β-（Al0.2Ga0.8）2 O3/Ga 2 O3材料系统中的调制掺杂的演示可以使异质结器件用于高性能电子器件。
2017-06-28 cond-mat.mes-hall physics.app-ph
High Performance Single Layered WSe2 p-FETs with Chemically Doped Contacts
我们报道了基于单层（厚度约0.7 nm）WSe 2作为有源沟道的高性能p型场效应晶体管，其具有化学掺杂的源极/漏极接触和高κ栅极介电常数。顶栅单层晶体管在室温下表现出约250 cm 2/Vs的高有效空穴迁移率，约60 mV/dec的完美亚阈值摆幅，以及>10^6的ION/IOFF。特别注意的是，降低空穴注入的接触电阻，通过使用高功函数的Pd接触，以及退化的表面掺杂的接触图案化的NO2化学吸附WSe 2。这里的结果提出了一个有前途的材料系统和器件结构的p型单层晶体管具有优良的特性。
2012-06-21 cond-mat.mes-hall
Pure spin current transport in gallium doped zinc oxide
通过测量由铋取代钇铁石榴石（Bi：YIG）、镓掺杂氧化锌（Ga：ZnO）和铂组成的薄膜三层样品中的自旋霍尔磁阻（SMR），研究了纯自旋电流在氧化锌中的流动。我们调查的SMR幅度上的Ga：ZnO夹层的厚度的依赖关系，并比较Bi：YIG/Pt双层。我们发现，SMR幅度降低了近一个数量级后，插入Ga：ZnO中间层，并不断减少随着中间层厚度。然而，即使对于$12\;\mathrm{nm}$厚的Ga：ZnO夹层，SMR也保持有限。这些结果表明，纯自旋电流确实可以通过几个nm厚的简并掺杂氧化锌层传播。我们还观察到的温度和场的依赖性的SMR比较时，三层和双层的差异。最后，我们将我们的数据与基于自旋扩散的模型的预测进行比较。这表明，界面电阻在这些三层结构中的SMR幅度起着至关重要的作用。
2016-12-21 cond-mat.mes-hall
Dual Metal-Gate Planar Field-Effect Transistor for Electrostatically Doped CMOS Design
在本文中，我们通过模拟演示了静电掺杂和电可重构平面场效应晶体管（FET）结构的一般可用性。该器件的概念部分基于我们已经发表和制造的硅纳米线3D-FET技术。这种通用FET的技术关键特征包括绝缘体上硅（SOI）衬底上的肖特基S/D结，另外还可以使所提出的器件在高温下工作。晶体管载流子型，即n型或p型FET，可通过施加控制栅极电压在运行中电切换，这显著增加了数字集成电路中的灵活性和多功能性。
2014-05-29 cond-mat.mes-hall cond-mat.mtrl-sci
Carbon Nanotube Field-Effect Transistors With Integrated Ohmic Contacts and High-k Gate Dielectrics
高性能增强型半导体碳纳米管场效应晶体管（CNTF）是通过将欧姆金属管接触、高介电常数HfO 2膜作为栅绝缘体和静电掺杂的纳米管段作为源/漏电极组合而获得的。这些元件的组合提供高导通电流、约70-80 mV/十倍频程的亚阈值摆幅，并允许低关断电流和抑制双极传导。掺杂的源极和漏极方法类似于MOSFET的方法，并且可以在积极的垂直缩放下赋予纳米管FET优异的关断状态。这与具有金属源极/漏极的器件或通常称为肖特基势垒FET的器件相比具有重要的优点。
2003-12-16 cond-mat.mes-hall
High Current Density Vertical Tunneling Transistors from Graphene/Highly-Doped Silicon Heterostructures
石墨烯/硅异质结构作为用于各种电子和光子器件的新平台，如势垒电阻器、太阳能电池、光调制器和化学传感器，引起了极大的兴趣。迄今为止的研究主要集中在石墨烯和轻掺杂硅之间的结上，其中肖特基势垒被认为是载流子传输过程的主导因素。在这里，我们报告了一个系统的调查之间形成的异质结石墨烯和高掺杂硅载流子输运。通过改变硅掺杂水平和测量温度，我们表明，通过原生氧化物的隧穿效应的石墨烯/p++-Si异质结的载流子输运占主导地位。我们进一步证明，隧道电流可以有效地调制的外部栅极电场，导致在垂直隧穿晶体管。得益于高掺杂硅的大态密度，我们的隧穿晶体管可以提供超过20 A/cm 2的电流密度，比以前的石墨烯/绝缘体/石墨烯隧穿晶体管在相同的开/关比下高出约两个数量级。
2015-12-28 cond-mat.mes-hall cond-mat.mtrl-sci
Delta-doped Beta- Gallium Oxide Field Effect Transistor
我们报道了用快门脉冲技术通过等离子体辅助分子束外延生长的氧化镓（\b{eta} -Ga 2 O 3）中的硅δ掺杂。我们描述的生长过程，可用于实现高硅纳入氧化氧等离子体环境。Delta掺杂用于实现薄层（12 nm）低电阻层，薄层电阻为320欧姆/平方（迁移率为83 cm^2/Vs，积分薄层电荷为2.4 × 10^14 cm^-2）。采用载流子的单个δ掺杂片作为沟道以实现具有电流ID，MAX =292 mA/mm和Δ gM = 27 mS/mm的场效应晶体管。
2017-02-18 cond-mat.mes-hall physics.ins-det
Coulomb Oscillations of Indium-doped ZnO Nanowire Transistors in a Magnetic Field
我们报告的观察库仑振荡从本地化的量子点叠加在正常的跳跃电流在ZnO纳米线晶体管。库仑振荡可分辨到20 K。由于载流子运动受到洛伦兹力的作用，观察到了正的各向异性磁电阻。随着磁场的增加，磁场诱导的隧穿势垒透明性导致振荡幅度的增加。作为磁场的函数的能量偏移指示量子点中的电子波函数修改。
2010-11-05 cond-mat.mes-hall quant-ph
Highly sensitive, photon number resolving detectors mediated by phonons using $δ$-doped GaAs transistors
本文报道了一种基于二维电子气晶体管的光子数分辨探测器。当光子脉冲撞击在吸收区域上时，所产生的声子在2DEG中朝向表面附近的沟槽隔离纳米线晶体管弹道地消散。声子-电子相互作用在晶体管中诱导正电导，导致电流增加。利用这一原理，我们获得了高达85%的这种类型的探测器的内部量子效率。
2010-05-03 cond-mat.mes-hall physics.optics quant-ph
Self-aligned graphene field-effect transistors with polyethyleneimine doped source/drain access regions
我们报道了一种采用聚乙烯亚胺旋涂掺杂源极/漏极接入区制造自对准顶栅石墨烯场效应晶体管（GFET）的方法，与未掺杂器件相比，该方法导致接入电阻降低2倍，器件电特性改善2.5倍。Si/SiO $_2$衬底上的GFET具有高达6，300 cm $^2$ /Vs的高载流子迁移率。自对准旋涂掺杂适用于任意衬底上的GFET，如绝缘石英衬底上的GFET的性能提高3倍所证明的，其更适合于射频应用。
2012-11-06 cond-mat.mes-hall cond-mat.mtrl-sci
Ab-initio NEGF Perspective of Ultra-Scaled CMOS: From 2D-material Fundamentals to Novel Dynamically-Doped Transistors
使用精确的耗散DFT-NEGF原子模拟技术内的Wannier函数形式主义，我们给出了一个新的外观的亚10纳米缩放的可能性，为高性能CMOS应用。我们表明，良好的静电控制与高流动性的组合是至关重要的，以满足严格的路线图目标。对于由常规半导体材料（如Si、Ge或III-V族）制成的MOS晶体管，这些要求通常在小于10 nm的栅极长度处彼此对抗，并且尺寸缩放预期在12 nm栅极长度附近结束。我们证明，使用替代的2D沟道材料，如较少探索的HfS 2或ZrS 2，高驱动电流低至约6 nm，然而，是可以实现的。我们还提出了一种新的晶体管的概念，动态掺杂场效应晶体管，其规模比MOSFET的对应。与HfS 2等高迁移率材料结合使用时，它可以保持严格的高性能CMOS电流和竞争力的能量延迟性能，当使用单栅极架构和超紧凑设计缩小到1 nm栅极长度时。动态掺杂场效应晶体管进一步解决了超大规模器件和2D材料中掺杂的巨大挑战。
2020-10-14 cond-mat.mes-hall physics.app-ph
Single-Electron Transistor in Strained Si/SiGe Heterostructures
使用分裂栅极技术在调制掺杂硅/硅锗异质结构的二维电子气中形成横向量子点。采用电子束光刻来产生分裂栅极。通过向这些栅极施加负电压，下面的电子气被耗尽并且形成横向量子点，其尺寸可以通过栅极电压来调节。我们观察到单电子操作与库仑阻塞行为低于1 K。栅极漏电流得到很好的控制，表明这种类型的应用肖特基栅极最近遇到的问题是不是调制掺杂的Si/SiGe异质结构的固有限制，如已推测。
2005-08-10 cond-mat.mes-hall
Theory of phonon-drag thermopower of extrinsic semiconducting single-wall carbon nanotubes and comparison with previous experimental data
提出了一个计算简并掺杂半导体单壁碳纳米管（SWCNTs）声子拖曳热电势（$S^{g}$）的理论模型。详细计算了$S^{g}$随温度、管半径和费米能级位置的变化。我们推导出一个简单的解析表达式$S^{g}$，可以用来确定掺杂纳米管中的自由载流子密度。在低温下，$S^{g}$表现出载流子一维（1D）特性的活化行为特征。考虑到屏蔽效应，发现它们显著降低了$S^{g}$的大小。我们的研究结果与以前发表的实验数据进行了比较，在散装p掺杂单壁碳纳米管材料。在10-200 K的温度范围内，获得了一组一致的参数，极好的协议。鉴于这些系统的复杂性，这是一个惊人的结果。
2010-06-12 cond-mat.mes-hall
Configurable Electrostatically Doped High Performance Bilayer Graphene Tunnel FET
提出了一种基于双层石墨烯的静电掺杂隧道场效应晶体管（BED-TFET）。与边缘状态恶化关断状态性能的石墨烯纳米晶体管TFT不同，BED-TFT基于由源极、沟道和漏极区中的垂直电场引起的不同带隙而操作，而没有任何化学掺杂。晶体管的性能进行了评估，通过自洽量子输运模拟。该器件具有几个优点：1）超低功耗（VDD=0.1V），2）高性能（ION/IOFF>104），3）陡峭的亚阈值摆幅（SS<10 mv/dec），以及4）在制造后可在N-TFET和P-TFET之间电配置。在这里，BED-TFET的工作原理和它的性能灵敏度的器件设计参数进行了研究。
2016-05-05 cond-mat.mes-hall
Fabrication and characterization of an induced GaAs single hole transistor
我们制作了一个在未掺杂的AlGaAs-GaAs异质结的单孔晶体管，并进行了表征。我们的器件由p型量子点组成，使用电场而不是调制掺杂来填充。低温输运测量揭示了由于库仑阻塞引起的周期性电导振荡。我们发现，低频电荷噪声与调制掺杂GaAs单电子晶体管（SET）中的电荷噪声相当，并且几乎比硅SET中的电荷噪声好一个数量级。
2010-02-16 cond-mat.mes-hall
Electric-field-dependent spectroscopy of charge motion using a single-electron transistor
本文观察了氧化硅衬底上Al-AlO_x-Al单电子晶体管附近的背景电荷起伏。该晶体管设计采用了重掺杂衬底和顶栅，允许独立控制衬底和晶体管岛电位。通过对Si/SiO_2界面的控制充电，我们证明了涨落不能存在于Si层或隧道势垒中。结合大的测量信号幅度，这意味着缺陷必须位于非常接近氧化物表面。
2006-05-26 cond-mat.mes-hall
Ambipolar quantum dots in undoped silicon fin field-effect transistors
我们集成双极量子点在硅鳍场效应晶体管使用完全标准的互补金属氧化物半导体制造技术。我们用费米能级接近硅带隙中点位置的金属硅化镍代替传统的高掺杂源漏电极，实现了双极性。这种器件以双模式工作，或者作为经典场效应晶体管，或者作为单电子晶体管。我们实现了一个经典的逻辑非门在低温下通过调整两个相互连接的晶体管到相反的极性。在量子机制中，我们证明了稳定的量子点操作中的几个电荷载流子库仑阻塞制度的电子和空穴。
2018-07-11 cond-mat.mes-hall
GHz photon-activated hopping between localized states in a silicon quantum dot
我们讨论了在4.2K下，吉赫光子辐照对简并磷掺杂硅量子点的影响，特别是在栅引线上产生的电压偏移和一个或两个电子通过库仑阻塞解除而隧穿的影响。一个半解析模型，解释了实验观察到的主要特点。最终，这两种效应都可以提供一种有效的方式来通过微波脉冲光学控制和操作电隔离结构。在量子计算架构中，这些结果可能导致使用微波多路复用来操纵多量子位配置中的量子态。
2013-12-19 cond-mat.mes-hall
Detection of variable tunneling rates in silicon quantum dots
量子点（QD）中的单电子隧穿的可靠检测对于使用这类设备进行量子信息处理是至关重要的。在这里，我们报告的电荷传感在简并磷掺杂硅量子点的电容耦合单电子隧穿器件由相同的材料制成的装置。除了准确计数的量子点中的隧穿事件，我们表明，这种架构可以操作，以揭示量子点的输运特性的不对称性。实际上，当QD偏压改变时，检测器响应中的栅极电压偏移的观察是可变隧穿速率的指示。
2011-02-14 cond-mat.mes-hall
Low-dimensional light-emitting transistor with tunable recombination zone
我们目前的实验和数值研究的发光晶体管包括两个准横向结之间的二维电子和空穴气。这些光刻定义的结制造的调制掺杂GaAs/AlGaAs异质结构的蚀刻。在这种器件中，电子和空穴可以通过漏极和栅极电压被引导到相同的区域，从而限定了尺寸和位置可调的复合区。因此，它可以提供一个架构，通过分析发射光的复合区探测低维器件。
2006-08-17 cond-mat.mes-hall
High Mobility WSe2 p- and n-Type Field Effect Transistors Contacted by Highly Doped Graphene for Low-Resistance Contacts
我们报告了具有六方氮化硼钝化沟道和离子液体（IL）栅控石墨烯接触的n型和p型WSe 2场效应晶体管的制造。我们的输运测量揭示了本征沟道特性，包括在接近量子电导e2/h的特征电导率下的金属-绝缘体转变，在170 K下>107的高ON/OFF比，以及在160 K下约200 cm 2 V-1 s-1的大电子和空穴迁移率。将温度降低到77 K将电子的迁移率提高到~330 cm 2 V-1 s-1，将空穴的迁移率提高到~270 cm 2 V-1 s-1。我们将我们观察电子和空穴通道中的固有声子限制传导的能力归因于使用IL门控的通道和石墨烯接触电极之间的肖特基势垒的急剧减少。我们通过研究由单个石墨烯/WSe 2肖特基结组成的肖特基二极管来阐明这一过程。我们的研究结果表明，利用化学或静电高度掺杂的石墨烯的多功能，灵活和透明的低电阻欧姆接触到广泛的准二维半导体的可能性。关键词：MoS 2，WSe 2，场效应晶体管，石墨烯，肖特基势垒，离子液体栅
2014-05-21 cond-mat.mes-hall cond-mat.mtrl-sci
Single-hole transistor in p-type GaAs/AlGaAs heterostructures
通过AFM氧化光刻在p型、C掺杂的GaAs/AlGaAs异质结构中图案化单孔晶体管。在T=300 mK时观察到明显的库仑阻塞共振。从库仑金刚石测量中提取~ 1.5 meV的充电能量，与点的光刻尺寸一致。在库仑金刚石测量中没有激发态，以及库仑峰高的温度依赖性表明该点处于多能级输运状态。观察到大于估计的平均单粒子水平间距的峰间距的波动。
2005-10-21 cond-mat.mes-hall
Quantum Hall Effect in Electron-Doped Black Phosphorus Field-Effect Transistors
黑磷场效应晶体管的出现为二维电子系统的研究带来了新的可能性。在黑磷FET中，栅极诱导高度各向异性的2D电子和空穴气体。尽管黑磷中的2D空穴气已经达到导致观察到整数量子霍尔效应的高载流子迁移率，但是2D电子气（2DEG）的样品质量的改善仅是适度的;量子霍尔效应仍然难以捉摸。在这里，我们获得高品质的黑磷2DEG通过定义的2DEG区域与预图案化的石墨局部栅极。石墨局域栅屏蔽了2DEG中的杂质势。更重要的是，它静电地定义了2DEG的边缘，这有助于在量子霍尔机制中形成定义良好的边缘通道。这些改进使我们能够在掺电子的黑磷FET中精确地观察到量子化的霍尔平台。在高磁场下的磁输运测量进一步揭示了大的有效质量和增强的Landé g因子，这表明黑磷2DEG中存在强的电子-电子相互作用。这种强相互作用可能导致分数量子霍尔机制中的奇异多体量子态。
2018-09-20 cond-mat.mes-hall cond-mat.mtrl-sci
Electric field induced charge noise in doped silicon: ionization of phosphorus donors
本文报道了在不同磷掺杂浓度的硅衬底上进行的低频电荷噪声测量。测量进行与铝单电子晶体管（SET）在毫开尔文温度下，其中基板是在绝缘制度。通过测量SET库仑振荡，我们发现在更重掺杂的衬底上存在依赖于栅极电压的电荷噪声。该电荷噪声，其被认为具有1/f光谱，归因于电场诱导的电子从其磷施主电势的隧穿。
2005-11-10 cond-mat.mes-hall
Exciton manifolds in highly ambipolar doped WS2
二维半导体中的单粒子和多粒子特性的解纠缠及其对高载流子浓度的依赖性是通过纯光学手段进行实验研究的挑战。我们建立了一种电解质门控WS 2单层场效应结构，能够将费米能级从价态转移到导带，适合于光学跟踪激子结合以及弱掺杂制度中的单粒子带隙能量。结合光谱成像椭圆偏振和光致发光光谱跨越大的n-和p-型掺杂与载流子密度高达10^14 cm-2，使研究屏蔽现象和丰富的激子流形的起源是有争议的文献中讨论的掺杂相关的演变。我们发现，在光致发光实验中，两个最突出的发射带是由于自旋禁戒和动量禁戒电荷中性激子的声子激活的复合。所观察到的带间跃迁红移和急剧减弱下电子或空穴掺杂。这种场效应平台不仅适用于激子流形的研究，而且适用于低温下简并掺杂原子薄量子材料的光学和输运联合测量。
2022-08-17 cond-mat.mes-hall cond-mat.mtrl-sci
Scaling Properties of Ge-SixGe1-x Core-Shell Nanowire Field Effect Transistors
我们展示了高性能的Ge-SixGe 1-x核壳纳米线场效应晶体管的制造与高掺杂的源极和漏极，并系统地研究其缩放特性。高掺杂的源极和漏极区域通过低能量硼注入来实现，这使得有效的载流子注入具有比纳米线电阻低得多的接触电阻。我们提取关键的器件参数，如本征沟道电阻，载流子迁移率，有效沟道长度，和外部接触电阻，以及基准器件的开关速度和ON/OFF电流比。
2009-12-09 cond-mat.mes-hall cond-mat.mtrl-sci
First Principle-based Analysis of Single-Walled Carbon Nanotube and Silicon Nanowire Junctionless Transistors
由硅制成的无结晶体管以前已经通过实验和模拟得到了证明。无结器件不需要制造突变的源极-漏极结，因此可以更容易地在侵蚀性几何形状中实现。在本文中，我们探讨了一个类似的架构，积极规模的设备与掺杂的碳纳米管（CNT）组成的通道。研究了n型和p型掺杂的栅全包围（GAA）场效应晶体管（FET）结构。基于CNT的无结FET的电流-电压特性和亚阈值特性与具有可比尺寸的无结硅纳米线（SiNW）FET进行比较。尽管CNT沟道的导通电流较高，但由于CNT带隙较小，与硅器件相比，器件特性较差。
2013-03-15 cond-mat.mes-hall
P-type polar transition of chemically doped multilayer MoS2 transistor
n型和p型MoS 2 FET的可访问性对于涉及MoS 2的互补器件应用是必要的。然而，由于在金属-MoS 2界面处导致高Rc的钉扎效应和MoS 2材料固有的强n型特性，MoS 2 PFET很少实现。在本研究中，我们通过可控化学掺杂实现了一种高性能的多层MoS 2 PFET，其在室温下具有107的优异的开/关比和72 cm 2/Vs的最大空穴迁移率，并且在133 K下这些值进一步超过109和132 cm 2/Vs。此外，我们还发现大的Rc阻碍了MoS_2 FET从n型到p型的极性转变，同时沟道Rs限制了PFET的Ion。因此，降低高功函数金属-MoS_2界面处的Rc和沟道p型掺杂是实现高性能MoS_2 PFET的必要条件。在高性能PFET的基础上，我们成功地实现了一个集成NFET和PFET的MoS 2 CMOS反相器。
2015-12-09 cond-mat.mes-hall cond-mat.mtrl-sci
Improving Performance of Tin-Doped-Zinc-Oxide Thin-Film Transistors by Optimized Multi-Stacked Active-Layer Structures
本文研究了具有不同沟道结构的薄膜晶体管（TFT）的性能，包括单有源层（SAL）Sn-Zn-O（TZO）、双有源层（DAL）In-Sn-O（ITO）/TZO和三有源层（TAL）TZO/ITO/TZO。TAL TFT被发现结合了SAL TFT（低关态电流）和DAL TFT（高迁移率和低阈值电压）的优点。所提出的TAL TFT表现出优异的电性能，例如，2*10^8的高开-关态电流比、0.52V的低阈值电压、145.2cm2/Vs的高饱和迁移率以及3.3pA的低关态电流。研究了ITO和TZO薄膜的表面形貌和特性，发现TZO薄膜为C轴取向结晶（CAAC）。推导了一个简化的电阻模型来解释TAL TFT的高沟道电阻。最后，我们也讨论了不同通道长度的薄膜晶体管，以显示我们制程的稳定性与均匀性。由于其低加工温度、优越的电气性能和低成本，具有拟议的TAL通道配置的TFT对于需要使用热敏聚合物基板的柔性显示器来说非常有前途。
2019-08-24 cond-mat.mes-hall physics.app-ph
Non-Arrhenius conduction due to the interface-trap-induced disorder in X-doped amorphous InXZnO thin-film transistors
制备了沟道由In-X-Zn氧化物（IXZO）和X掺杂物（Ga、Sb、Be、Mg、Ag、Ca、Al、Ni和Cu）组成的薄膜晶体管，并在77 K <T<300 K范围内的选定温度下测量了它们的I-V特性。低场迁移率，亩，和界面缺陷密度，Nst提取的特性为每个研究的IXZO。在较高的温度下，迁移率遵循阿克里尼乌斯定律，并随着温度的降低而增加，逐渐转化为exp [-（T0/T）1/4]变化。我们发现mu（T，Nst）遵循mu 0 exp [-Eaeff（T，Nst）/kT]，T依赖的有效活化能Eaeff（T，Nst）解释了数据，揭示了在较高T下Eaeff和Nst之间的线性相关性。Eaeff（T，Nst）的温度变化使用假设氧化物中的传导迁移率边缘Ec值的随机分布的模型来评估，所述传导迁移率边缘Ec值源于由界面陷阱分布中的无序引起的空间波动。对于一个高斯分布的Ec，激活能Eaeff（T，Nst）与1/T线性变化，令人满意的帐户上获得的所有研究IXZO的数据。该模型还表明，Eaeff（T，Nst）是一个线性函数的Nst在一个固定的T，这解释了指数下降的mu与NST。
2015-05-16 cond-mat.mes-hall cond-mat.mtrl-sci
Band Gap Engineering of Nitrogen-Doped Monolayer WSe$_2$ Superlattice and its application to Field Effect Transistor
National Yang Ming Chiao Tung University（国立阳明交通大学）
研究通过周期性氮掺杂单层WSe₂超晶格实现带隙工程，优化FET性能，发现6行和8行结构在阈值电压和稳定性方面更优。
2025-10-02 cond-mat.mes-hall
Performance Comparison of Graphene Nanoribbon FETs with Schottky Contacts and Doped Reservoirs
我们提出了一个原子的3D模拟研究的石墨烯纳米管（GNR）肖特基势垒（SB）FET和晶体管与掺杂的水库（MOSFET）的非平衡格林函数（NEGF）形式主义的泊松方程和薛定谔方程的自洽解决方案。理想的MOSFET在数字和THz应用中表现出略好的电气性能。非理想性对器件性能的影响进行了研究，考虑到存在的单空位，边缘粗糙度和电离杂质沿通道。一般来说，MOSFET比SBFET表现出更稳健的特性。边缘粗糙度和单空位缺陷在很大程度上影响这两种器件类型的性能。
2008-07-10 cond-mat.mes-hall
High Current Density in Monolayer MoS$_2$ Doped by AlO$_x$
半导体在晶体管、光电子学和热电学中的应用需要稳定的掺杂。然而，这对于二维（2D）材料是具有挑战性的，其中现有方法要么与常规半导体处理不兼容，要么引入时间依赖性滞后行为。在这里，我们表明，低温（< 200 $^\circ$ C）的亚化学计量的AlO $_x$提供了一个稳定的n掺杂层的单层MoS $_2$，与电路集成兼容。该方法在通过化学气相沉积生长的单层MoS $_2$的晶体管中实现了> 2 × 10 $^{13}$ 1/cm $^2$的载流子密度、低至约7 kOhm/sq的薄层电阻和约480 Ohm.um的良好接触电阻。我们还达到了近700 μ A/μ m（>110 MA/cm $^2$）的记录电流密度在这个三原子厚的半导体，同时保持晶体管的开/关电流比> $10^6$。最大电流最终受到自热的限制，并且在器件散热更好的情况下可以超过1 mA/um。这种掺杂的MoS $_2$器件的截止电流为0.1 nA/um，接近国际技术路线图所要求的几个低功率晶体管指标
2020-12-30 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Engineering single donor detectors in doped silicon
我们证明了工程的可能性，直接从磷掺杂的量子点的结构，以及复杂的电子动力学在冷却过程中的固有玻璃态行为的使用的单施主晶体管。在低温和磁场中的器件的表征表明，单施主可以在隧道势垒之一附近被静电隔离，具有单或双占据。基于电容的模拟很好地支持了这样的模型。通过观察邻近的电容耦合的半连接双量子点的电荷稳定性图，证明了利用这种孤立施主的D0作为电荷检测器的能力。
2022-09-01 cond-mat.mes-hall
Double carrier transport in electron doped region in black phosphorus FET
在薄膜黑磷（BP）场效应晶体管（FET）器件中观察到高电子掺杂区的双载流子输运。用六方氮化硼（h-BN）薄膜封装典型厚度为15 nm的BP薄膜，以避免因空气暴露而劣化。它们的霍尔迁移率在4.2 K时在空穴和电子掺杂区分别达到5300 cm 2/Vs和5400 cm 2/Vs。在电子掺杂区，电导率与栅压的关系呈现出反常的肩状结构。此外，在肩部以上的栅极电压下，磁阻变为正，并且出现额外的缓慢的Shubnikov-de Haas振荡。这些结果强烈地暗示了第二载波的出现，其起源于具有局部带边的第二子带。
2018-11-06 cond-mat.mes-hall
Towards low-dimensional hole systems in Be-doped GaAs nanowires
GaAs是量子器件开发的核心，但很少用于基于硅锗的量子器件，而InAs，InSb和SiGe则起着主导作用。p型GaAs纳米线为研究具有强自旋轨道效应的强限制0 D和1D空穴系统提供了一条途径，推动了我们开发具有Be掺杂p型GaAs纳米线、AuBe合金接触和图案化局部栅电极的纳米线晶体管，以制造纳米线为基础的量子空穴器件。我们报告的纳米线晶体管与传统的衬底背栅和EBL定义的金属/氧化物顶栅生产的GaAs纳米线与三种不同的Be掺杂密度和各种AuBe接触处理配方。我们发现，接触退火只带来了较小的改善，在较低的退火温度和短的退火时间的条件下的中度掺杂的器件。我们只获得了良好的晶体管性能的中度掺杂，与传导冻结在低温下低掺杂的纳米线和无法达到一个明确的关断状态下门控的高掺杂的纳米线。我们最好的器件在T = 4 K时通态电导率为95 nS，关态电导率为2 pS，通断比约为$10^{4}$，亚阈值斜率为50 mV/dec。最后，我们制作了一个具有适度掺杂纳米线的器件，该器件具有退火接触和多个顶栅。顶栅扫描显示在亚阈值区域中的平台，其在单独的冷却中是可再现的，并且指示可能的电导量化，突出了在该材料系统中未来量子器件研究的潜力。
2017-04-13 cond-mat.mes-hall quant-ph
Probing the Quantum States of a Single Atom Transistor at Microwave Frequencies
应用GHz频率来控制单个$P$原子的量子态的能力是基于施主的硅量子计算中的量子位控制所需的快速门脉冲的基本要求。在这里，我们证明了纳秒精度在所有外延单原子晶体管施加激励信号的频率高达$\approx$ 13 GHz的重磷掺杂硅引线。这些测量允许区分单原子的激发态和一维引线中的态密度。我们的脉冲光谱实验证实了在能量$\approx$ 9毫电子伏的激发态的存在下，与硅中单个$P$供体的第一激发态一致。该第一激发态到地的弛豫率估计大于2.5 GHz，与理论预测一致。这些结果代表了一个原子级精确的单原子晶体管器件在射频激发下的行为的系统调查。
2017-02-27 cond-mat.mes-hall
Electrically Reconfigurable Dual Metal-Gate Planar Field-Effect Transistor for Dopant-free CMOS
在本文中，我们通过模拟证明了静电掺杂的可行性，因此可重构的平面场效应晶体管（FET）结构，这是基于我们已经制造和出版的硅纳米线（SiNW）设备。这种双栅通用FET的技术基石包含绝缘体上硅（SOI）衬底上的肖特基S/D结。晶体管类型，即n型或p型FET，可通过施加适当的控制栅极电压在运行中电选择，这显著增加了数字集成电路设计中的通用性和灵活性。
2014-04-10 cond-mat.mes-hall cond-mat.mtrl-sci
Coulomb blockade in a nanoscale phosphorus-in-silicon island
本文研究了硅单电子晶体管的低温电输运特性。岛和引线由通过聚合物抗蚀剂掩模的离子注入实现的图案化的磷掺杂区域限定。在该器件中，一个50 nm直径的岛，含有约600个施主，并具有金属态密度，通过未掺杂的硅隧道势垒与源极和漏极引线分离。中心岛和隧道势垒由场效应晶体管几何形状中的表面栅极覆盖，从而允许控制引线和岛之间的耦合。测量了掺杂岛充电引起的库仑阻塞，观察到振荡周期是恒定的，而充电能量依赖于表面栅电压。我们讨论了在这些结构中接近少数电子制度的可能性，目的是观察和操纵离散的量子力学状态。
2006-02-21 cond-mat.mes-hall
A Comprehensive Study of Charge-Carrier Mobility in Double Lateral-Gate Silicon Junctionless Transistors
Laye Rooyan Part, Isfahan Science and Technology Town（拉耶鲁扬部分，伊斯法罕科技城）；Department of Physics, Isfahan University of Technology（伊斯法罕理工大学物理系）；Institute of Microengineering and Nanoelectronics, Universiti Kebangsaan Malaysia（马来西亚国立大学微工程与纳米电子研究所）；Department of Electrical and Computer Engineering, University of Texas at Dallas（德克萨斯大学达拉斯分校电气与计算机工程系）
该研究结合TCAD Sentaurus模拟与实验，分析气隙侧栅极双侧栅极硅无结晶体管的电荷载流子迁移率，揭示其低杂质散射等优势，为器件电荷转移提供全面认识。
2026-08-25 cond-mat.mes-hall physics.app-ph
Field-effect transistors of high-mobility few-layer SnSe$_{2}$
我们报告的传输性能的机械剥离的少层SnSe $_{2}$薄片，其流动性被发现与四个探针测量为~85厘米$^{2}$ V $^{-1}$ s $^{-1}$在300 K，高于大多数的少层过渡金属二硫属化物（TMD）。随着温度的降低，迁移率强烈增加，表明声子有限的运输。半导体SnSe $_{2}$的导电性显示出金属的行为，这是由涉及迁移率和载流子密度的不同温度依赖性的两个竞争因素解释的。费米能级被发现是87 meV以下的导带最小值（CBM）在300 K和12 meV以下的CBM在78 K，从重n型掺杂。先前的研究已经发现SnSe $_{2}$场效应晶体管（FET）非常难以关断。我们发现的限制因素是薄片的厚度相比，最大耗尽宽度。利用完全耗尽的器件，我们能够实现~10 $^{5}$的电流开关比。这些结果表明SnSe 2作为二维半导体材料的巨大潜力，并有助于我们理解其他重掺杂二维材料。
2016-09-13 cond-mat.mes-hall
Near-thermal limit gating in heavily-doped III-V semiconductor nanowires using polymer electrolytes
掺杂是降低纳米线晶体管导通电阻的常见途径，但具有限制。高掺杂水平导致栅极性能的显著损失，并最终导致栅极完全失效。我们表明，电解质门控仍然有效，即使在我们的GaAs纳米线中的Be掺杂是如此之高，传统的金属氧化物栅极失败。在这种情况下，我们获得了亚阈值摆幅和接触电阻的组合，超过了现有的最好的p型纳米线MOSFET。我们的亚阈值摆幅为75 mV/dec，在室温热极限的25%以内，与n-InP和n-GaAs纳米线MOSFET相当。我们的研究结果开辟了一条新的道路，以扩大纳米线晶体管的性能和应用，并激励进一步的工作，改善纳米器件应用的固体电解质。
2018-02-06 cond-mat.mes-hall cond-mat.soft
Cryogenic instrumentation for fast current measurement in a silicon single electron transistor
我们提出了一种实现的高带宽仪器在低温和稀释制冷机操作，具有优势的方法，使用射频单电子晶体管或跨谐放大器。低温电子进行更快的测量比室温电子的能力进行了研究，通过使用磷掺杂的单电子晶体管。我们成功地实现了单次激发技术，并用于实时观测量子态的衰变。讨论了各种测量策略，并对电子加热和噪声的后果进行了分析。
2010-06-02 cond-mat.mes-hall cond-mat.mtrl-sci
Tunable Band Gap and Doping Type in Silicene by Surface Adsorption: towards Tunneling Transistors
采用第一性原理计算系统地研究了硅烯在5种过渡金属（Cu，Ag，Au，Pt，Ir）原子上的吸附结构和电子性质.我们发现这种吸附可以在掺杂硅烯的狄拉克点处产生带隙。掺杂的硅烯可以达到0.23 eV的带隙，同时保持一个相对较小的有效质量约0.1 me，从而具有高的载流子迁移率估计为50000 cm 2/Vs。P型掺杂和中性状态是实现在硅烯中的Ir和Pt吸附，分别，而n型掺杂是由Cu，Ag和Au吸附。在此基础上，本文提出了硅烯p-i-n隧穿场效应晶体管（TFET），并用第一性原理和半经验方法进行了模拟。硅烯TFET的开关比为10^3，亚阈值摆幅为90 mV/dec，通态电流为1 mA/μm。这种通态电流甚至大于大多数其他现有TFFET的通态电流。
2013-12-16 cond-mat.mes-hall cond-mat.mtrl-sci physics.comp-ph
Controlled single electron transfer between Si:P dots
我们演示了Si：P双点的电控制，其中电势由纳米级磷掺杂区域限定。每个点含有大约600个磷原子，直径接近30 nm。在应用程序的差分偏置的点，观察到电子转移，使用单电子晶体管在直流和射频模式作为电荷检测器。随着量子点缩小到几个甚至单个原子的可能性，这些结果为硅中一类新的精密掺杂量子点开辟了道路。
2006-02-21 cond-mat.mes-hall
Low-energy electron-irradiation effect on transport properties of graphene field effect transistor
我们研究了低能量电子束照射到10 keV的石墨烯基场效应晶体管的影响。我们制造金属双层电极以接触$_2$上的单层和双层石墨烯薄片，获得比接触电阻率$ρ_c \simeq 19 kΩμm^2$和高达4000 cm $^2$ V $^{-1}$ s $^{-1}$的载流子迁移率。通过使用高掺杂的p-Si/SiO $_2$衬底作为背栅，我们分析了器件的输运特性以及对压力和电子轰击的依赖性。我们表明，低能量照射是有害的晶体管电流能力，导致接触电阻的增加和载流子迁移率的减少，即使在电子剂量低至30 $e^-/nm^2$。我们还表明，经过几次重复的电气测量后，被照射的设备恢复到原始状态。
2016-08-02 cond-mat.mes-hall cond-mat.mtrl-sci
Transport through the Interface between a Semiconducting Carbon Nanotube and a Metal Electrode
我们报道了半导体碳纳米管和金属电极之间的接触处的肖特基势垒的隧道电导的数值研究。在平面栅模型中，p掺杂区和n掺杂区之间的不对称性主要取决于电极费米能级和碳纳米管带隙之间的差异。我们定量地展示了栅极/纳米管的距离是如何重要的，以获得大的开-关比。我们解释的弯曲的电流与栅极电压的过渡从热激活区的隧穿区。碳纳米管场效应晶体管的实验结果得到了很好的协议。
2002-06-24 cond-mat.mes-hall
