新型高温静电掺杂平面场效应晶体管

静电掺杂石墨烯中的等离子体激元

Plasmons in electrostatically doped graphene

石墨烯作为一种低损耗等离子体材料，其等离子体特性可以通过静电掺杂来控制，这引起了人们的高度期望。在这里，我们分析现实的配置，产生不均匀的掺杂，与迄今为止在纳米结构石墨烯等离子体激元的研究中假设的情况相反。具体来说，我们调查背栅带，共面带对放置在相反的电位，和个别的丝带受到一个统一的电场。背栅带和带对中的等离子体激元类似于均匀掺杂带的等离子体激元，只要费米能量适当地缩放以补偿有限尺寸效应，例如边缘处载流子密度的发散。相比之下，暴露于均匀场的带的等离子体激元表现出明显不同于均匀掺杂带的明显色散和空间分布。我们的研究结果提供了一个路线图，以了解石墨烯等离子体在现实的静电掺杂条件下。

基于单层二维半导体异质结的垂直晶体管工作原理

Operating Principles of Vertical Transistors Based on Monolayer Two-Dimensional Semiconductor Heterojunctions

对一种基于双栅原子薄异质结的垂直晶体管进行了理论研究。p型和n型晶体管操作都可以通过使用两个栅极中的一个作为开关栅极来方便地实现。由于漏致耗尽和隧道势垒层的缺乏，晶体管显示出良好的饱和输出I-V特性。由于作为切换机制的带通滤波，亚阈值斜率可以低于超声波极限。原子级薄的垂直PN异质结可以从II型异质结静电调制到断裂带隙对准，这对于最大化导通电流是优选的。

静电掺杂人工三层石墨烯的宽带太赫兹调制

Broadband Terahertz Modulation in Electrostatically-doped Artificial Trilayer Graphene

利用太赫兹时域光谱技术（THz-TDS），报道了一种在氧化硅衬底上随机堆叠三层石墨烯（TLG）的太赫兹光调制器。在这里，TLG的费米能级的栅极调谐提供了太赫兹传输调制的基本基础。我们测量了15%的变化，在太赫兹传输的这种设备在很宽的频率范围内（0.6-1.6THz）。我们还观察到在时域信号中>80%的强吸收和电导率的频率独立性。此外，与以前的研究不同，我们发现，作为石墨烯的栅电极的底层硅衬底在施加偏压下也表现出对透射的THz辐射的实质性调制。

电掺杂二维晶体管的标度理论

Scaling Theory of Electrically Doped 2D Transistors

在这封信中，它表明，现有的缩放理论的化学掺杂晶体管不能应用到新的类电掺杂的2D晶体管和等效氧化物厚度（EOT）的概念是不适用的了。因此，一个新的标度理论的基础上开发的2D泊松方程的解析解。全带原子量子输运模拟验证了理论，并表明关键的设计参数是物理氧化层厚度和栅极之间的距离。因此，最优化的电掺杂器件是栅极和最薄氧化物之间具有最小间距的器件，而不是最小EOT的器件。

简并掺杂Si单电子晶体管中局域态的微波辅助输运

Microwave-assisted transport via localized states in degenerately doped Si single electron transistors

研究了简并掺杂硅单电子晶体管的谐振微波辅助和直流输运。通过局域杂质态跳跃的基础上开发的模型，并首次用于解释直流温度依赖性和交流响应。特别是，非单调的功率依赖性的照射下的共振电流被证明是一致的空间拉比振荡这些局域态之间。

基于电掺杂源/漏的可动态配置硅纳米线场效应晶体管

A Dynamically Configurable Silicon Nanowire Field Effect Transistor based on Electrically Doped Source/Drain

在本文中，我们提出了一种可配置的场效应晶体管（FET），其中不仅极性（n型和p型），而且FET的导电机制也可以动态配置。因此，我们可以拥有两种类型的器件，高性能MOSFET和低功耗TFET，用于计算和功耗高效的片上系统（SoC）产品。校准后的3D-TCAD仿真结果验证了可配置FET的特性和功能，并与静态常规MOSFET（或TFET）显示出良好的一致性。

无杂质掺杂的肖特基集电极双极晶体管的设计与性能

Schottky Collector Bipolar Transistor without Impurity Doped Emitter and Base: Design and Performance

在本文中，我们报告了一种替代的方法，实现肖特基集电极双极晶体管，而不掺杂的SOI薄膜。使用不同的金属功函数电极，在本征硅膜中诱导电子和空穴以分别产生n发射极和p基极区。使用二维器件模拟，所提出的设备的性能进行了评估。我们的结果表明，电荷等离子体为基础的双极晶体管肖特基集电极具有较高的电流增益和更好的截止频率相比，其传统的同行。

WS $_2$表面的静电诱导超导电性

Electrostatically Induced Superconductivity at the Surface of WS$_2$

我们研究通过离子液体栅控场效应晶体管（FET）的基础上剥离晶体的半导体WS $_2$的运输。在电子积累时，在表面密度接近或刚好大于10 $^{14}$ cm $^{-2}$时，输运表现出金属行为，表面电阻率在冷却时显著降低。作为温度和磁场的函数的详细表征清楚地显示了在临界温度$T_c \approx 4$ K以下发生栅极诱导的超导转变，这一发现代表了钨基半导体过渡金属二硫属化物中超导性的首次证明。我们研究了超导性的性质，并发现显着的不均匀性，起源于从WS $_2$表面的冻结的离子液体的局部分离。尽管不均匀性，我们发现，在所有的情况下，观察到一个充分发展的零电阻状态，不同的属性的设备表现出的Berezinskiiii-Kosterlitz-无过渡的行为特征，因为它可以预期的二维性质的静电积累的电子系统。

集成欧姆接触和高k栅介质的碳纳米管场效应晶体管

Carbon Nanotube Field-Effect Transistors With Integrated Ohmic Contacts and High-k Gate Dielectrics

高性能增强型半导体碳纳米管场效应晶体管（CNTF）是通过将欧姆金属管接触、高介电常数HfO 2膜作为栅绝缘体和静电掺杂的纳米管段作为源/漏电极组合而获得的。这些元件的组合提供高导通电流、约70-80 mV/十倍频程的亚阈值摆幅，并允许低关断电流和抑制双极传导。掺杂的源极和漏极方法类似于MOSFET的方法，并且可以在积极的垂直缩放下赋予纳米管FET优异的关断状态。这与具有金属源极/漏极的器件或通常称为肖特基势垒FET的器件相比具有重要的优点。

可调谐石墨烯单电子晶体管

Tunable Graphene Single Electron Transistor

我们报告了石墨烯单电子晶体管的电子输运实验。该器件由通过两个窄的石墨烯收缩连接到源极和漏极的石墨烯岛组成。它是静电可调的三个横向石墨烯栅极和一个额外的背栅。隧道耦合是栅电压的强非单调函数，表明势垒中存在局域态。我们研究了隧道能隙的能量尺度、收缩区的共振和库仑阻塞共振。从库仑金刚石测量在不同的设备配置（即障碍配置），我们提取的充电能量为3.4毫电子伏，并估计一个特征的能量尺度为10毫电子伏的收缩共振。

具有掺杂池和真实几何结构的碳纳米管场效应晶体管性能的三维模拟研究

A Three-dimensional simulation study of the performance of Carbon Nanotube Field Effect Transistors with doped reservoirs and realistic geometry

在这项工作中，我们模拟了预期的器件性能和碳纳米管场效应晶体管（CNT-FET）的缩放前景，掺杂源极和漏极扩展。模拟的基础上的3D泊松-薛定谔方程与开放边界条件的自洽的解决方案，在非平衡格林函数形式主义，其中任意的门的几何形状和设备架构可以被认为是。对不同栅结构和几何参数的短沟道效应的研究表明，双栅器件具有准理想的亚阈值斜率和DIBL，而不需要极薄的栅沟道。对具有平行碳纳米管的器件的探索表明，每单位宽度的电流可以显著大于硅对应物，而高频性能非常有前途。

原子型硼掺杂石墨烯场效应晶体管：实现单极特性的途径

Atomistic Boron-Doped Graphene Field Effect Transistors: A Route towards Unipolar Characteristics

我们报告了掺硼石墨烯基场效应晶体管现实模型的完整量子模拟，包括基于DFT计算的原子细节。我们表明，三维（3D）泊松方程和薛定谔方程的自洽解与紧束缚哈密顿量的表示管理，以准确地再现孤立的硼掺杂石墨烯纳米颗粒的DFT结果。使用三维泊松/薛定谔求解器内的非平衡格林函数（NEGF）的形式主义，自洽计算的栅极屏蔽的散射电位引起的硼杂质已执行，允许的理论探索的晶体管特性的可调谐性。发现随着硼浓度的增加，硼掺杂的石墨烯晶体管接近单极行为，并且通过调节化学掺杂剂的密度，可以精细地调节电子-空穴传输不对称性。相应地，观察到器件中的迁移率间隙的开始。虽然计算的不对称性不足以保证适当的设备操作，我们的结果代表了改进的传输特性的方向的第一步，特别是，开发的模拟策略是一个强大的新工具，用于建模掺杂的石墨烯纳米结构。

掺杂碳纳米管作为源/漏极的碳纳米管晶体管的性能优势预测

Predicted Performance Advantages of Carbon Nanotube Transistors with Doped Nanotubes as Source/Drain

大多数碳纳米管场效应晶体管（CNTF）直接将金属源极/漏极接触附接到本征纳米管沟道。当栅极氧化物厚度减小时，这种晶体管显示出强双极导电，即使当电子（或空穴）的肖特基势垒为零时也是如此。由此产生的漏电流，这与漏极电压呈指数增加，限制了这种设备的潜在应用。在本文中，我们使用数值模拟表明，如果可以实现基于CNT的金属氧化物半导体（MOS）FET通过使用重掺杂的CNT部分作为源极和漏极，双极导电将被抑制，漏电流将被减少，并且由源漏隧穿施加的缩放限制将被扩展。通过消除源极和沟道之间的肖特基势垒，晶体管将能够提供更多的导通电流。这种器件的漏电流将由CNT的全带隙（而不是SB CNTF的带隙的一半）和带到带隧穿控制。这些因素将取决于纳米管的直径和电源电压。

调制掺杂β-（Al0）2 O3/ Ga2O3场效应晶体管

Modulation-doped beta-(Al0.2Ga0.8)2O3/Ga2O3 Field-Effect Transistor

调制掺杂异质结构是实现高性能晶体管的高迁移率和更好的缩放特性的关键使能器。报道了利用硅δ掺杂在β（Al0.2Ga0.8）2 O3/Ga 2 O3异质结上实现调制掺杂二维电子气（2DEG）。使用电容电压测量确认了2DEG的形成。调制掺杂2DEG沟道用于实现调制掺杂场效应晶体管。在β-（Al0.2Ga0.8）2 O3/Ga 2 O3材料系统中的调制掺杂的演示可以使异质结器件用于高性能电子器件。

用于无掺杂CMOS的电可重构双金属栅平面场效应晶体管

Electrically Reconfigurable Dual Metal-Gate Planar Field-Effect Transistor for Dopant-free CMOS

在本文中，我们通过模拟证明了静电掺杂的可行性，因此可重构的平面场效应晶体管（FET）结构，这是基于我们已经制造和出版的硅纳米线（SiNW）设备。这种双栅通用FET的技术基石包含绝缘体上硅（SOI）衬底上的肖特基S/D结。晶体管类型，即n型或p型FET，可通过施加适当的控制栅极电压在运行中电选择，这显著增加了数字集成电路设计中的通用性和灵活性。

化学掺杂接触的高性能单层WSe2 p-FET

High Performance Single Layered WSe2 p-FETs with Chemically Doped Contacts

我们报道了基于单层（厚度约0.7 nm）WSe 2作为有源沟道的高性能p型场效应晶体管，其具有化学掺杂的源极/漏极接触和高κ栅极介电常数。顶栅单层晶体管在室温下表现出约250 cm 2/Vs的高有效空穴迁移率，约60 mV/dec的完美亚阈值摆幅，以及>10^6的ION/IOFF。特别注意的是，降低空穴注入的接触电阻，通过使用高功函数的Pd接触，以及退化的表面掺杂的接触图案化的NO2化学吸附WSe 2。这里的结果提出了一个有前途的材料系统和器件结构的p型单层晶体管具有优良的特性。

石墨烯场效应晶体管的半解析量子模型

Semianalytical quantum model for graphene field-effect transistors

我们开发了一个半解析模型单层石墨烯场效应晶体管的弹道极限。两种类型的设备被认为是：在第一个设备中，源极和漏极区掺杂的电荷转移与肖特基接触，而在第二个设备中，源极和漏极区静电掺杂的背栅。该模型捕获了影响两种器件的操作的两个重要效应：（i）源极和漏极区域中的有限态密度，其限制了可用于传输的态的数量并且可以负责负输出差分电阻效应，以及（ii）跨越源极-沟道和漏极-沟道界面处的电势台阶的量子隧穿。通过与自洽非平衡格林函数求解器的比较，我们表明，我们的模型提供了非常准确的结果，这两种类型的设备，在偏置区域的准饱和，以及在负微分电阻。

石墨烯/高掺杂硅异质结高电流密度垂直隧穿晶体管

High Current Density Vertical Tunneling Transistors from Graphene/Highly-Doped Silicon Heterostructures

石墨烯/硅异质结构作为用于各种电子和光子器件的新平台，如势垒电阻器、太阳能电池、光调制器和化学传感器，引起了极大的兴趣。迄今为止的研究主要集中在石墨烯和轻掺杂硅之间的结上，其中肖特基势垒被认为是载流子传输过程的主导因素。在这里，我们报告了一个系统的调查之间形成的异质结石墨烯和高掺杂硅载流子输运。通过改变硅掺杂水平和测量温度，我们表明，通过原生氧化物的隧穿效应的石墨烯/p++-Si异质结的载流子输运占主导地位。我们进一步证明，隧道电流可以有效地调制的外部栅极电场，导致在垂直隧穿晶体管。得益于高掺杂硅的大态密度，我们的隧穿晶体管可以提供超过20 A/cm 2的电流密度，比以前的石墨烯/绝缘体/石墨烯隧穿晶体管在相同的开/关比下高出约两个数量级。

Delta掺杂β-氧化镓场效应晶体管

Delta-doped Beta- Gallium Oxide Field Effect Transistor

我们报道了用快门脉冲技术通过等离子体辅助分子束外延生长的氧化镓（\b{eta} -Ga 2 O 3）中的硅δ掺杂。我们描述的生长过程，可用于实现高硅纳入氧化氧等离子体环境。Delta掺杂用于实现薄层（12 nm）低电阻层，薄层电阻为320欧姆/平方（迁移率为83 cm^2/Vs，积分薄层电荷为2.4 × 10^14 cm^-2）。采用载流子的单个δ掺杂片作为沟道以实现具有电流ID，MAX =292 mA/mm和Δ gM = 27 mS/mm的场效应晶体管。

硅单电子晶体管中的电子自旋阻塞和单重态-三重态跃迁

Electron spin blockade and singlet-triplet transition in a silicon single electron transistor

我们研究了一个金属氧化物半导体（MOS）结构的硅单电子晶体管（SET），通过施加一个垂直于样品表面的磁场。量子点被静电地限定在点接触通道中并且由来自带负电荷的界面陷阱的势垒限定。激发光谱的磁场依赖性主要由塞曼效应驱动。在双电子单重态-三重态（ST）跃迁中，电子-电子库仑相互作用起着重要作用。库仑阻塞峰随磁场B的演化也是塞曼分裂的结果，在9T以下没有明显的轨道效应。填充图案显示交替的自旋向上-自旋向下序列。的振幅谱允许观察的自旋封锁效应，其中的两个电子系统在低场形成单重态，和自旋极化的注入从铅减少了隧穿电导的一个因素的8。在较高的磁场下，由于ST转变，自旋阻塞效应被解除，电导完全恢复。

磁场中铟掺杂ZnO纳米线晶体管的库仑振荡

Coulomb Oscillations of Indium-doped ZnO Nanowire Transistors in a Magnetic Field

我们报告的观察库仑振荡从本地化的量子点叠加在正常的跳跃电流在ZnO纳米线晶体管。库仑振荡可分辨到20 K。由于载流子运动受到洛伦兹力的作用，观察到了正的各向异性磁电阻。随着磁场的增加，磁场诱导的隧穿势垒透明性导致振荡幅度的增加。作为磁场的函数的能量偏移指示量子点中的电子波函数修改。

使用$δ$掺杂的GaAs晶体管的声子介导的高灵敏度光子数分辨探测器

Highly sensitive, photon number resolving detectors mediated by phonons using $δ$-doped GaAs transistors

本文报道了一种基于二维电子气晶体管的光子数分辨探测器。当光子脉冲撞击在吸收区域上时，所产生的声子在2DEG中朝向表面附近的沟槽隔离纳米线晶体管弹道地消散。声子-电子相互作用在晶体管中诱导正电导，导致电流增加。利用这一原理，我们获得了高达85%的这种类型的探测器的内部量子效率。

电子-电子相互作用下准一维场效应晶体管中散粒噪声的统计理论

Statistical theory of shot noise in quasi-1D Field Effect Transistors in the presence of electron-electron interaction

本文给出了栅控准一维导体中的散粒噪声功率谱密度的表达式，该表达式考虑了载流子之间的库仑相互作用和泡利不相容效应。在这个意义上，我们的表达式扩展了众所周知的朗道-布蒂克噪声公式，包括库仑相互作用的影响，通过诱导波动的设备电位。我们的方法是基于散射矩阵的统计特性的介绍和第二量子化多体描述。从定量的角度来看，统计特性是通过蒙特卡罗模拟的不同配置的注入态的系综，需要在三维网格上的Poisson-Schrodinger方程的解决方案，与非平衡格林函数形式主义。在一系列的例子中，我们表明，不考虑库仑相互作用对噪声的影响，导致一个严重高估的准一维设备的噪声谱。

具有掺杂聚乙烯亚胺的源极/漏极存取区的自对准石墨烯场效应晶体管

Self-aligned graphene field-effect transistors with polyethyleneimine doped source/drain access regions

我们报道了一种采用聚乙烯亚胺旋涂掺杂源极/漏极接入区制造自对准顶栅石墨烯场效应晶体管（GFET）的方法，与未掺杂器件相比，该方法导致接入电阻降低2倍，器件电特性改善2.5倍。Si/SiO $_2$衬底上的GFET具有高达6，300 cm $^2$ /Vs的高载流子迁移率。自对准旋涂掺杂适用于任意衬底上的GFET，如绝缘石英衬底上的GFET的性能提高3倍所证明的，其更适合于射频应用。

Ab-initio NEGF Perspective of Ultra-Scaled CMOS: From 2D-material Fundamentals to Novel Dynamically-Doped Transistors

Using accurate dissipative DFT-NEGF atomistic-simulation techniques within the Wannier-Function formalism, we give a fresh look at the possibility of sub-10 nm scaling for high-performance CMOS applications. We show that a combination of good electrostatic control together with a high mobility is paramount to meet the stringent roadmap targets. Such requirements typically play against each other at sub-10 nm gate length for MOS transistors made of conventional semiconductor materials like Si, Ge or III-V and dimensional scaling is expected to end around 12 nm gate-length. We demonstrate that u…

利用耗尽电荷调控场效应晶体管能带轮廓的方法

An Approach to Use Depletion Charges for Modifying Band Profiles for Field-Effect Transistors

本文提出利用耗尽电荷作为内置电极，通过重p型掺杂硅与源漏极相连，实现场效应晶体管沟道能带轮廓的定制，并探索全硅结构中的量子限制与输运特性调控。

应变Si/SiGe异质结单电子晶体管

Single-Electron Transistor in Strained Si/SiGe Heterostructures

使用分裂栅极技术在调制掺杂硅/硅锗异质结构的二维电子气中形成横向量子点。采用电子束光刻来产生分裂栅极。通过向这些栅极施加负电压，下面的电子气被耗尽并且形成横向量子点，其尺寸可以通过栅极电压来调节。我们观察到单电子操作与库仑阻塞行为低于1 K。栅极漏电流得到很好的控制，表明这种类型的应用肖特基栅极最近遇到的问题是不是调制掺杂的Si/SiGe异质结构的固有限制，如已推测。

Origins of leakage currents on electrolyte-gated graphene field-effect transistors

Graphene field-effect transistors are widely used for development of biosensors. However, certain fundamental questions about details of their functioning are not fully understood yet. One of these questions is the presence of gate (leakage) currents in the electrolyte-gated configuration. Here, we report our observations considering causes of this phenomena on chemical vapor deposition (CVD) grown graphene. We observed that gate currents reflect currents that occur on the transistor surface similarly to a working electrode - counter electrode pair currents in an electrochemical cell. Gate cur…

利用单电子晶体管研究电荷运动的电场相关谱

Electric-field-dependent spectroscopy of charge motion using a single-electron transistor

本文观察了氧化硅衬底上Al-AlO_x-Al单电子晶体管附近的背景电荷起伏。该晶体管设计采用了重掺杂衬底和顶栅，允许独立控制衬底和晶体管岛电位。通过对Si/SiO_2界面的控制充电，我们证明了涨落不能存在于Si层或隧道势垒中。结合大的测量信号幅度，这意味着缺陷必须位于非常接近氧化物表面。

Ambipolar quantum dots in undoped silicon fin field-effect transistors

We integrate ambipolar quantum dots in silicon fin field-effect transistors using exclusively standard complementary metal-oxide-semiconductor fabrication techniques. We realize ambipolarity by replacing conventional highly-doped source and drain electrodes by a metallic nickel silicide with Fermi level close to the silicon mid-gap position. Such devices operate in a dual mode, either as classical field-effect or single-electron transistor. We implement a classical logic NOT gate at low temperature by tuning two interconnected transistors into opposite polarities. In the quantum regime, we dem…

Tuning Rashba Spin-Orbit Coupling in Gated Multilayer InSe

Manipulating the electron spin with the aid of spin-orbit coupling (SOC) is an indispensable element of spintronics. Electrostatically gating a material with strong SOC results in an effective magnetic field which can in turn be used to govern the electron spin. In this work, we report the existence and electrostatic tunability of Rashba SOC in multilayer InSe. We observed a gate-voltage-tuned crossover from weak localization (WL) to weak antilocalization (WAL) effect in quantum transport studies of InSe, which suggests an increasing SOC strength. Quantitative analyses of magneto-transport stu…

基于射频反射法的纳米晶体管缺陷检测

Defect detection in nano-scale transistors based on radio-frequency reflectometry

介绍了硅单电子晶体管（SET）的射频反射测量。在低温（<4 K）下，除了与SET点的充电相关联的预期库仑阻塞特征之外，还观察到准周期振荡，其在SET点完全空的完全耗尽状态下持续存在。通过模拟证实的模型表明，这些振荡源自位于重掺杂多晶硅栅极堆叠中的非预期浮置栅极的充电。本实验所用的技术可应用于纳米级SET和场效应晶体管中各种电荷缺陷的详细光谱分析

高迁移率WSe2 p型和n型场效应晶体管与高掺杂石墨烯的低电阻接触

High Mobility WSe2 p- and n-Type Field Effect Transistors Contacted by Highly Doped Graphene for Low-Resistance Contacts

我们报告了具有六方氮化硼钝化沟道和离子液体（IL）栅控石墨烯接触的n型和p型WSe 2场效应晶体管的制造。我们的输运测量揭示了本征沟道特性，包括在接近量子电导e2/h的特征电导率下的金属-绝缘体转变，在170 K下>107的高ON/OFF比，以及在160 K下约200 cm 2 V-1 s-1的大电子和空穴迁移率。将温度降低到77 K将电子的迁移率提高到~330 cm 2 V-1 s-1，将空穴的迁移率提高到~270 cm 2 V-1 s-1。我们将我们观察电子和空穴通道中的固有声子限制传导的能力归因于使用IL门控的通道和石墨烯接触电极之间的肖特基势垒的急剧减少。我们通过研究由单个石墨烯/WSe 2肖特基结组成的肖特基二极管来阐明这一过程。我们的研究结果表明，利用化学或静电高度掺杂的石墨烯的多功能，灵活和透明的低电阻欧姆接触到广泛的准二维半导体的可能性。关键词：MoS 2，WSe 2，场效应晶体管，石墨烯，肖特基势垒，离子液体栅

InAs垂直和横向带间隧穿晶体管分析：利用垂直隧穿提高性能

Analysis of InAs Vertical and Lateral Band-to-Band Tunneling Transistors: Leveraging Vertical Tunneling for Improved Performance

使用自洽的量子输运模拟现实的设备上，我们表明，InAs带到带的隧道场效应晶体管（TFET）的栅极-源极重叠区的重掺杂口袋可以提供更大的导通电流和陡峭的亚阈值摆幅相比，传统的隧道晶体管。这是由于沿体厚度的带重叠对电流产生的额外隧穿贡献。然而，一个临界厚度是必要的，以获得这种优势，从“垂直”隧道。此外，在超小型InAs TFET器件中，亚阈值摆幅可能会受到通过体的直接源极到漏极隧穿的严重影响。

双极电荷等离子体晶体管：一种新型的三端器件

Bipolar Charge Plasma Transistor: A Novel Three Terminal Device

利用二维模拟探索了一种独特的形成横向双极电荷等离子体晶体管（BCPT）的方法。采用不同的金属功函数电极在未掺杂的SOI上诱导n型和p型电荷等离子体层，形成横向NPN晶体管的发射极、基极和集电极区。该器件的电特性进行了模拟，并与传统掺杂的横向双极结型晶体管具有相同的尺寸进行了比较。我们的模拟结果表明，BCPT的概念将帮助我们实现一个优越的双极晶体管的高电流增益相比，传统的BJT。这种BCPT概念适用于克服掺杂问题，如掺杂剂激活和高热预算，这是超薄SOI结构中的严重问题。

具有可调复合区的低维发光晶体管

Low-dimensional light-emitting transistor with tunable recombination zone

我们目前的实验和数值研究的发光晶体管包括两个准横向结之间的二维电子和空穴气。这些光刻定义的结制造的调制掺杂GaAs/AlGaAs异质结构的蚀刻。在这种器件中，电子和空穴可以通过漏极和栅极电压被引导到相同的区域，从而限定了尺寸和位置可调的复合区。因此，它可以提供一个架构，通过分析发射光的复合区探测低维器件。

少层α-MoTe_2场效应晶体管

Field-Effect Transistors Based on Few-Layered alpha-MoTe_2

本文报道了在SiO_2上用机械剥离法生长的几层化学气相传输法生长的α- MoTe_2晶体的场效应晶体管的特性。我们进行了场效应和霍尔迁移率测量，以及拉曼散射和透射电子显微镜。与MoS_2和MoSe_2相比，我们的MoTe_2场效应晶体管（FET）被观察到是空穴掺杂的，显示超过106的开/关比和典型的亚阈值摆幅为每十倍约140 mV。场效应迁移率和霍尔迁移率的最大值接近或超过10 cm ^2/Vs，这与以前报道的室温下单层或双层MoS_2和/或MoSe_2在SiO_2上剥离的数据相当。拉曼散射揭示了尖锐的模式与以前的报告，其频率被发现显示很少或没有依赖于层数。由于两种MoS_2都是电子掺杂的，MoTe_2在MoS_2上的堆叠可以产生双极场效应晶体管和间隙调制。尽管MoTe_2的总体电子性能与MoS_2和MoSe_2相当，但较重的元素Te应该会导致更强的自旋轨道耦合，并可能伴随着更长的激子谷和自旋指数的退相干时间。

介质工程隧道场效应晶体管

Dielectric Engineered Tunnel Field-Effect Transistor

提出了介质工程隧道场效应晶体管（DE-TFET）作为一种高性能陡变晶体管。在该器件中，高k和低k势垒的组合导致隧道结处的高电场。结果表明，WTe 2 DE-TFET的导通电流约为1000 μ A/μ m，亚阈值摆幅（SS）低于20 mV/dec。所提出的TFET基于同质结沟道和电掺杂触点工作，这两者都不受界面态、掺杂剂波动和带隙中的掺杂剂状态的影响，这些状态通常会使常规TFET中的关断状态性能和SS恶化。

Quantum Hall Effect in Electron-Doped Black Phosphorus Field-Effect Transistors

The advent of black phosphorus field-effect transistors (FETs) has brought new possibilities in the study of two-dimensional (2D) electron systems. In a black phosphorus FET, the gate induces highly anisotropic 2D electron and hole gases. Although the 2D hole gas in black phosphorus has reached high carrier mobilities that led to the observation of the integer quantum Hall effect, the improvement in the sample quality of the 2D electron gas (2DEG) has however been only moderate; quantum Hall effect remained elusive. Here, we obtain high quality black phosphorus 2DEG by defining the 2DEG region…

全半导体自旋场效应晶体管中的二维空穴旋进

Two-dimensional hole precession in an all-semiconductor spin field effect transistor

我们提出了一个自旋场效应晶体管实现在量子阱中形成的p-掺杂铁磁半导体-非磁性半导体-铁磁半导体混合结构的理论研究。基于在晶体管的各个区域中的空穴带的一个双函数的方法，我们推导出完整的理论，通过设备的相干传输，其中包括重和轻空穴子带，适当的建模界面处的模式匹配，集成注入角，Rashba自旋进动，由于多次反射的干扰效应，和栅极电压的依赖性。器件电流作为外部可调参数的函数的数值结果与近似解析公式非常吻合。

电化学碳纳米管场效应晶体管

The Electrochemical Carbon Nanotube Field-Effect Transistor

本文研究了碳纳米管在电解液中的电场效应。由于大的栅极电容，可以诱导+/-1V量级的费米能量位移，使得能够将NT从p型调谐到n型。因此，测量到大的电阻变化。在零栅压下，在空气中用E_F？0.3 - 0.5 eV，对应于掺杂水平？10 ^{13} cm ^{-2}。空穴掺杂在电解质中增加。这种空穴掺杂（氧化）很可能是由空气中的氧和电解质中的阳离子的吸附引起的。

石墨烯场效应管非对称I-V特性拟合模型及其本征迁移率提取

A Fitting Model for Asymmetric I-V Characteristics of Graphene Field-Effect Transistors for Extraction of Intrinsic Mobilities

建立了一个拟合模型，用于解释沟道掺杂的石墨烯场效应晶体管（G-FET）的I-V特性中的非对称双极性，该双极性起源于栅区和接入区之间结处的电子发射和带间隧穿.使用该模型，栅电压依赖的本征迁移率以及其他本征和非本征器件参数可以提取。我们将其应用于我们之前报道的具有生长在SiC衬底上的石墨烯沟道和SiN栅极电介质的顶栅G-FET，并且我们证明它可以很好地拟合其不对称I-V特性。

Ge-SixGe1-x核壳纳米线场效应晶体管的标度特性

Scaling Properties of Ge-SixGe1-x Core-Shell Nanowire Field Effect Transistors

我们展示了高性能的Ge-SixGe 1-x核壳纳米线场效应晶体管的制造与高掺杂的源极和漏极，并系统地研究其缩放特性。高掺杂的源极和漏极区域通过低能量硼注入来实现，这使得有效的载流子注入具有比纳米线电阻低得多的接触电阻。我们提取关键的器件参数，如本征沟道电阻，载流子迁移率，有效沟道长度，和外部接触电阻，以及基准器件的开关速度和ON/OFF电流比。

掺杂硅的电场感生电荷噪声：磷施主的电离

Electric field induced charge noise in doped silicon: ionization of phosphorus donors

本文报道了在不同磷掺杂浓度的硅衬底上进行的低频电荷噪声测量。测量进行与铝单电子晶体管（SET）在毫开尔文温度下，其中基板是在绝缘制度。通过测量SET库仑振荡，我们发现在更重掺杂的衬底上存在依赖于栅极电压的电荷噪声。该电荷噪声，其被认为具有1/f光谱，归因于电场诱导的电子从其磷施主电势的隧穿。

漏电流超过1.5A/mm的绝缘体场效应管的\b{eta} - Ga2O3及其自热效应

\b{eta}-Ga2O3 on Insulator Field-effect Transistors with Drain Currents Exceeding 1.5 A/mm and Their Self-heating Effect

我们已经证明，耗尽/增强型b-Ga_2 O_3绝缘体场效应晶体管可以实现创纪录的高漏电流密度为1.5/1.0 A/mm，通过利用高掺杂的b-Ga_2 O_3纳米膜作为沟道。b-Ga 2 O3绝缘体场效应晶体管（GOOI FET）显示出1010的高开/关比和150 mV/dec的低亚阈值斜率，即使使用300 nm厚的SiO2。增强型GOOI FET通过表面耗尽实现。采用超快速、高分辨率的热反射成像技术，通过直接测量局部表面温度来研究自加热效应。高漏极电流、低Rc和宽带隙使得b-Ga 2 O 3在绝缘体上的场效应晶体管成为未来电力电子应用的有希望的候选者。

基于二维材料的高性能隧道晶体管设计规则

Design Rules for High Performance Tunnel Transistors from 2D Materials

基于2D材料的隧穿场效应晶体管（TFFET）由于其严格的栅极控制而具有陡峭的亚阈值摆幅（SS）器件的前景。在这些2D TFFET中产生隧道结的方法主要有两种：电掺杂和化学掺杂。在这项工作中，提供了使用全波段原子量子输运模拟与分析建模的电气和化学掺杂的2D TFPs的设计准则。此外，还研究了应变、源极掺杂和等效氧化层厚度（EOT）等2D TFT的性能提升因素。稍后，这些性能增强器在新颖的品质因数图（即恒定导通电流图）内进行分析。

单壁碳纳米管和硅纳米线无结晶体管的第一性原理分析

First Principle-based Analysis of Single-Walled Carbon Nanotube and Silicon Nanowire Junctionless Transistors

由硅制成的无结晶体管以前已经通过实验和模拟得到了证明。无结器件不需要制造突变的源极-漏极结，因此可以更容易地在侵蚀性几何形状中实现。在本文中，我们探讨了一个类似的架构，积极规模的设备与掺杂的碳纳米管（CNT）组成的通道。研究了n型和p型掺杂的栅全包围（GAA）场效应晶体管（FET）结构。基于CNT的无结FET的电流-电压特性和亚阈值特性与具有可比尺寸的无结硅纳米线（SiNW）FET进行比较。尽管CNT沟道的导通电流较高，但由于CNT带隙较小，与硅器件相比，器件特性较差。

化学掺杂多层MoS2晶体管的P型极性转变

P-type polar transition of chemically doped multilayer MoS2 transistor

n型和p型MoS 2 FET的可访问性对于涉及MoS 2的互补器件应用是必要的。然而，由于在金属-MoS 2界面处导致高Rc的钉扎效应和MoS 2材料固有的强n型特性，MoS 2 PFET很少实现。在本研究中，我们通过可控化学掺杂实现了一种高性能的多层MoS 2 PFET，其在室温下具有107的优异的开/关比和72 cm 2/Vs的最大空穴迁移率，并且在133 K下这些值进一步超过109和132 cm 2/Vs。此外，我们还发现大的Rc阻碍了MoS_2 FET从n型到p型的极性转变，同时沟道Rs限制了PFET的Ion。因此，降低高功函数金属-MoS_2界面处的Rc和沟道p型掺杂是实现高性能MoS_2 PFET的必要条件。在高性能PFET的基础上，我们成功地实现了一个集成NFET和PFET的MoS 2 CMOS反相器。

Interlayer Exciton Diode and Transistor

Controlling the flow of charge neutral interlayer exciton (IX) quasiparticles can potentially lead to low loss excitonic circuits. Here, we report unidirectional transport of IXs along nanoscale electrostatically defined channels in an MoSe$_2$-WSe$_2$ heterostructure. These results are enabled by a lithographically defined triangular etch in a graphene gate to create a potential energy ''slide''. By performing spatially and temporally resolved photoluminescence measurements, we measure smoothly varying IX energy along the structure and high-speed exciton flow with a drift velocity up to 2 * 1…

高开关比双层石墨烯互补场效应晶体管

High On-Off Ratio Bilayer Graphene Complementary Field Effect Transistors

在本文中，我们提出了一种新的S/D工程的双栅双层石墨烯（BLG）场效应晶体管（FET）使用杂质半导体（带隙）作为源极和漏极，以获得单极互补晶体管。为了模拟该装置，自洽非平衡格林函数（NEGF）求解器已被开发和验证对已发表的实验数据。使用模拟器，我们预测的开关比超过$10^4$和亚阈值斜率约110 mV/十倍，具有良好的可扩展性和电流饱和，为20 nm的栅极长度单极BLG FET。然而，所提出的设备的性能被发现是强烈依赖于S/D串联电阻效应。所获得的结果显示了对现有报告的显着改进，标志着双层石墨烯逻辑器件的重要一步。

Improving Performance of Tin-Doped-Zinc-Oxide Thin-Film Transistors by Optimized Multi-Stacked Active-Layer Structures

In this paper, we investigated the performance of thin-film transistors (TFTs) with different channel configurations including single-active-layer (SAL) Sn-Zn-O (TZO), dual-active-layers (DAL) In-Sn-O (ITO)/TZO, and triple-active-layers (TAL) TZO/ITO/TZO. The TAL TFTs were found to combine the advantages of SAL TFTs (a low off-state current) and DAL TFTs (a high mobility and a low threshold voltage). The proposed TAL TFTs exhibit superior electrical performance, e.g. a high on-off state current ratio of 2*10^8, a low threshold voltage of 0.52 V, a high saturation mobility of 145.2 cm2/Vs, and …

X掺杂非晶InXZnO薄膜晶体管中界面陷阱诱导无序引起的非阿克里米乌斯导电

Non-Arrhenius conduction due to the interface-trap-induced disorder in X-doped amorphous InXZnO thin-film transistors

制备了沟道由In-X-Zn氧化物（IXZO）和X掺杂物（Ga、Sb、Be、Mg、Ag、Ca、Al、Ni和Cu）组成的薄膜晶体管，并在77 K <T<300 K范围内的选定温度下测量了它们的I-V特性。低场迁移率，亩，和界面缺陷密度，Nst提取的特性为每个研究的IXZO。在较高的温度下，迁移率遵循阿克里尼乌斯定律，并随着温度的降低而增加，逐渐转化为exp [-（T0/T）1/4]变化。我们发现mu（T，Nst）遵循mu 0 exp [-Eaeff（T，Nst）/kT]，T依赖的有效活化能Eaeff（T，Nst）解释了数据，揭示了在较高T下Eaeff和Nst之间的线性相关性。Eaeff（T，Nst）的温度变化使用假设氧化物中的传导迁移率边缘Ec值的随机分布的模型来评估，所述传导迁移率边缘Ec值源于由界面陷阱分布中的无序引起的空间波动。对于一个高斯分布的Ec，激活能Eaeff（T，Nst）与1/T线性变化，令人满意的帐户上获得的所有研究IXZO的数据。该模型还表明，Eaeff（T，Nst）是一个线性函数的Nst在一个固定的T，这解释了指数下降的mu与NST。

无掺杂隧道场效应晶体管的设计与研究

Doping-less Tunnel Field Effect Transistor: Design and Investigation

利用校准的模拟，我们报告了一个详细的研究，无掺杂的隧道场效应晶体管（TFET）的本征硅薄膜上使用电荷等离子体的概念。在不需要任何掺杂的情况下，通过为源极和漏极金属电极选择适当的功函数，使用电荷等离子体概念来形成源极和漏极区域。我们的研究结果表明，无掺杂TFET的性能类似于相应的掺杂TFET。预期无掺杂TFET不存在与随机掺杂剂波动相关联的问题。此外，无掺杂TFET的制造不需要高温掺杂/退火工艺，因此，减少了热预算，从而打开了在通过晶片级外延转移形成的玻璃上单晶硅衬底上制造TFET的可能性。

Surface versus Impurity Doping Contributions in InAs Nanocrystals Field Effect Transistor Performance

The electrical functionality of an array of semiconductor nanocrystals depends critically on the free carriers that may arise from impurity or surface doping. Herein, we used InAs nanocrystals thin films as a model system to address the relative contributions of these doping mechanisms by comparative analysis of as-synthesized and Cu-doped nanocrystal based field-effect transistor (FET) characteristics. By applying FET simulation methods used in conventional semiconductor FETs, we elucidate surface and impurity-doping contributions to the overall performance of InAs NCs based FETs. As-synthesi…