High-Throughput Flexible Belief Propagation List Decoder for Polar Codes
由于其高度并行性，置信传播（BP）解码非常适合于高吞吐量实现，因此代表了用于满足未来通信系统的超高峰值数据率的有希望的解决方案。然而，对于极化码，BP解码的纠错性能远不如广泛使用的CRC辅助的连续消除列表（SCL）解码算法。为了缩小与SCL的性能差距，BP列表（BPL）解码通过多个置换因子图（PFG）扩展了对候选码字的探索。从实现的角度来看，设计一个统一的和灵活的硬件架构BPL解码，支持各种PFG和代码配置提出了一个很大的挑战。在本文中，我们提出了极化码的BPL解码器的第一个硬件实现，并通过应用一种硬件友好的算法来克服实现挑战，该算法在运行中生成灵活的排列。首先，我们推导出图的选择增益，并提供了一个顺序生成（SG）算法，以获得一个接近最优的PFG集。我们进一步证明了任何置换可以分解成多个固定路由的组合，我们设计了一个低复杂度的置换网络，以满足解码时间表。我们的BPL解码器不仅通过并行执行解码和置换生成具有低解码延迟，而且还支持任意列表大小而没有任何面积开销。实验结果表明，对于长度为1024、码率为1/2的极化码，采用32个PFG的BPL解码器具有与列表大小为4的SCL相似的纠错性能，在SNR=4.0dB时，吞吐量达到25.63 Gbps，面积效率达到29.46 Gbps/mm $^{2}$，其分别比现有技术的BP翻转和SCL解码器快1.82 $\times$和4.33 $\time…
2023-03-19 cs.AR cs.IT math.IT
High-Throughput Split-Tree Architecture for Nonbinary SCL Polar Decoder
在伽罗瓦域GF（q）上定义的非二进制极化码已经显示出比使用连续消除列表（SCL）解码的二进制极化码改进的纠错性能。然而，非二进制操作是复杂的，直接映射解码器的结果在一个低的吞吐量，实际采用的困难。在这项工作中，我们开发，尽我们所知，第一个硬件实现非二进制SCL极性解码。我们提出了一个高吞吐量的解码器架构，使用分裂树算法。子树由较小的子解码器并行解码，具有协调级以维持子树之间的约束。提出了一种略读算法，以降低协调复杂度，进一步提高吞吐量。针对GF（256）上的（128，64）极化码，采用28 nm CMOS工艺设计了分裂树非二进制SCL（S-NBSCL）极化码解码器原型。该解码器提供26.1 Mb/s吞吐量、11.65 Mb/s/mm $^2$面积效率和28.8 nJ/b能效，分别是直接映射解码器的10.3倍、4.4倍和2.7倍，同时实现出色的纠错性能。
2022-02-15 cs.IT eess.SP math.IT
High-Throughput Rate-Flexible Combinational Decoders for Multi-Kernel Polar Codes
极化码在过去十年中受到越来越多的关注，并且已经被选择作为第五代（5G）无线通信系统中的控制信道的编码方案。然而，传统的极化码仅由二进制（2x2）内核构造，其将块长度限制为2的幂。为了获得更灵活的块长度，提出了多核极化码。提出了一种基于逐次相消译码算法的高吞吐量多核极化码组合结构。所提出的方案可以解码纯二进制、纯三进制（3x 3）和二进制-三进制混合极化码。解码器的架构是速率灵活的，这意味着可以在每个时钟周期为解码器分配新的码率。通过FPGA实现验证了该结构的有效性，结果表明，N=81的码可以获得1664.5Mbps的编码吞吐量。还提出了一种新型的基于Python的极坐标编译器来自动生成目标解码器的HDL模块。设计人员可以输入极化码的目标块长度和内核顺序，并自动获得所需的VHDL文件。根据我们的模拟，大多数所需的HDL文件可以在不到0.4秒的时间内生成。
2023-01-25 cs.AR cs.IT cs.SY
Implementation of a High-Throughput Fast-SSC Polar Decoder with Sequence Repetition Node
尽管极化码在最新的5G蜂窝标准中被采用，但它们仍然存在高解码延迟的根本问题。针对这一问题，最近在\cite{sr2020}中提出了一种基于新的序列重复（SR）节点的快速简化连续消除（Fast-SSC）译码器，理论上该译码器所需的时间步长数比现有的Fast-SSC译码器要少。本文重点研究了这种基于SR节点的快速SSC（SRFSC）解码器的硬件实现。对长度为1024、码率为1/2的极化码的实现结果表明，该实现在Altera Stratix IV FPGA上的吞吐量达到了$505$ Mbps，比之前的工作提高了17.9%.
2020-08-19 cs.IT math.IT
Construction and Decoding of Product Codes with Non-Systematic Polar Codes
乘积码由于其高吞吐量和良好的纠错性能而广泛应用于光通信中。系统极性码最近被认为是产品代码的组件代码。本文在非系统极化码的基础上，提出了一种新的乘积极化码的构造方法。我们证明了所得乘积码实际上是极化码，具有依赖于分量极化码的冻结集的冻结集。我们提出了一个低复杂度的解码算法，利用构造的代码的双重性质。性能分析和仿真表明，高解码速度，允许构造长码，同时保持低解码延迟。所得到的高吞吐量和良好的纠错性能对于光通信系统和需要高吞吐量和低延迟的其他系统是有吸引力的。
2019-01-21 cs.IT math.IT
Fast Software Polar Decoders
McGill University（麦吉尔大学）
本文提出利用现代通用处理器实现高速软件极化码译码器，吞吐量超200 Mbps，适用于软件定义无线电，且性能优于通用处理器LDPC译码器，媲美GPU上的先进LDPC译码器。
2014-01-29 cs.IT math.IT
A multi-mode area-efficient SCL polar decoder
极化码受到极大关注，因为它们是第一个可证明实现容量的前向纠错码。为了提高吞吐量并减少极化解码器的解码延迟，连续消除列表（SCL）解码器以及连续消除（SC）解码器使用最大似然（ML）解码单元。本文首先提出了一种用于SCL解码器的近似ML（AML）解码单元。特别地，我们研究了针对二进制擦除和加性高斯白噪声信道设计的极化码的冻结比特的分布，并利用该分布来降低AML解码单元的复杂度，提高SCL解码器的面积效率。此外，提出了一种多模式SCL解码器，具有可变的列表大小和并行性。如果需要高吞吐量或小延迟，则解码器以小的列表大小并行地解码多个接收到的码字。然而，如果错误性能具有更高的优先级，则多模式解码器切换到具有更大列表大小的串行模式。因此，多模式SCL解码器提供了延迟、吞吐量和错误性能之间的灵活折衷，并且以小的开销为代价适应不同的吞吐量和延迟要求。硬件实现和综合结果表明，我们的极化解码器不仅具有更好的面积效率，而且很容易适应不同的通信信道和应用。
2015-10-26 cs.IT math.IT
Combining Belief Propagation and Successive Cancellation List Decoding of Polar Codes on a GPU Platform
极化码的解码性能很大程度上取决于所使用的解码算法，而解码器吞吐量及其延迟也主要取决于解码算法。在这项工作中，我们实现了强大的连续取消列表（SCL）解码器的GPU上，并确定该算法的并行计算和它的困难的瓶颈。与CPU实现相比，SCL算法的固有串行解码属性自然限制了GPU上可实现的加速增益。为了提高解码吞吐量，我们使用一种混合解码方案的基础上的置信传播（BP）解码器，它可以在帧内和帧间并行。该方案结合了优良的解码性能和高吞吐量的信号噪声比（SNR）的区域内的利益。
2016-12-21 cs.IT math.IT
Polar-Slotted ALOHA over Slot Erasure Channels
在本文中，我们设计了一个新的极化时隙ALOHA（PSA）协议在时隙擦除信道，它使用极化编码构造相同的时隙模式（SP）组装内的每个活跃用户和基站。为PSA提供了一个理论分析框架。首先，通过对重叠分组在时隙间隔内发生冲突时进行面向分组的操作，引入了基于分组的极化变换，并证明了该变换与分组长度无关。其次，以分组极化为指导，设计了可变时隙擦除概率（SEP）的SP分配（SPA）方法和固定SEP值的SPA方法。然后，面向分组的连续消除（pSC）和pSC列表（pSCL）解码算法的开发。同时，有限时隙的吞吐量界和渐进吞吐量的pSC算法进行了分析。仿真结果表明，与传统的重复时隙ALOHA方案相比，所提出的PSA方案在采用pSC/SCL译码算法的情况下，可以获得更高的吞吐量。
2020-02-26 cs.IT math.IT
PolarBear: A 28-nm FD-SOI ASIC for Decoding of Polar Codes
École polytechnique fédérale de Lausanne（洛桑联邦理工学院）；École de technologie supérieure（高等技术学院）；McGill University（麦吉尔大学）；STMicroelectronics（意法半导体）
本文介绍了一款28纳米CMOS ASIC，集成了灵活SCL解码器和高吞吐量解码器，测量显示SCL解码器吞吐量306.8 Mbps，高吞吐模式达9.2 Gbps，为首款硅验证的SCL解码器。
2017-09-01 cs.AR cs.IT math.IT
High Throughput Polar Code Decoders with Information Bottleneck Quantization
本文针对极化码译码器实现，提出了基于信息瓶颈（IB）量化的优化Fast-SSC译码器，在12nm工艺下实现布局布线，相比现有技术在保持纠错能力的同时提升了面积和能效。
2024-06-03 cs.IT math.IT
An Asymmetric Adaptive SCL Decoder Hardware for Ultra-Low-Error-Rate Polar Codes
理论上，极化码在连续消除（SC）解码下不表现出错误平层。在实践中，对于真实SC列表（SCL）解码器硬件，还没有报告低至$10^{-12}$的帧出错率（FER）。本文提出了一种非对称自适应SCL（A2 SCL）解码器，在真正的硬件实现，高吞吐量和超可靠的通信。我们建议将多个SC解码器与SCL解码器级联，其中SC/SCL解码器的数量相对于它们的面积和延迟是平衡的。此外，还采用了一种新的非均匀量化技术。这两个优化对于在有限的芯片面积内提高SCL吞吐量至关重要。作为应用，我们构建了一个链路级FPGA仿真平台，用于测量3GPP NR Polar码（具有奇偶校验和CRC位）的超低FER。它可以灵活地支持最大为$8$的所有列表大小、最大为$1024$的码长和任意码率。使用所提出的硬件，解码速度比CPU核心快7000倍。首次测量了低至$10^{-12}$的误码率，并分析了量化效应。
2019-04-04 cs.AR cs.IT math.IT
Unrolled and Pipelined Decoders based on Look-Up Tables for Polar Codes
LaCIME, École de technologie supérieure（拉西姆实验室，高等技术学院）；Institute of Communications, Hamburg University of Technology（通信研究所，汉堡工业大学）；Department of Electrical Engineering, Eindhoven University of Technology（电气工程系，埃因霍温理工大学）
本研究针对极化码展开译码器，提出三种基于查找表的译码器变体，在保持纠错性能的同时，最优变体面积减少23%，吞吐量接近10 Gbps。
2023-08-04 cs.AR cs.IT math.IT
Fast Polar Decoders: Algorithm and Implementation
极化码可证明地实现无记忆信道的对称容量，同时具有显式构造。这项工作的目的是增加吞吐量的极性解码器硬件的数量级相对于最先进的逐次抵消解码器。我们提出了一种算法，架构和FPGA实现的千兆比特每秒的极性解码器。
2013-12-09 cs.AR cs.IT math.IT
Hardware Architecture for List SC Decoding of Polar Codes
我们提出了一种硬件架构和算法改进的列表SC解码的极化码。更具体地说，我们展示了如何完全避免复制的可能性，这是算法上最繁琐的部分列表SC解码。使用UMC 90nm VLSI技术，针对N = 1024位的块长度和L = 2，4的列表大小来合成硬件架构。最终的解码器可以实现181 Mbps的编码吞吐量在459 MHz的频率。
2014-02-27 cs.AR cs.IT math.IT
Hardware Implementation of Fano Decoder for Polarization-adjusted Convolutional (PAC) Codes
本文提出了一种极化调整卷积码Fano译码的硬件实现架构。这种架构使用了一种新的分支度量单位特定于PAC码。该解码器在FPGA上进行了测试，并在ASIC上使用TSMC 28 nm 0.72 V库对其性能进行了评估。该解码器可以时钟频率为500 MHz，并达到38 Mb/s的平均信息吞吐量在3.5 dB的信噪比为128和1/2的码率的块长度。
2021-06-29 cs.AR cs.IT math.IT
High-Throughput VLSI architecture for Soft-Decision decoding with ORBGRAND
猜测随机加性噪声译码（GRAND）是最近提出的一种近似最大似然（ML）译码技术，它可以译码任何线性纠错分组码。有序可靠性位GRAND（ORBGRAND）是GRAND的一个强大变体，它通过以特定顺序生成错误模式而优于原始GRAND技术。此外，它们在算法层面的简单性使得GRAND系列成为需要非常高吞吐量的应用程序的理想候选者。这项工作报告了有史以来第一次的硬件架构ORBGRAND，它实现了高达$42.5$ Gbps的平均吞吐量为$128$在$10$ dB的SNR的代码长度。此外，所提出的硬件可用于解码提供的长度和速率约束的任何代码。与使用5G极化$(128,105)$码的最先进的快速动态连续消除翻转解码器（Fast-DSCF）相比，所提出的VLSI实现具有$49\times$更高的平均吞吐量，同时保持类似的解码性能。
2021-05-15 cs.AR cs.IT math.IT
A Sequence Repetition Node-Based Successive Cancellation List Decoder for 5G Polar Codes: Algorithm and Implementation
由于5G的低延迟和高可靠性要求，低复杂度的基于节点的连续消除列表（SCL）解码在5G通信系统中的使用受到了相当大的关注。通过识别解码树中的特殊组成码并立即对这些组成码进行解码，与传统SCL解码相比，基于节点的SCL解码提供了解码延迟的显著减少。然而，虽然存在许多类型的节点，但是当前基于节点的SCL解码器受限于缺乏可以有效地解码大量不同组成码以进一步减少解码时间的更一般化的节点。在本文中，我们扩展了最近的广义节点，序列重复（SR）节点SCL解码，我们描述了SR列表解码器的第一个实现。通过合并某些SR-列表解码操作并对5G新无线电（NR）极化码应用各种优化，与类似的最先进的基于节点的SCL解码器相比，我们的优化SR-列表解码算法将吞吐量提高了几乎${2\times}$。我们还提出了支持所有5G NR极化码的优化SR列表解码算法的硬件实现。综合结果表明，我们的SR列表解码器可以实现$2.94 \, \mathrm{Gbps}$吞吐量和$6.70\, \mathrm{Gbps} / \mathrm{mm}^2$面积效率为${L=8}$。
2022-08-26 cs.AR cs.IT math.IT
A 5.16Gbps decoder ASIC for Polar Code in 16nm FinFET
Polar Code已被选为5G标准。然而，目前只有少数几个ASIC芯片实现了解码器，并且都不支持列表长度L > 4和码长N > 1024。本文提出了一种用于极化码的三种解码器的ASIC实现：连续消除（SC）解码器、灵活解码器和超可靠解码器。这些解码器都是基于SC的解码器，支持的列表大小分别为1，8，32，码长分别为2^15，2^14，2^11。该芯片采用16nm TSMC FinFET技术制造，时钟频率为1 Ghz。提出并采用优化技术来提高吞吐量。实验结果表明，该系统的吞吐量可以达到5.16Gbps。与已有的AISC译码器和综合译码器相比，该译码器具有更高的面积效率。
2018-07-04 cs.IT math.IT
Fast Encoding and Decoding of Flexible-Rate and Flexible-Length Polar Codes
本工作是关于极化码的快速编码和解码。我们建议和详细的8位和16位的并行解码器，可以用来减少解码延迟的逐次取消解码器。这些解码器是通用的，并且可以解码灵活速率和灵活长度的极化码。我们还提出了快速编码器，可用于提高串行实现的极化编码器的吞吐量。
2017-04-03 cs.IT math.IT
Hardware architectures for Successive Cancellation Decoding of Polar Codes
最近发现的极化码被广泛认为是编码理论的重大突破。这些码在连续抵消译码下实现了许多重要信道的容量。受极化码理论的快速发展的启发，我们提出了一系列用于连续消除解码器的高效硬件实现的架构。我们表明，这样的解码器可以实现O（n）的处理元素和O（n）的内存元素，同时提供恒定的吞吐量。我们还提出了一种重叠的几个连续码字的解码技术，从而实现了显着的加速因子。我们还表明，连续消除解码可以在对数域中实现，从而消除了乘法和除法运算，大大降低了每个处理元素的复杂性。
2010-11-12 cs.AR cs.IT math.IT
Hardware Implementation of Successive Cancellation Decoders for Polar Codes
最近发现的极化码被视为编码理论的重大突破;它们使用低复杂度的连续消除（SC）解码算法可证明实现离散无记忆信道的理论容量。受极化编码理论最新发展的启发，我们提出了一系列用于SC极化解码器的高效硬件实现。我们表明，这样的解码器可以实现O（n）的处理元件，O（n）的存储器元件，并可以提供一个恒定的吞吐量为一个给定的目标时钟频率。此外，我们表明，SC解码可以实现在对数域，从而消除昂贵的乘法和除法运算，大大降低了每个处理元素的复杂性。我们还提出了一个详细的架构SC解码器，并提供逻辑合成结果确认的线性增长的复杂性的解码器的代码长度的增加。
2011-11-18 cs.AR cs.IT math.IT
Low Complexity Belief Propagation Polar Code Decoders
自其发明以来，极化码由于其容量实现性能和低编码和解码复杂度而受到了很多关注。连续抵消解码（SCD）和置信传播解码（BPD）是用于解码极化码的两种最流行的方法。SCD能够实现良好的纠错性能，并且与BPD相比计算量更少。然而，SCD由于连续消除算法的串行性质而遭受长延迟和低吞吐量。BPD本质上是并行的，因此对于高吞吐量应用更有吸引力。然而，由于它本质上是迭代的，所需的延迟和能量耗散随着迭代次数线性增加。在这项工作中，我们借用SCD的思想，并提出了一种新的方案，基于子因子图冻结，以减少平均计算次数以及BPD所需的平均迭代次数，这直接转化为较低的延迟和能量耗散。仿真结果表明，该方案没有性能下降，实现了显着降低计算复杂度比现有的方法。
2015-08-25 cs.IT math.IT
Fast Low-Complexity Decoders for Low-Rate Polar Codes
McGill University（麦吉尔大学）；École polytechnique fédérale de Lausanne（洛桑联邦理工学院）；École de technologie supérieure（高等技术学院）
本研究改进了低速率极化码的低复杂度译码算法，识别更多构成码并添加专用硬件，同时调整码构造以降低延迟和提高吞吐量，在FPGA和ASIC上验证了显著性能提升。
2016-03-18 cs.AR cs.IT math.IT
A unified polar decoder platform for low-power and low-cost devices
在本文中，我们设计了一个极化解码平台，为不同的应用场景，需要低成本和低功耗的通信。具体地，诸如连续消除（SC）、SC列表（SCL）和Fano解码器之类的流行的极化解码器都在相同的架构下被支持。与促进并行性的高吞吐量或低延迟解码器不同，这种架构通过重复调用由核心模块执行的“子进程”来促进串行化。由此产生的串行SCL-8解码器仅为SC解码器的3倍大。通过资源共享和自适应解码技术等降低成本和功耗。我们进行了性能仿真和硬件实现，以评估实际的芯片面积和能耗。
2021-07-19 cs.AR cs.IT math.IT
A Low-Latency List Successive-Cancellation Decoding Implementation for Polar Codes
极化码由于其可证明的容量实现性能，近年来吸引了大量的研究兴趣。为了获得良好的纠错性能，使用具有大列表大小的列表连续消除解码（LSCD）来解码极化码。然而，由于列表管理操作的复杂度和延迟随着列表大小而快速增加，因此LSCD的总体延迟变大并且限制了极化码在高吞吐量和延迟敏感应用中的适用性。因此，在这项工作中，低延迟实现LSCD与大的列表大小进行了研究。具体而言，在系统级，提出了一种选择性扩展方法，使得一些可靠的比特不被扩展，以减少计算量和延迟。在算法层面，提出了一种双阈值方案作为列表管理操作的快速近似排序方法，以减少大列表大小的LSCD延迟。一个VLSI架构的LSCD实现选择性扩展和双阈值的计划，然后开发，并使用UMC 90 nm CMOS工艺实现。实验结果表明，即使是一个大的列表大小为16，建议的LSCD实现了460 Mbps的解码吞吐量在658 MHz的时钟频率。
2018-06-29 cs.AR cs.IT eess.SP
Towards Practical Software Stack Decoding of Polar Codes
用于极化码的连续消除列表解码算法以高实现复杂度为代价产生接近最优的解码性能。连续消除堆栈算法已经被证明以低得多的计算复杂性提供类似的解码性能，但是软件实现报告了低于标准的T/P性能。在本技术报告中，快速简化的连续取消列表解码器的好处扩展到堆栈算法，导致吞吐量比传统堆栈解码器增加两个数量级。
2018-09-10 cs.IT math.IT
Dual Polarized Modulation and Reception for Next Generation Mobile Satellite Communications
本文提出了一种新的应用极化调制（PMOD），以提高吞吐量的移动卫星传输。移动卫星通信的主要缺点之一是功率预算通常是限制性的，使得在不增加发射功率的情况下无法提高频谱效率。通过在发射机和接收机中使用双极化天线，PMod技术相对于现有部署实现了高达$100$ \%的吞吐量改进，在低\ebn状态下增加小于$1$ dB。另外，所提出的方案意味着相对于现有双极化系统的最小硬件修改，并且不需要在发射机处的附加信道状态信息;因此，它可以用于当前部署中。研究了具有不同处理复杂度和性能的解调（即检测和解码）方案。结果验证了一个典型的移动交互的情况下，最新版本的TS 102 744标准（宽带全球区域网络（BGAN）），其目的是提供交互式移动卫星通信。
2018-03-20 cs.IT eess.SP math.IT
Low-Latency Software Polar Decoders
McGill University（麦吉尔大学）；IMS Lab, Bordeaux-INP（波尔多国家高等电子学院 IMS 实验室）；École de technologie supérieure（高等技术学院）
本文提出利用现代处理器能力实现低延迟软件极化码译码器，通过多级算法调整显著降低延迟和内存占用，同时保持吞吐量，并验证了在GPU上的实现及能效优势。
2016-07-11 cs.IT cs.PF math.IT
Fast and Flexible Successive-Cancellation List Decoders for Polar Codes
极化码在过去几年中已经获得了大量的关注，并且已经被选为下一代移动宽带标准的编码方案。在解码方案中，连续消除列表（SCL）解码在用于解码极化码时以有限的吞吐量为代价提供了纠错性能与硬件实现复杂度之间的合理折衷。简化SCL（SSCL）及其扩展SSCL-SPC通过在遇到特定信息和冻结位模式（速率1和单个奇偶检验码）时去除冗余计算来提高解码速度，同时保持纠错性能不变。在本文中，我们改进了SSCL和SSCL-SPC，证明了列表的大小施加了一个特定数量的比特估计所需的解码率1和单个奇偶检验码。因此，可以限制估计的数量，同时保证与估计码的所有比特完全相同的纠错性能。我们称新的译码算法为Fast-SSCL和Fast-SSCL-SPC。此外，我们表明，在实际应用中的位估计的数量可以调整，以达到理想的速度，同时保持纠错性能几乎不变。硬件架构实现这两种算法，然后描述和实施：它表明，我们的设计可以实现1.86 Gb/s的吞吐量，高于最好的国家的最先进的解码器。
2017-08-29 cs.IT math.IT
Fast and Flexible Software Polar List Decoders
灵活性是现代无线通信系统中信道编码的一个强制性方面。除此之外，信道解码器必须支持多个码长和码率。这种对灵活性的需求适用于未来5G标准中考虑用于控制信道的极化码。本文提出了一种新的通用和灵活的软件连续取消列表（SCL）解码器的实现。大量的参数可以在不重新编译软件源代码的情况下被动态地微调：码长、码率、冻结比特集、打孔模式、循环冗余校验、列表大小、解码算法的类型、树修剪策略和数据量化。这种通用且灵活的SCL解码器能够探索吞吐量、延迟和解码性能之间的权衡。提出了几种优化，以实现有竞争力的解码速度，尽管由通用性和灵活性引起的约束。所得到的极性列表解码器比通用软件解码器快约4倍，并且仅比非灵活的展开解码器慢2倍。由于解码器的灵活性，完全自适应SCL算法可以轻松实现，并实现比文献中任何其他类似解码器更高的吞吐量（在4.5 dB时，N = 2048和K = 1723的单处理器内核上高达425 Mb/s）。
2017-10-23 cs.IT math.IT
Error Performance Analysis of the Symbol-Decision SC Polar Decoder
极化码是第一个可证明容量实现的前向纠错码。为了提高解码器吞吐量，符号判决SC算法一次对多个比特进行硬判决。在本文中，我们证明了对于极化码，符号判决SC算法在帧出错率（FER）性能方面优于比特判决SC算法，因为符号判决SC算法在符号内执行局部最大似然解码。此外，符号大小越大，FER性能越好。最后，在加性高斯白噪声信道和二进制擦除信道上的仿真结果证实了我们的理论分析。
2015-01-08 cs.IT math.IT
Symbol-Decision Successive Cancellation List Decoder for Polar Codes
极化码是非常有趣的，因为它们可证明实现离散和连续无记忆信道的容量，同时具有显式构造。现有的极化码译码算法大多基于比特级硬判决或软判决。在本文中，我们提出了用于极化码的符号判决连续消除（SC）和连续消除列表（SCL）解码器，其使用符号式硬或软判决以获得更高的吞吐量或更好的错误性能。首先，我们建议使用递归信道组合来计算符号方式的信道转移概率，从而导致符号决策。我们提出的递归信道组合也有一个较低的复杂度比简单地结合逐位信道转移概率。我们提出的方法和Arikan的信道变换之间的相似性也有助于在计算比特和符号信道转移概率之间共享硬件资源。其次，提出了一种两阶段的列表修剪网络，以提供符号判决SCL解码器的错误性能和复杂度之间的折衷。第三，由于内存是SCL解码器的重要组成部分，我们提出了一个预计算内存节省技术，以减少SCL解码器的内存需求。最后，为了评估我们的符号判决解码器的吞吐量优势，我们设计了一个基于半并行连续取消列表解码器的架构。在这种架构中，考虑了不同的符号大小，排序实现和消息调度方案。我们的综合结果表明，在面积效率方面，我们的符号决定SCL解码器优于位和符号决定SCL解码器。
2015-01-20 cs.IT math.IT
LLR-based Successive Cancellation List Decoding of Polar Codes
我们表明，连续取消列表解码可以制定专门使用对数似然比。除了数值稳定性之外，基于对数似然比的公式具有有用的性质，其简化了在连续消除列表解码中涉及的排序步骤。我们提出了一个硬件架构的连续取消列表解码器在对数似然比域，相比于对数似然域的实现，需要较少的不规则和较小的内存。这种简化与度量分类器中的增益一起，导致$56\%$到$137\%$比其他最近提出的架构更高的每单位面积吞吐量。然后，我们评估的CRC辅助连续消除列表解码器在不同的列表大小使用不同的CRC的经验性能，并得出结论，重要的是要适应CRC长度的列表大小，以实现级联极化码的最佳错误率性能。最后，我们合成传统的连续取消解码器在大块长度与我们提出的CRC辅助连续取消列表解码器相同的块错误概率，以证明，虽然我们的解码器具有略低的吞吐量和较大的面积，他们有一个显着较小的解码延迟。
2015-03-06 cs.IT math.IT
Polar Coded HARQ Scheme with Chase Combining
提出了一种极化码的混合自动重传请求方案（HARQ-CC）。将加性高斯白噪声（AWGN）信道下速率兼容删余极坐标（RCPP）码的现有分析工具推广到瑞利衰落信道。然后，推导出极化编码HARQ-CC方案的吞吐量效率的近似界。利用这个界，所提出的方案的参数配置可以优化。仿真结果表明，在低复杂度SC解码下，所提出的HARQ-CC方案与现有的增量冗余方案（\mbox{HARQ-IR}）相比，仅相差约$1.0$ dB。与极化编码的\mbox{HARQ-IR}方案相比，所提出的HARQ-CC方案需要更少的重传，并且具有与其他通信技术良好兼容的优点。
2014-01-10 cs.IT math.IT
Advanced Signal Processing Techniques for Fixed and Mobile Satellite Communications
近几十年来，使超快系统得到了广泛的研究。虽然极化从一开始就被部署在卫星通信中，但现在它正被利用来增加卫星链路的吞吐量。更确切地说，将分集技术应用于极化域可以提供可靠、鲁棒和快速的卫星通信。如果传输和接收可以在接近或甚至重叠的频段中同时发生，则还可以更好和更灵活地使用频谱。在本文中，我们研究了新颖的信号处理技术，以提高固定和移动场景中卫星通信的吞吐量。首先，我们调查四维（4D）星座的前向链路。其次，我们专注于移动场景，并介绍了一种自适应算法，它选择最佳的元组的调制阶数，编码速率和MIMO方案，最大限度地提高吞吐量的约束，以最大的分组错误率。最后，我们描述了无线电收发器的操作，其在全双工模式下操作时主动地消除由发射信号造成的自干扰。
2018-03-20 cs.IT eess.SP math.IT
Low-Latency Successive-Cancellation List Decoders for Polar Codes with Multi-bit Decision
极化码作为第一种可证明容量实现的纠错码，近年来受到了广泛关注。然而，极化码与传统的连续消除（SC）算法的解码性能不能匹配的低密度奇偶校验（LDPC）或Turbo码。由于SC列表（SCL）译码算法能够显著提高极化码的纠错性能，因此SCL译码器的设计对于极化码的实际应用具有重要意义。然而，因为用于SC解码器的现有延迟减少方法不适用于SCL解码器，所以这些列表解码器遭受长延迟瓶颈。在本文中，我们提出了一种多位决策的方法，可以显着减少SCL解码器的延迟。首先，我们提出了一个重新制定的SCL算法，可以执行中间解码的2位在一起。该方法称为2位重构SCL（2b-rSCL）算法，在不降低性能的前提下，将SCL解码器的延迟从（3 n-2）个时钟周期降低到（2n-2）个时钟周期。然后，我们将2比特判决的思想推广到一般情况，提出了一种通用的译码方案，可以同时对任意2K比特进行中间译码。这种通用方法，称为2K-bit重构SCL（2Kb-rSCL）算法，可以将整体解码延迟减少到短至n/2K-2-2个周期。在此基础上，综合了2b-rSCL和4 b-rSCL译码器的VLSI结构。与现有的SCL解码器相比，所提出的（1024，512）2b-rSCL和4 b-rSCL解码器可以分别实现延迟减少21%和60%，在列表大小为2的情况下编码吞吐量增加1.66倍和2.77倍，并且在列表大小为4的情况下编码吞吐量增加2.11…
2014-09-20 cs.IT math.IT
Hardware Decoders for Polar Codes: An Overview
McGill Univ.（麦吉尔大学）；EPFL（洛桑联邦理工学院）；Hong Kong Univ. of Sci. and Technol.（香港科技大学）；École de technologie supérieure（高等技术学院）
本文综述了极化码硬件解码器的最新进展，涵盖连续消除、置信传播和列表解码算法，并阐述了各自的优势。
2016-06-02 cs.IT math.IT
A Low Complexity Encoding Algorithm for Systematic Polar Codes
Arikan已经表明，系统极化码（SPC）优于非系统极化码（NSPC）。然而，性能增益是以提高的编码复杂度为代价的，即，与NSPC相比，SPC的可用编码方法需要更高的存储器和计算。在这封信中，我们提出了一个有效的编码算法，只需要$N$位的内存和$\frac{N}{2}\log_2N$异或操作。此外，算法中的辅助变量可以共享内存，减少额外的内存需求。此外，还提出了一种并行2位编码算法，以提高编码吞吐量。值得注意的是，我们表明，并行编码可以实现相同数量的XOR操作和内存位。最后，所提出的编码算法可以直接用于NSPC具有相同的复杂度。
2016-04-27 cs.IT math.IT
Efficient Stochastic Polar Decoder With Correlated Stochastic Computing
本文提出高效相关随机极化译码器（ECS-PD），通过两种优化策略解决保持状态问题，减少迭代延迟并提升吞吐量，在 $E_b/N_0$ = 3 dB 时迭代次数减少 25.2%，硬件效率比 min-sum 译码器高 2.7 倍。
2025-01-29 cs.IT eess.SP math.IT
Protograph-Based Design for QC Polar Codes
我们提出了一个新的家庭的极化编码，实现了高编码增益，低复杂度，高吞吐量，通过引入基于原型图的设计。被称为准循环（QC）极化码的所提出的技术可以高度并行化而不牺牲解码复杂度。我们分析了原模图极化码中的短环，并提出了一种增加周长的设计方法。我们的方法可以解决长期未解决的问题，即由于固有的短周期，置信传播（BP）解码不能很好地用于极化码。我们证明了QC极化码的高提升因子可以提高性能，并且具有BP解码的QC极化码可以优于具有最先进的列表解码的传统极化码。此外，我们表明，贪婪修剪方法可以提高性能的复杂性权衡。
2021-02-25 cs.IT eess.SP math.IT
A Combinational Multi-Kernel Decoder for Polar Codes
本文提出首个基于连续消除的多核极化码组合译码器，支持二元及二元-三元混合码，实现灵活码长与在线速率分配，FPGA上N=48时吞吐量达812.1 Mbps。
2023-05-13 cs.AR cs.IT cs.SY
Flexible and Low-Complexity Encoding and Decoding of Systematic Polar Codes
McGill University（麦吉尔大学）；Technion—Israel Institute of Technology（以色列理工学院）；University of California at San Diego（加州大学圣地亚哥分校）；École de technologie supérieure（高等技术学院）
本文提出灵活且低复杂度的系统极化码编码与解码实现，支持任意长度和码率，硬件开销小，软件实现保持高吞吐量和低延迟。
2016-02-23 cs.IT math.IT
Belief Propagation List Decoding of Polar Codes
我们提出了一种置信传播列表（BPL）解码器，其性能与极化码的连续消除列表（SCL）解码器相当，对于足够大的列表大小$L$，SCL解码器已经实现了极化码的最大似然（ML）界。该解码器由多个基于不同排列的极化码因子图的并行独立置信传播（BP）解码器组成。生成可能发送的码字的列表，并且挑选在欧几里德距离方面最接近接收到的矢量的码字。据我们所知，所提出的BPL解码器提供了迄今为止已知的迭代解码下的普通极化码的最佳性能。所提出的算法不需要极化码结构本身的任何改变，从而使BPL成为SCL解码器的替代方案，配备有软输出能力，例如，迭代检测和解码以进一步提高性能。进一步的好处是与SCL解码器相比更低的解码延迟以及高吞吐量实现的可能性。此外，我们表明，冻结位位置的不同的选择策略，可以进一步提高所提出的解码器的错误率性能。
2018-06-27 cs.IT math.IT
High-Throughput and Energy-Efficient VLSI Architecture for Ordered Reliability Bits GRAND
超可靠低延迟通信（URLLC）是一种主要的5G新无线电用例，是具有严格可靠性和延迟要求的应用的关键推动因素。这些应用需要使用短长度和高速率的代码。猜测随机加性噪声译码（GRAND）是最近提出的一种适用于这些短码长和高速率码的最大似然（ML）译码技术。GRAND不是对接收到的矢量进行解码，而是尝试推断在通过通信信道传输期间破坏所传输的码字的噪声。因此，GRAND可以解码任何结构化或非结构化的代码。GRAND有硬输入和软输入变体。在这些变体中，有序可靠性位GRAND（ORBGRAND）是一种软输入变体，其性能优于硬输入GRAND，并且适合于并行硬件实现。这项工作报告的第一个硬件架构ORBGRAND，它实现了高达$42.5$ Gbps的平均吞吐量为$128$的代码长度在一个目标FER的$10^{-7}$。此外，只要满足长度和速率限制，所提出的硬件就可以用于解码任何代码。在比较的GRANDAB，硬输入变体的GRAND，所提出的架构增强了至少$2$ dB的解码性能。当与使用5G极化$(128,105)$码的最先进的快速动态连续消除翻转解码器（Fast-DSCF）相比时，所提出的ORBGRAND VLSI实现具有$49\times$更高的平均吞吐量、$32\times$倍的能量效率以及$5\times$更多的面积效率，同时保持类似的解码性能。
2022-03-11 cs.IT math.IT
Row-Merged Polar Codes: Analysis, Design and Decoder Implementation
本文提出一种直接考虑最小距离的行合并极化码设计方法，其纠错性能显著优于CRC辅助极化码，并推导了高吞吐量全流水线解码架构，在12纳米工艺下实现成本更低。
2023-12-22 cs.IT math.IT
Design, Performance, and Complexity of CRC-Aided List Decoding of Convolutional and Polar Codes for Short Messages
出于在5G及更高版本中传输短控制消息的需求，本文仔细设计了用于循环冗余校验（CRC）辅助的咬尾卷积码（TBCC）和极化码的列表解码的代码。这两种代码都使用11位CRC和512个传输位发送32位消息。我们的目标是提供一个仔细的，公平的比较的错误性能和解码复杂度的极性和TBCC技术的特定情况下。具体地，TBCC被设计为匹配（512，43）极化码的速率，并且针对两个码设计最优的11比特CRC。本文研究了极化码和TBCC码的距离谱，阐明了两种码类型的不同距离结构。我们考虑自适应和非自适应CRC辅助列表解码方案。对于极化码，自适应解码器必须以较大的列表大小开始以避免错误平层。对于具有11位CRC的速率32/512码，优化的CRC-TBCC设计实现了比优化的CRC极性设计更低的总故障率。仿真表明，优化的CRC-TBCC设计实现了比优化的CRC-极性设计显著更高的吞吐量，使得TBCC解决方案实现了更低的总故障率，同时需要更少的计算复杂性。
2023-02-15 cs.IT math.IT
Low Latency Decoder for Short Blocklength Polar Codes
极化码已经获得了很多兴趣，因为它是第一个可证明实现具有显式构造的二进制无记忆信道的对称容量的编码方案。然而，极化码的主要缺点是其连续消除（SC）解码的低吞吐量。极化码的简化SC解码算法可以用于通过更快地处理极化码中的特定子码来减少极化解码的延迟。通过将简化SC与列表解码技术（诸如SC列表（SCL）解码）相结合，极化码可以满足超可靠低延迟（URLLC）通信系统中的高可靠性和低延迟这两个冲突的要求。简化的SC算法识别SC解码树中的一些特殊节点，对应于极化码构造中的特定子码，并且有效地修剪SC解码树，而不遍历子树和计算每个子节点的对数似然比（LLR）。然而，该解码过程仍然遭受与SC解码的串行性质相关联的延迟。我们提出了一些新的算法来处理新类型的节点模式，出现在多层次的修剪子树，它使某些节点的并行处理。在短块长度极化码中，我们提出的算法可以从快速简化的SC \cite{Sarkis2013}实现高达$13\%$的延迟减少，而没有任何性能下降。此外，如果允许小的纠错性能降级，则它可以实现高达$27\%$的延迟减少。
2019-11-08 cs.IT math.IT
A General Construction and Encoder Implementation of Polar Codes
与现有码类似，打孔和缩短是获得极化码的任意码长和码率的两种一般方式。当一些编码比特被打孔或缩短时，这相当于极化码的底层信道不同的情况。因此，具有打孔或缩短的比特信道的质量不同于原始质量，这可以极大地影响极化码的构造。本文从两个方面研究了极化码的一般构造：1）构造极化码的理论基础; 2）极化码编码器的硬件实现。与原始相同且独立的二进制输入无记忆对称（BMS）通道相比，这些底层BMS通道可以是不同的。对于二进制擦除信道（BEC）信道，可以采用递归方程，假设独立的BMS信道。对于所有其他信道类型，所提出的极化码的一般构造基于现有的Tal-Vardy过程。的对称性和退化关系被证明是保存下的一般设置，呈现的可能性的修改Tal-Vardy的程序。仿真结果清楚地表明，改进的错误性能与重新排序使用所提出的新程序。在硬件方面，提出了一种新的修剪折叠编码器结构，节省了开始冻结位的计算。实验结果表明，经过剪枝的编码器吞吐量提高了28%。
2019-10-22 cs.IT math.IT
Successive Cancellation Automorphism List Decoding of Polar Codes
本文提出极化码的逐次抵消自同构列表（SCAL）译码方法，通过在SCL译码中应用自同构群采样的排列实现噪声叠加与路径分裂，在纠错性能和硬件实现效率上均优于传统SCL和AED译码。
2023-06-28 cs.IT math.IT
Increasing the Speed of Polar List Decoders
McGill University（麦吉尔大学）；University of California San Diego（加利福尼亚大学圣迭戈分校）；École de technologie supérieure（高等技术学院）
本文提出一种简化的连续消除列表解码器，利用类似Chase的译码过程实现六倍速度提升，并设计自适应算法提高吞吐量，仿真显示比同规格LDPC解码器快16倍，适合软件解码。
2014-07-10 cs.IT math.IT
Polar Codes with Memory
本文提出了一种带记忆的极化码（PCM）：一对连续的码块，其中包含受控数量的互信息比特。成功块的共享互信息比特可以帮助失败块恢复。底层极化码可以采用任何解码方案，诸如连续消除（SC）解码（PCM-SC）、置信传播（BP）解码（PCM-BP）和连续消除列表（SCL）解码（PCM-SCL）。分析表明，PCM的分组出错率（PER）降低到PER平方的数量级，同时保持与底层极化码相同的复杂度。仿真结果表明，对于PCM-SC，对于块长度$N=256$，PER与具有两个列表的独立SCL解码相当（小于0.3 dB）。具有$L$列表的PCM-SCL的PER可以匹配具有$2L$列表的独立SCL解码的PER。两个硬件解码器的PCM也实现了：在串行（IS）解码器和低延迟交织（LLI）解码器。对于$N=256$，综合结果表明，在最坏的情况下，PCM LLI解码器的延迟仅为采用$L=2$的自适应SCL解码器的$16.1\%$，而吞吐量却提高了13倍。
2019-07-01 cs.IT math.IT
FEC-Assisted Parallel Decoding of Polar Coded Frames: Design Considerations
本文讨论了短极化码的两个主要问题：FEC辅助解码的潜力和各种设计场景下的最佳码级联策略。码级联和FEC辅助解码系统，假设一个分组系统。结果表明，FEC辅助译码可以任意提高逐次抵消译码的误帧率出错率，但代价是一定的码率损失和译码复杂度随帧内码字数线性增加。这是比较列表解码的复杂性与列表的大小以及码字的数量线性增长。在此基础上，提出了一种实用的帧构造方法和解码算法.考虑到传输协议的有效吞吐量，在极化码长度、帧长和目标帧成功率约束下，建立了级联码的优化设计问题。假设加性高斯白噪声和瑞利衰落信道进行仿真。它示出的分割级联策略长帧不会导致任何相当大的增益。它还表明，FEC辅助解码的帧的性能得到改善，而传统的连续抵消解码经历了显着的性能损失的帧长度的增加。
2016-07-25 cs.IT math.IT
On the Decoding of Polar Codes on Permuted Factor Graphs
极化码是用于下一代无线通信标准（5G）的信道编码方案。置信传播（BP）解码器允许极化码的并行解码，使其适合于高吞吐量应用。然而，极化码在BP译码下的纠错性能与5G的要求相差甚远。已经表明，如果在极化码的多个置换因子图上执行解码，则可以改善BP的纠错性能。然而，对于每个因子图置换需要不同的BP解码调度，这导致针对每个置换设计不同的解码器。此外，不同因子图置换的选择是随机的，这阻止了解码器利用少量置换实现期望的纠错性能。在本文中，我们首先表明，在因子图上的置换可以映射到合适的置换的码字的位置。因此，我们可以对所有的排列使用单个解码器。此外，我们引入了一种方法来构造一组预定的排列，它可以提供正确的码字，如果解码失败的原始排列。我们表明，对于长度为$1024$的5G极化码，在$10^{-4}$的误出错率下，所提出的解码器的纠错性能比具有相同数量的随机排列的BP解码器的纠错性能好超过$0.25$ dB。
2018-06-28 cs.IT math.IT
