TCAD Simulation of Novel Multi-Spacer HK/MG 28nm Planar MOSFET for Sub-threshold Swing and DIBL Optimization
University of Electronic Science and Technology of China（电子科技大学）；University of Glasgow（格拉斯哥大学）；Nanyang Technological University（南洋理工大学）
本研究利用TCAD模拟优化28nm平面MOSFET的亚阈值摆率和DIBL效应，通过多spacer结构和高介电常数金属门实现性能提升。
2025-05-08 physics.app-ph
Beta-Ga2O3 MOSFETs with near 50 GHz fMAX and 5.4 MV/cm average breakdown field
这封信报道了采用MOCVD方法再生长的具有T栅和简并掺杂源/漏接触的高性能$ \mathrm β Ga 2 O3薄沟道MOSFET。栅极长度缩放（LG= 160-200 nm）导致在10 V漏极偏压下285 mA/mm的峰值漏极电流（ID，MAX）和52 mS/mm的峰值跨导（gm），导通电阻（Ron）为23.5 Ohm/mm。从TLM测量中提取出0.078 Ohm mm的低金属/n+接触电阻。Ron主要由沟道和再生长层之间的界面电阻决定。当LGD = 355 nm时，栅-漏击穿电压为192 V，平均击穿场强（E_AVG）为5.4 MV/cm。该E_AVG是所有亚微米栅极长度横向FET中报道的最高的。在200 nm氮化硅（Si 3 N4）钝化器件上的RF测量示出11 GHz的电流增益截止频率（f_T）和48 GHz的记录功率增益截止频率（f_MAX）。在192 V击穿电压下，f_T.V_Br乘积为2.11 THz.V.开关品质因数超过硅，并与成熟的宽带隙器件相当。
2022-11-02 cond-mat.mtrl-sci physics.app-ph
An Algebraic Approach to Fast Estimation of the Threshold Voltage of Junctionless Double Gate MOSFETs Using the Gram Schmidt Method
降低漏致势垒降低（DIBL）的效应是MOSFET家族中不期望的短沟道效应之一，其导致晶体管的阈值电压通过增加漏极的电压而降低。这种效应使得电路设计者不可能将VT视为恒定值，因此，必须将VT计算为漏极电压的函数。因此，为了在集成电路的设计中考虑DIBL的影响，对系统施加了很大的计算负担，这减慢了电路级仿真器中的仿真过程，特别是当要仿真大量晶体管时。因此，本文提出了一种使用Gram-Schmidt正交化方法的多输入单输出（MISO）非线性自回归（N-AR）模型，该模型计算新一代MOSFET的阈值电压，即，无结双栅MOSFET（JL-DG-MOSFET），具有高精度和显着的速度在计算过程中的模型。结果表明，平均而言，所提出的数值方法比最先进的分析模型快313倍。所提出的模型和解析模型之间的归一化均方误差的计算百分比平均为0.435%，表明所提出的方法可以快速，准确地替代解析建模。
2019-05-09 cs.DC physics.app-ph
Sub-100 nm β-Ga2O3 MOSFET with 55 GHz fMAX and >100 V breakdown
本文报道了一种90 nm栅极长度的β-Ga2O3 MOSFET，实现55 GHz fMAX和125 V击穿电压，无电流崩塌，性能媲美GaN HEMT，适用于X波段。
2023-11-14 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Spin transport in Si-based spin metal-oxide-semiconductor field-effect transistors: Spin drift effect in the inversion channel and spin relaxation in the n+-Si source/drain regions
本文从实验和理论上研究了室温下背栅型自旋金属氧化物半导体场效应晶体管（spinMOSFET）的二维反型沟道中电子自旋输运和自旋分布。沟道长度为0.4 $μ$ m的自旋MOSFET的磁阻比从我们之前的论文[Phys. Rev. B 99，165301（2019）]中增加了6倍，这是通过降低具有高磷掺杂n+-Si区域的源极/漏极结处的寄生电阻以及通过增加沟道中沿电子输运的横向电场来实现的，称为“自旋漂移”。对于沟道长度为10 $μ$ m的自旋MOSFET，在横向电场作用下观察到了清晰的Hanle信号，并出现了一些振荡峰，表明自旋漂移显著地增加了有效的自旋扩散长度.考虑到n+-Si区和沟道中的自旋漂移，导出了自旋漂移对自旋输运影响的一维解析函数，这些解析函数可以解释几乎所有的实验结果.从计算的自旋电流和自旋分布，它表明，几乎所有的自旋在自旋漂移辅助输运通过0.4- $μ$ m长的反型沟道，但从源极注入的自旋的大部分是在源极和漏极结的n+-Si区域弛豫。这意味着自旋漂移是有用的，并且器件结构的精确设计对于获得更高的磁阻比是必不可少的。此外，我们发现，在这项研究中引入的有效自旋电阻是非常有帮助的理解如何提高自旋MOSFET的磁电阻比的实际应用。
2020-03-05 physics.app-ph
Identification of two trapping mechanisms responsible of the threshold voltage variation in SiO$_2$/4H-SiC MOSFETs
采用基于循环栅压应力的非弛豫方法，对SiO $_2$ /4 H-SiC系统中界面或近界面陷阱进行了全带隙探测。研究了横向MOSFET阈值电压的温度不稳定性，发现了两种独立的陷阱机制，一种机制与温度无关，它与近界面氧化物陷阱的存在有关，这些陷阱是通过半导体的隧穿而被俘获的。第二种机制，具有0.1 eV的激活能，已被关联到本征缺陷的存在下，在SiO $_2$ /4 H-SiC界面。
2020-04-30 cond-mat.mtrl-sci physics.app-ph
Analysis and Development of SiC MOSFET Boost Converter as Solar PV Pre-regulator
可再生能源，如光伏（PV）电池，通过将太阳能转换为电力，从太阳光产生电力，没有移动部件，维护较少。单个光电池产生低电平的电压。为了提升电压，使用DC-DC升压转换器。为了将这种DC-DC转换器用于高电压和高频应用，碳化硅（SiC）器件是最优选的，因为与传统的硅（Si）功率开关相比，碳化硅（SiC）器件具有更大的载流能力、更高的电压阻断能力、高的工作温度以及更小的静态和动态损耗。在所提出的工作中，SiC MOSFET的静态和动态特性的不同温度下进行了观察。研究了一种基于SiC MOSFET的光伏升压变换器。该DC-DC转换器使用脉宽方法（PWM）来控制，并且使用在FPGA中实现的PV系统的增量电导算法来计算用于跟踪最大功率点的占空比d。在MATLAB/SIMULINK环境下进行了仿真研究，搭建了SiC变换器样机，并进行了实验验证。计算了该变换器的输出电压纹波、输入电流纹波和损耗等性能参数，并与传统的硅MOSFET变换器进行了比较。
2018-10-24 cond-mat.mes-hall eess.SP physics.app-ph
Characterization and Modeling of Native MOSFETs Down to 4.2 K
本征MOSFET极低的阈值电压（Vth~0V@300K）有利于低温电路的设计。以往对低温MOSFET的研究主要集中在标准阈值电压（SVT）和低阈值电压（LVT）MOSFET上。本文研究了300 K ~ 4.2K温度范围内的本征MOSFET。在4.2K时，低温Vth提高到~0.25V（W/L= 10 um/10 um），亚阈值摆幅（SS）提高到~14.30mV/dec。关态电流（Ioff）和栅致漏极泄漏（GIDL）效应得到很大改善。讨论了衬底电荷引起的阶跃效应和不同子带能量量子化引起的尖峰效应。在EKV模型的基础上，对迁移率计算公式进行了修正，提出了适用于300 ~ 4.2K温度范围的大尺寸本征MOSFET的简化模型。通过机器学习方法提取与迁移率相关的参数，并分析了散射机制的温度依赖性。本文的工作对低温MOSFET的建模研究和量子芯片低温CMOS电路的设计都有一定的参考价值。
2021-04-07 physics.app-ph
Schottky Barrier MOSFET Enabled Ultra-Low Power Real-Time Neuron for Neuromorphic Computing
本文提出基于肖特基势垒MOSFET的超低功耗压控电流源，利用多晶硅与镍形成的背对背肖特基结实现超低导通电流，为神经形态计算提供高能效实时神经元。
2023-04-17 cs.ET physics.app-ph
Characterization of the Intrinsic and Extrinsic Resistances of a Microwave Graphene FET Under Zero Transconductance Conditions
本文研究了零跨导条件下微波石墨烯FET的电阻特性，通过S参数提取并分析沟道与寄生串联电阻对栅漏偏压的依赖性，并引入损耗栅电容电阻分量构建了与实验数据宽带相关的模型。
2023-09-15 cond-mat.mes-hall physics.app-ph
Scaled Atomic-Layer-Deposited Indium Oxide Nanometer Transistors with Maximum Drain Current Exceeding 2 A/mm at Drain Voltage of 0.7 V
在这项工作中，我们展示了规模的后端线（BEOL）兼容氧化铟（In 2 O3）晶体管的原子层沉积（ALD）的沟道厚度（Tch）为1.0-1.5 nm，沟道长度（Lch）下降到40 nm，等效氧化物厚度（EOT）为2.1 nm，创纪录的高漏极电流2.0 A/mm，在VDS为0.7 V的所有氧化物半导体。增强型In 2 O 3晶体管ID超过1.0 A/mm，在1 V的VDS也实现了通过控制通道厚度下降到1.0 nm，在原子层尺度。通过在HfO 2/In 2 O3氧化物/氧化物界面处形成超过4 E13/cm 2的高密度2D沟道来理解相对低迁移率非晶氧化物半导体中的这种高电流密度。
2020-12-08 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Movable Gate MOSFETs as Readout Devices for Cantilever-Based Nano-Electromechanical Sensors
RWTH Aachen University（亚琛工业大学）；Technische Universität Ilmenau（伊尔梅瑙工业大学）；Christian-Albrechts-Universität Kiel（基尔大学）
本研究提出以可动栅MOSFET为读出器件，解决传统悬臂梁质量传感器电路复杂、集成受限的问题，通过短沟道效应实现高灵敏度质量传感，兼具稳定振荡与全电路集成潜力。
2026-08-25 physics.app-ph
Temperature Dependent Characteristics and Electrostatic Threshold Voltage Tuning of Accumulated Body MOSFETs
窄沟道积累体nMOSFET器件与p型侧栅极周围的有源区已被电特性在100和400 K之间的变化侧栅极偏置（Vside）。亚阈值斜率（SS）和漏致势垒降低（DIBL）下降，阈值电压（Vt）随温度降低和侧栅偏置降低而线性增加。详细分析27 nm x 78 nm（宽×长）器件显示SS从400 K时的115 mV/dec下降到300 K时的90 mV/dec，并下降到100 K时的36 mV/dec，工作温度每降低100 K，DIBL下降约10 mV/V，随着温度从400 K降低到100 K，Vt从0.42 V增加到0.61 V。通过使用Vside耗尽或积累器件体，Vt可在~ 0.3 V至~ 1.1 V范围内调整，灵敏度为~0.3 V/V。这种高水平的可调谐性允许对Vt和驱动电流进行电子控制，以在宽温度范围内以极低的泄漏电流（< 10-13 A）进行变温操作。
2021-10-28 physics.app-ph
Monolithic beta-Ga2O3 Bidirectional MOSFET
本文报道了一种基于 beta-Ga2O3 的单片双向双栅 MOSFET，具备四模式工作能力、低阈值电压、高开关比及超过 ±350V 的击穿电压，适用于功率转换系统。
2024-07-25 physics.app-ph
Comprehensive TCAD Simulation Study of High Voltage (>650V) Common Drain Bidirectional AlGaN/GaN HEMTs
本文通过TCAD仿真研究带双场板的单片共漏极双向AlGaN/GaN HEMT，在4μm和6μm栅间距下分别实现675V和915V击穿电压，其中675V器件导通电阻较传统650V方案改善40%。
2024-10-23 physics.app-ph
Modeling of parallel power MOSFETs in steady-state
在高功率应用中，多个功率MOSFET并联连接并被视为单个开关，以处理更大的总电流。本文介绍了一种从关断状态到稳态的并联功率MOSFET模型。该模型反映了各功率MOSFET的栅压与电流分布之间的关系。该研究的主要目的是使用该模型来处理这些半导体器件在稳态区域期间共享电流和功率损耗的不对称性。
2023-02-15 physics.app-ph physics.pop-ph
Dipole Scattering at the Interface: The Origin of Low Mobility observed in SiC MOSFETs
本文利用二维电子气的散射理论研究了SiC MOSFET中低自由电子迁移率的原因。我们首先建立，声子散射和库仑散射都不能在SiC MOSFET中观察到的低迁移率的原因，我们建立了这一事实，通过比较理论计算的迁移率，考虑这些影响与实验观察。通过考虑SiC MOSFET的阈值电压和迁移率的有效场依赖性，可以得出结论，主导机制的散射中心是电中性的，并表现出短程散射电位。通过考虑界面处中性缺陷周围的电荷分布，建立了由缺陷引起的电偶极子可以作为短程散射势的理论。然后，我们计算的SiC MOSFET的迁移率假设存在一个高密度的偶极子在界面处。计算的偶极散射限制迁移率显示出类似的依赖于有效场的依赖性，在实验结果中观察到的。因此，我们得出结论，在界面处的电偶极子的高密度诱导的散射是在SiC MOSFET的低迁移率的主要原因。
2022-01-11 physics.app-ph
Reproducibility and variability in commercial SiC MOSFETs at deep-cryogenic temperatures
University of Strathclyde（斯特拉斯克莱德大学）；National Physical Laboratory（英国国家物理实验室）
研究分析了商用SiC MOSFET在深低温下的阈值电压和亚阈值摆率，发现低温导致性能退化，包括大的栅极滞回、阈值电压偏移和亚阈值摆率恶化，暗示静电控制不稳定。
2026-05-01 cond-mat.mtrl-sci physics.app-ph
Design and Process Analysis of a Split-Gate Trench Power MOSFET with Bottom-Trench Hk-Pillar Superjunction for Enhanced Performance
提出一种具有底部沟槽高k柱超结的分离栅沟槽MOSFET结构及工艺，通过降低临界场强和电容显著提升击穿与高频优值，并确定3.5 um为最佳高k柱深度，HfO2为最优高k材料。
2024-11-15 physics.app-ph
THz detection and amplification using plasmonic Field Effect Transistors driven by DC drain currents
我们报告的数值和理论结果的亚太赫兹和太赫兹检测电流驱动的InGaAs/GaAs等离子体场效应晶体管（TeraFET）。新的方程来解释沟道长度依赖的漏极电压和饱和电流。数值模拟结果表明，漏偏置电流对源漏响应电压（dU）的影响随器件沟道长度而变化。在等离子体激元振荡不能到达漏极的长沟道TeraFET中，dU总是正的，并且随着漏极电流的增加而迅速上升。对于等离子体激元振荡到达漏极的短器件，电流诱导的非均匀电场导致负响应，与先前的观察一致。在负dU时，漏极侧的小信号电压的幅度变得大于源极侧的小信号电压的幅度。因此，该器件在这种情况下有效地用作THz放大器。在谐振模式下，负响应可以在谐振峰附近被进一步放大。提出了一种新的表达式dU占这种共振效应。在此基础上，提出了一种电流驱动TeraFET谱仪。易于实施和简化的校准程序使其与其他基于TeraFET的光谱仪相比具有竞争力或优越性。
2022-09-28 eess.SP physics.app-ph
Accurate Modeling of Gate Leakage Currents in SiC Power MOSFETs
Vienna University of Technology (TU Wien)（维也纳工业大学）
本文提出了一种基于物理的模拟框架，用于精确建模SiC功率MOSFET中的门漏电流，通过耦合静电学、量子隧穿、载流子输运等过程，实现了对SiC MOS电容器在宽温度和偏压范围内的门电流-电压特性的定量再现。
2025-12-02 cond-mat.mtrl-sci physics.app-ph
Design Space and Variability Analysis of SOI MOSFET for Ultra-Low Power Band-to-Band Tunneling Neurons
本文针对超低功耗带间隧穿神经元，通过TCAD设计空间与变异性分析优化SOI MOSFET，实现BTBT电流降低约20倍，并揭示了其对随机掺杂涨落和氧化层厚度变异的高敏感性。
2023-11-30 physics.app-ph
Meandering gate edges for breakdown voltage enhancement in AlGaN/GaN HEMTs
在这封信中，我们报告了一个独特的器件设计策略，提高击穿电压，因此巴利加品质因数（BFOM）的III族氮化物HEMT的工程栅极边缘朝向漏极。与传统HEMT相比，具有曲折栅漏接入区（M-HEMT）的此类器件的击穿被发现是62%以上，而导通电阻遭受76%，导致BFOM的整体改善28%。3D-TCAD模拟表明，栅极边缘处的峰值电场的减小是导致击穿电压增加的原因。
2019-05-06 physics.app-ph
Deep sub micron normally off AlGaN/GaN MOSFET on silicon with VTH > 5V and On Current > 0.5 A/mm
我们报道了一种深亚微米常关型AlGaN/GAN HEMT器件，具有高导通电流和高阈值电压。通过使用长度和深度分别为200 nm和124 nm的栅凹槽实现了高性能器件。凹陷蚀刻区域具有0.7nm的粗糙度。使用各种凹槽蚀刻深度和电介质退火条件来调整VTH。优化后的器件的导通电流和VTH分别为500 mA/mm和5 V。使用2D-TCAD器件模拟的测量击穿特性的设备和它们的局限性进行了研究。残余电场在大部分凹陷区域中的穿透可能是深度缩放的凹陷栅e-模式HEMT过早击穿的原因。
2019-08-16 physics.app-ph
Low-frequency noise parameter extraction method for single layer graphene FETs
本文基于最近建立的紧凑型低频噪声模型，提出了一种详细的参数提取方法，用于单层（SL）石墨烯晶体管（GFET）的低频噪声（LFN）。测量了两种短沟道背栅GFET（L=300，100 nm）在较低和较高漏电压下的漏电流和LFN，栅电压范围从电荷中性点（CNP）到p型工作区的CNP。电流-电压（IV）和LFN数据也可从长沟道SL顶部溶液栅控（SG）GFET（L=5 μ m）获得，用于靠近和远离CNP的p型和n型区域。在每一个这些制度，适当的IV和LFN参数可以准确地提取。关于LFN，迁移率波动效应在CNP处占主导地位，并且从那里可以提取Hooge参数aH，而载流子数量波动贡献是众所周知的M形偏置依赖性的输出噪声除以平方漏极电流，也在我们的数据中观察到，使得提取与陷阱数量相关的NT参数成为可能。在不太可能的情况下，一个λ形的趋势，NT和aH可以同时从CNP附近的区域提取。除了CNP之外，接触电阻对LFN也有很大的影响，并由此定义了相关参数SDR ^[2]。上述LFN参数可以从低漏极电压操作区域估计，其中速度饱和（VS）机制的影响可以忽略。在较高的漏极电压下，VS效应导致LFN的降低，由此可以从漏极电流和LFN数据中导出代表声子能量并与VS效应相关的IV参数hOmega。
2020-05-01 physics.app-ph
OFF-state trapping phenomena in GaN HEMTs: interplay between gate trapping, acceptor ionization and positive charge redistribution
本文对AlGaN/GAN高电子迁移率晶体管（HEMT）中由漏极偏置应力引起的陷阱效应进行了深入的分析。我们证明：（i）随着漏极应力的增加，脉冲I-V和VTH测量显示初始正VTH变化和RON增加，然后，对于漏极电压>100 V，VTH稳定并且RON显示部分恢复。(ii)在中等电压下，VTH不稳定性与栅极叠层处的俘获有关，这是由于通过肖特基栅极接触离开p-GaN层的空穴留下的残余负电荷和/或与势垒处的俘获有关。在较高电压下，通过C-V和脉冲漏电流分析，我们证明了两个捕获过程的相互作用：（iii）正电荷的快速存储，在缓冲层/SRL界面附近积累，不强烈的热激活，在较高电压下占主导地位;（iv）较慢的负电荷存储，热激活，捕获和去捕获的激活能分别等于~0.6 eV和~0.4-0.8 eV。
2021-07-14 physics.app-ph
Vertical electrolyte transistor operating at very low voltage and high current density
在这项工作中，报告了一种垂直电解质晶体管（VET），其结构基于如下所述的堆叠层：底部接触（源极或漏极）-沟道-可渗透中间电极（漏极或源极）-离子凝胶（电解质栅极电介质）-栅极顶部接触。这种VET描绘了作为电解质门控垂直有机场效应晶体管（电解质门控VOFET）或垂直有机电化学晶体管（VOECT）工作的多功能性，这是以前从未报道过的。这些操作模式的区别是关于分别由于感应的载流子或离子电流而发生的晶体管击穿。这两种工作模式表明，该VET能够在非常低的电压范围内工作，并驱动高电流密度。这些观察到的特征使得VEGFR 2成为在离子电子器件、生物传感器和/或非常低功率的光电电路中应用的良好候选者。
2019-07-22 cond-mat.mtrl-sci physics.app-ph
Ultra-Wide Bandgap Ga$_2$O$_3$-on-SiC MOSFETs
基于$β$ $_2$ O $_3$的超宽带隙半导体提供了实现比当今宽带隙功率半导体更高的功率开关性能、效率和更低的制造成本的潜力。然而，Ga $_2$ O $_3$电子产品商业化的最关键挑战是过热，这会影响器件的性能和可靠性。采用熔融键合法制备了Ga $_2$ O $_3$ /4 H-SiC复合材料。开发了基于低温（LT）金属有机气相外延的低温（$\le$ 600 $^{\circ}$ C）外延和器件处理方法，以在复合晶片上生长Ga $_2$ O $_3$外延沟道层，并随后制造成Ga $_2$ O $_3$功率MOSFET。这种LT方法对于保持复合晶片的结构完整性至关重要。这些LT生长外延Ga $_2$ O $_3$ MOSFET具有高热性能（沟道温度降低56%）、高达2.45 kV的高压阻断能力以及$\sim$ 300 MW/cm $^2$的功率品质因数，这是迄今为止报道的任何异质集成Ga $_2$ O $_3$器件的最高纪录。这项工作是第一次实现多千伏同质外延Ga $_2$ O $_3$功率MOSFET的复合衬底上制造的高传热性能，提供最先进的功率密度值，同时运行比那些在原生衬底上更冷。热表征和建模结果表明，具有减小的Ga $_2$ O $_3$厚度（$\sim$ 1 $μ$ m）和更薄的键合中间层（$<$ 10 nm）的Ga $_2$ O $_3$ /金刚石复合晶片可以将器件…
2023-02-21 cond-mat.mtrl-sci physics.app-ph
High-Performance Ultra-Wide-Bandgap CaSnO3 Metal-Oxide-Semiconductor Field-Effect Transistors
首次展示了基于La掺杂CaSnO3的高性能MOSFET器件，实现了超10^8开关比、1660V击穿电压及8.3 MV cm-1击穿场强，推动了超宽带隙半导体在高压功率电子中的应用。
2025-06-30 cond-mat.mtrl-sci physics.app-ph
