An Algebraic Approach to Fast Estimation of the Threshold Voltage of Junctionless Double Gate MOSFETs Using the Gram Schmidt Method
降低漏致势垒降低（DIBL）的效应是MOSFET家族中不期望的短沟道效应之一，其导致晶体管的阈值电压通过增加漏极的电压而降低。这种效应使得电路设计者不可能将VT视为恒定值，因此，必须将VT计算为漏极电压的函数。因此，为了在集成电路的设计中考虑DIBL的影响，对系统施加了很大的计算负担，这减慢了电路级仿真器中的仿真过程，特别是当要仿真大量晶体管时。因此，本文提出了一种使用Gram-Schmidt正交化方法的多输入单输出（MISO）非线性自回归（N-AR）模型，该模型计算新一代MOSFET的阈值电压，即，无结双栅MOSFET（JL-DG-MOSFET），具有高精度和显着的速度在计算过程中的模型。结果表明，平均而言，所提出的数值方法比最先进的分析模型快313倍。所提出的模型和解析模型之间的归一化均方误差的计算百分比平均为0.435%，表明所提出的方法可以快速，准确地替代解析建模。
2019-05-09 cs.DC physics.app-ph
Analysis and Development of SiC MOSFET Boost Converter as Solar PV Pre-regulator
可再生能源，如光伏（PV）电池，通过将太阳能转换为电力，从太阳光产生电力，没有移动部件，维护较少。单个光电池产生低电平的电压。为了提升电压，使用DC-DC升压转换器。为了将这种DC-DC转换器用于高电压和高频应用，碳化硅（SiC）器件是最优选的，因为与传统的硅（Si）功率开关相比，碳化硅（SiC）器件具有更大的载流能力、更高的电压阻断能力、高的工作温度以及更小的静态和动态损耗。在所提出的工作中，SiC MOSFET的静态和动态特性的不同温度下进行了观察。研究了一种基于SiC MOSFET的光伏升压变换器。该DC-DC转换器使用脉宽方法（PWM）来控制，并且使用在FPGA中实现的PV系统的增量电导算法来计算用于跟踪最大功率点的占空比d。在MATLAB/SIMULINK环境下进行了仿真研究，搭建了SiC变换器样机，并进行了实验验证。计算了该变换器的输出电压纹波、输入电流纹波和损耗等性能参数，并与传统的硅MOSFET变换器进行了比较。
2018-10-24 cond-mat.mes-hall eess.SP physics.app-ph
Characterization and Modeling of Native MOSFETs Down to 4.2 K
本征MOSFET极低的阈值电压（Vth~0V@300K）有利于低温电路的设计。以往对低温MOSFET的研究主要集中在标准阈值电压（SVT）和低阈值电压（LVT）MOSFET上。本文研究了300 K ~ 4.2K温度范围内的本征MOSFET。在4.2K时，低温Vth提高到~0.25V（W/L= 10 um/10 um），亚阈值摆幅（SS）提高到~14.30mV/dec。关态电流（Ioff）和栅致漏极泄漏（GIDL）效应得到很大改善。讨论了衬底电荷引起的阶跃效应和不同子带能量量子化引起的尖峰效应。在EKV模型的基础上，对迁移率计算公式进行了修正，提出了适用于300 ~ 4.2K温度范围的大尺寸本征MOSFET的简化模型。通过机器学习方法提取与迁移率相关的参数，并分析了散射机制的温度依赖性。本文的工作对低温MOSFET的建模研究和量子芯片低温CMOS电路的设计都有一定的参考价值。
2021-04-07 physics.app-ph
Temperature Dependent Characteristics and Electrostatic Threshold Voltage Tuning of Accumulated Body MOSFETs
窄沟道积累体nMOSFET器件与p型侧栅极周围的有源区已被电特性在100和400 K之间的变化侧栅极偏置（Vside）。亚阈值斜率（SS）和漏致势垒降低（DIBL）下降，阈值电压（Vt）随温度降低和侧栅偏置降低而线性增加。详细分析27 nm x 78 nm（宽×长）器件显示SS从400 K时的115 mV/dec下降到300 K时的90 mV/dec，并下降到100 K时的36 mV/dec，工作温度每降低100 K，DIBL下降约10 mV/V，随着温度从400 K降低到100 K，Vt从0.42 V增加到0.61 V。通过使用Vside耗尽或积累器件体，Vt可在~ 0.3 V至~ 1.1 V范围内调整，灵敏度为~0.3 V/V。这种高水平的可调谐性允许对Vt和驱动电流进行电子控制，以在宽温度范围内以极低的泄漏电流（< 10-13 A）进行变温操作。
2021-10-28 physics.app-ph
Monolithic beta-Ga2O3 Bidirectional MOSFET
本文报道了一种基于 beta-Ga2O3 的单片双向双栅 MOSFET，具备四模式工作能力、低阈值电压、高开关比及超过 ±350V 的击穿电压，适用于功率转换系统。
2024-07-25 physics.app-ph
Random Telegraph Noise of a 28-nm Cryogenic MOSFET in the Coulomb Blockade Regime
在14 K下，我们从一个商用的28 nm p-MOSFET（PMOS）中观察到了大量的两能级随机电报噪声（RTN）现象，其中库仑阻塞（CB）峰是由沟道中形成的量子点（QD）引起的.在CB驼峰处观察到最小RTN，其中高电流RTN水平急剧切换到低电流水平。RTN幅度和功率谱密度的栅电压依赖性与CB驼峰区域中DC传输曲线的峰值匹配良好。我们的工作明确地捕获了这些电流和噪声中的QD输运特征，揭示了商业短沟道PMOS中的量子限制效应，即使在14 K下，也比QD实验的典型稀释制冷机温度（<100 mK）高出100倍以上。我们设想，我们报告的RTN特性植根于量子点和缺陷陷阱将更突出的较小的技术节点，其中量子效应应仔细检查在低温CMOS电路设计。
2022-06-18 cond-mat.mes-hall physics.app-ph
Modeling of parallel power MOSFETs in steady-state
在高功率应用中，多个功率MOSFET并联连接并被视为单个开关，以处理更大的总电流。本文介绍了一种从关断状态到稳态的并联功率MOSFET模型。该模型反映了各功率MOSFET的栅压与电流分布之间的关系。该研究的主要目的是使用该模型来处理这些半导体器件在稳态区域期间共享电流和功率损耗的不对称性。
2023-02-15 physics.app-ph physics.pop-ph
III-V Tri-Gate Quantum Well MOSFET: Quantum Ballistic Simulation Study for 10nm Technology and Beyond
在这项工作中，量子弹道模拟研究的III-V族三栅MOSFET已经提出。同时，观察并给出了器件参数变化对弹道、亚阈值和短沟道性能的影响。弹道模拟结果也被用来观察该器件的静电性能和电容-电压特性。随着不断追求与摩尔定律保持同步，以及积极的缩放和接近弹道极限的器件操作，有必要在10 nm栅极长度上进行完整的量子输运研究。我们的模拟揭示了增加沟道横截面的器件漏极电流的增加。但随着信道截面的增大，短信道性能和亚阈值性能逐渐下降。增加器件横截面降低了器件的阈值电压。还观察了栅氧化层厚度对弹道器件性能的影响。顶部栅极氧化层厚度的增加仅在一定范围内影响器件性能。然而，顶栅氧化层的厚度对器件阈值电压没有明显的影响。弹道模拟研究已被进一步用于提取弹道注入载流子的速度和弹道载流子迁移率在沟道中。器件尺寸和栅氧化层厚度对弹道速度和有效载流子迁移率的影响也被提出。
2018-02-26 physics.app-ph physics.comp-ph
Reproducibility and variability in commercial SiC MOSFETs at deep-cryogenic temperatures
University of Strathclyde（斯特拉斯克莱德大学）；National Physical Laboratory（英国国家物理实验室）
研究分析了商用SiC MOSFET在深低温下的阈值电压和亚阈值摆率，发现低温导致性能退化，包括大的栅极滞回、阈值电压偏移和亚阈值摆率恶化，暗示静电控制不稳定。
2026-05-01 cond-mat.mtrl-sci physics.app-ph
Accurate Modeling of Gate Leakage Currents in SiC Power MOSFETs
Vienna University of Technology (TU Wien)（维也纳工业大学）
本文提出了一种基于物理的模拟框架，用于精确建模SiC功率MOSFET中的门漏电流，通过耦合静电学、量子隧穿、载流子输运等过程，实现了对SiC MOS电容器在宽温度和偏压范围内的门电流-电压特性的定量再现。
2025-12-02 cond-mat.mtrl-sci physics.app-ph
Deep sub micron normally off AlGaN/GaN MOSFET on silicon with VTH > 5V and On Current > 0.5 A/mm
我们报道了一种深亚微米常关型AlGaN/GAN HEMT器件，具有高导通电流和高阈值电压。通过使用长度和深度分别为200 nm和124 nm的栅凹槽实现了高性能器件。凹陷蚀刻区域具有0.7nm的粗糙度。使用各种凹槽蚀刻深度和电介质退火条件来调整VTH。优化后的器件的导通电流和VTH分别为500 mA/mm和5 V。使用2D-TCAD器件模拟的测量击穿特性的设备和它们的局限性进行了研究。残余电场在大部分凹陷区域中的穿透可能是深度缩放的凹陷栅e-模式HEMT过早击穿的原因。
2019-08-16 physics.app-ph
Threshold Voltage Jitter due to Random Telegraph Noise
随着MOSFET缩小到纳米尺寸，晶体管电参数变化是由物理尺寸和掺杂分布变化以外的因素产生的，这些因素自器件制造以来就存在，并随着时间的推移保持不变。除了这些零时可变性因素之外，导致性能从一个时刻到另一个时刻的可变性的因素开始发挥重要作用。随机电报噪声（RTN）是这些相关的时间依赖性变化源之一。在这项工作中，我们扩展了知识的RTN引起的随时间变化的随机变化，通过提供一个统计模型的晶体管阈值电压抖动产生的RTN。阈值电压抖动的面积缩放进行了详细讨论，支持设计人员在晶体管尺寸朝着更可靠的设计。不仅对晶体管中预期的抖动进行建模，而且还对其在设计上应该相等的晶体管之间的可变性进行建模。除了分析建模之外，还运行蒙特卡罗模拟。模拟考虑了与RTN相关的载流子捕获和发射事件，从而允许正确评估与RTN相关的抖动。蒙特卡罗模拟验证了分析模型，并说明了抖动的面积缩放及其变化。
2020-01-09 cond-mat.mes-hall physics.app-ph
Negative Capacitance as Digital and Analog Performance Booster for Complementary MOS Transistors
玻尔兹曼暴政对降低传统MOS器件的能量耗散提出了基本限制，在300 K时，漏源电流增加10倍需要栅极电压的最小增加，即60 mV。铁电材料中的负电容（NC）是为了解决CMOS工艺的这一物理限制而提出的。铁电体中的极化不稳定导致有效的负介电常数，从而在集成到晶体管的栅极堆叠中时导致差分电压放大和减小的亚阈值摆幅。最近的负电容演示主要涉及n型MOSFET及其亚阈值斜率。一个有效的技术助推器应该能够提高n型和p型晶体管的性能。在这项工作中，我们报告了一个显着的增强，在数字（亚阈值摆幅，关断电流比的导通电流，和）和模拟（导通电流和电流效率因子）FoM的商业28纳米CMOS工艺利用PZT电容器作为负电容升压器。因此，在室温下，在n型和p型MOSFET中获得了低至10 mV/decade的亚热摆幅以及高达10 $^5$ V $^{-1}$的增强的电流效率因子。在此基础上，将工作电压提高到0.45V，使电源电压降低了50%。
2018-04-27 physics.app-ph
Sub-100 nm β-Ga2O3 MOSFET with 55 GHz fMAX and >100 V breakdown
本文报道了一种90 nm栅极长度的β-Ga2O3 MOSFET，实现55 GHz fMAX和125 V击穿电压，无电流崩塌，性能媲美GaN HEMT，适用于X波段。
2023-11-14 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Impact of the NO annealing duration on the SiO2/4H-SiC interface properties in lateral MOSFETs: the energetic profile of the near-interface-oxide traps
本文通过TCAD能带仿真和横向MOSFET强反型电学测试，研究NO退火时间对SiO2/4H-SiC近界面氧化物陷阱能量分布及电荷俘获的影响。
2024-10-28 cond-mat.mtrl-sci physics.app-ph
Time-Gated Optical Spectroscopy of Field-Effect Stimulated Recombination via Interfacial Point Defects in Fully-Processed Silicon Carbide Power MOSFETs
本研究通过时间门控光谱技术，对完全处理的SiC功率MOSFETs中4H-SiC/SiO$_2$界面点缺陷的场效应刺激复合发光进行表征，提取出两种光谱成分，并基于量子力学模型将其中一种高能局部振动模式归因于碳团簇类缺陷的施主-受主对复合，为提升器件可靠性和性能提供了新见解。
2024-04-20 physics.app-ph
Large current modulation and tunneling magnetoresistance change by a side-gate electric field in a GaMnAs-based vertical spin metal-oxide-semiconductor field-effect transistor
垂直自旋金属氧化物半导体场效应晶体管（自旋MOSFET）是后缩放时代有前途的低功耗器件。在这里，使用铁磁半导体GaMnAs为基础的垂直自旋MOSFET与GaAs沟道层，我们证明了一个大的漏源电流IDS调制的栅源电压VGS的调制比高达130%，这是迄今为止报道的垂直自旋场效应晶体管的最大值。我们发现，电场对GaAs沟道层中缺陷态间接隧穿的影响是导致大的IDS调制的原因。该器件的隧穿磁电阻（TMR）比高达~ 7%，大于平面型自旋MOSFET，表明IDS可以通过磁化结构来控制。此外，我们发现，TMR比可以调制的VGS。这一结果主要源于电场对GaMnAs铁磁电极磁各向异性的调制以及GaAs半导体沟道层的电位调制。我们的研究结果为高性能垂直自旋MOSFET提供了重要进展。
2018-01-05 cond-mat.mtrl-sci physics.app-ph
High-Performance Ultra-Wide-Bandgap CaSnO3 Metal-Oxide-Semiconductor Field-Effect Transistors
首次展示了基于La掺杂CaSnO3的高性能MOSFET器件，实现了超10^8开关比、1660V击穿电压及8.3 MV cm-1击穿场强，推动了超宽带隙半导体在高压功率电子中的应用。
2025-06-30 cond-mat.mtrl-sci physics.app-ph
Could the negative capacitance effect be used in field-effect transistors with a ferroelectric gate?
本文分析了由SiO_2和弱铁电HfO_2构成栅绝缘层的金属氧化物-铁电场效应晶体管（MOSFET）的电势、电场、极化和电荷分布以及微分电容。当HfO_2层的厚度接近尺寸诱导铁电-顺电相变的临界厚度时，有可能获得准稳态的负电容C_（HfO_2）<0。准稳态负电容是铁电体的一种非常缓慢变化的瞬态，对应于整个系统的正电容，因此它的出现并不违反任何热力学原理。栅极绝缘层的准稳态负电容C_ins的实现可以打开将MOSFET亚阈值摆幅降低到临界值以下以及将栅极电压降低到基本玻尔兹曼极限以下的主要可能性。然而，我们没有找到在准稳态下C_ins为负的参数，因此，负的C_（HfO_2）不能使亚阈值摆幅降低到基本极限以下。然而，随着C_（HfO_2）<0，C_ins的增加可以减小摆幅，减少器件在工作循环中的发热，从而有助于进一步改善MOSFET的性能。
2022-08-28 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Modeling of antenna-coupled Si MOSFETs in the Terahertz Frequency Range
本研究针对太赫兹硅CMOS TeraFET探测器，对比验证TSMC RF模型与自主ADS-HDM模型的预测精度，分析扩散与等离子体效应的贡献并估算室温NEP，为太赫兹探测器建模提供有效工具。
2024-04-11 physics.app-ph physics.ins-det
High-Performance Logic and Memory Devices Based on a Dual-Gated MoS2 Architecture
在这项工作中，我们展示了一个双栅（DG）的二硫化钼场效应晶体管（FET），其中多层二硫化钼的开关性能下降可以补偿DG结构。它产生大电流密度（单层>100 μA/μm）、陡峭的亚阈值摆幅（SS）（5 nm厚度约100 mV/dec）和高开/关电流比（10 nm厚度大于107）。这种DG结构不仅改善了静电控制，而且通过单独调谐顶栅电压和背栅电压为操纵阈值电压（VTH）和SS提供了额外的自由度，这在逻辑反相器中得到了证明。动态随机存取存储器（DRAM）由于Si MOSFET中的大关态电流而具有短的保持时间。基于我们的DG MoS 2-FET，并实现了一个DRAM单元与1260 ms的长保持时间。本文还展示了一种基于CVD合成连续薄膜的大规模隔离型MoS 2 DG-FET，该器件在未来圆片级数字和低功耗电子器件中具有潜在的应用前景。
2019-12-17 cond-mat.mtrl-sci physics.app-ph
Harnessing Unipolar Threshold Switches for Enhanced Rectification
本文通过将单极和双极相变材料与晶体管结合，提出滞回二极管以增强整流，并分析稳定性，实现倍压器稳定时间大幅缩短。
2023-08-30 physics.app-ph
Process Voltage Temperature Variability Estimation of Tunneling Current for Band-to-Band-Tunneling based Neuron
该研究评估了带间隧穿（BTBT）神经元的工艺电压温度（PVT）变异性，发现BTBT区域比亚阈值区域变异降低约3倍，且功耗更低，适合低功耗神经形态计算。
2023-06-20 cs.ET physics.app-ph
