Rewriting Flash Memories by Message Passing
为了解决闪存的可靠性和持久性问题，构造了一种结合重写和纠错的WOM码。我们认为重写模型，是闪存应用程序的实际利益，只有第二次写入使用WOM代码。我们的WOM码构造基于LDGM码的二进制擦除量化，其中重写使用消息传递，并且在实践中具有与LDPC码共享高效硬件实现的潜力。我们表明，编码方案实现的重写模型的能力。大量的仿真结果表明，我们的方案的重写性能媲美极性WOM码的速率区域，需要高的重写成功概率。我们进一步增强我们的编码方案的纠错能力。通过绘制一个连接的共轭码对研究的背景下，量子纠错，我们开发了一个通用的框架，用于构建纠错WOM码。在这个框架下，我们给出了一个明确的WOM码的结构，其码字包含在BCH码。
2015-02-01 cs.IT math.IT
Asymmetric LOCO Codes: Constrained Codes for Flash Memories
在数据存储和数据传输中，某些模式在写入（传输）到介质上时更容易出错。在具有二进制数据和双极不归零信令的磁记录系统中，在连续转变之间具有不充分分离的模式加剧了符号间干扰。约束代码用于消除这种容易出错的模式。最近的一个例子是一个新的家庭的能力，实现约束代码，命名为字典序约束代码（LOCO代码）。LOCO码是对称的，即在取模式补时，禁止模式集是封闭的。LOCO码在用于采用块擦除的闪存设备中时，在速率方面是次优的，因为易错模式的互补在这些设备中是无害的。本文介绍了非对称LOCO码（A-LOCO码），这是字典顺序的约束代码，只禁止那些模式是不利于Flash的性能。A-LOCO码也是容量实现的，并且在有限长度下，它们提供比为相同目标设计的现有最先进的约束码更高的速率。A-LOCO码中索引与码字之间的映射-解映射允许比其LOCO对应物更简单的低复杂度编码和解码算法。
2020-02-23 cs.IT math.IT
Multi-Erasure Locally Recoverable Codes Over Small Fields For Flash Memory Array
擦除码在存储系统中起着防止数据丢失的重要作用。本文研究了一类用于闪存阵列的擦除码--多擦除局部可恢复码（ME-LRC）。与以前的相关工作相比，我们专注于小领域的ME-LRC的建设。我们首先开发的最小距离的ME-LRC的上限和下限。这些界限明确考虑了字段大小。我们的主要贡献是提出了一种基于广义张量积码的ME-LRC的一般构造，并研究了其纠删性质。给出了一种适合于擦除恢复的译码算法。然后，我们证明，我们的建设产生最佳的ME-LRC与广泛的代码参数。最后，我们提出了几个家庭的ME-LRC在不同的领域。
2017-01-22 cs.IT math.IT
Layered Index-less Indexed Flash Codes for Improving Average Performance
本文提出了一种适用于闪存存储系统的无索引闪存码（ILIFC）的改进方案。虽然Mahdavifar等人提出的ILIFC具有优异的最坏情况性能，但ILIFC在平均情况性能方面可以进一步改进。所提出的方案，称为{ \em分层ILIFC}，是基于ILIFC。然而，本研究的主要重点是平均情况下的性能。该方案的主要特点是使用基于层的索引编码来表示信息比特的索引。层索引编码促进了单元级别的统一使用，这导致更好的平均情况性能。实验结果表明，该方案在不损失最坏性能的前提下，实现了比原ILIFC更大的平均重写次数。
2011-02-17 cs.IT math.IT
Rewriting Codes for Flash Memories
闪存是包括单元块的非易失性计算机存储器，其中每个单元可以采用q个不同的值或电平。虽然增加单元电平很容易，但降低单元电平只能通过擦除整个块来实现。由于块擦除是非常不期望的，所以已经设计了编码方案（称为浮动码（或闪存码）和缓冲器码），以便在引起块擦除之前最大化存储在闪存中的信息可以被写入（和重写）的次数。（n，k，t）q闪速码C是用于在$n$单元中存储k个信息比特的编码方案，其方式使得可以在没有块擦除的情况下容纳多达t个写入的任何序列。n个单元中可用电平转换的总数为n（q-1），C的写入不足定义为δ（C）= n（q-1）-t，它是代码接近完美利用所有这些转换的程度的度量。在本文中，我们给出了一个Flash码的构造，当\geq \log_2 k时，写亏数为O（qkPDMATHABMN k），否则写亏数至多为O（k \log^2 k）.（n，r，\ell，t）q缓冲代码是一种编码方案，用于存储r个\ell进制符号的缓冲区，使得对于任何t个符号的序列，都可以成功解码写入的最后r个符号。我们改进了以前的上限上的最大写入次数t的情况下，有一个单一的细胞存储缓冲区。然后，我们展示了如何改进Jiang等人使用多个单元的构造，其中n \geq 2 r。
2012-10-28 cs.IT math.IT
High Performance Non-Binary Spatially-Coupled Codes for Flash Memories
现代密集型闪存设备以非常低的出错率操作，这需要强大的纠错编码（ECC）技术。具有广泛应用的一类新兴的基于图的ECC技术是空间耦合（SC）码类，其中块码被划分成组件，然后将这些组件重新布线多次以构造SC码。在这里，我们的重点是SC码的底层循环为基础的结构。在本文中，我们提出了一个三阶段的方法设计的高性能非二进制SC（NB-SC）码优化实际的Flash通道，我们的目标是最大限度地减少有害的一般吸收集的类型2（GASTs）的设计NB-SC代码的图形。在第一阶段中，我们部署了一种新的分区机制，称为最佳重叠分区，它作用于SC代码的原型图，以产生对应于最小数量的有害对象的最佳分区。在第二阶段，我们应用一个新的循环功率优化器，以进一步减少有害的GAST的数量。在第三阶段中，我们使用权重一致性矩阵框架来操纵边权重，以消除尽可能多的在前两个阶段之后保留在NB-SC代码中的GAST（在代码的未标记图上操作）。仿真结果表明，NB-SC码设计使用我们的方法优于国家的最先进的NB-SC码时，用于Flash信道。
2018-03-11 cs.IT math.IT
Geometric WOM codes and coding strategies for multilevel flash memories
本文研究了一次写入存储器（WOM）代码在闪存存储中的设计和应用。利用Merkx（'84）的思想，我们给出了一种基于$\mathbb{F}_2$上有限欧氏几何的WOM码的构造.这种结构产生WOM码与新的参数，并提供洞察的标准，关联结构应满足产生良好的代码。我们还分析了适应二进制WOM代码用于多级闪存单元的方法。特别是，我们给出了两种策略的基础上不同的重写目标。这些策略的平均写入性能的简要讨论，以及WOM代码的级联方法也提供了。
2012-05-07 cs.IT math.CO math.IT
Finding a Generator Matrix of a Multidimensional Cyclic Code
我们推广Sepasdar的方法，找到一个生成矩阵的二维循环码，找到一个独立的子集的一般多循环码，这可能会形成一个基础的代码作为一个向量子空间。然后可以从该基构造生成矩阵。
2019-06-08 cs.IT math.IT
Mutual-Information Optimized Quantization for LDPC Decoding of Accurately Modeled Flash Data
高容量NAND闪存使用多级单元（MLC）来在每个单元中存储多个位并实现高存储密度。更高的密度导致增加的原始出错率（BER），这需要强大的纠错码。低密度奇偶校验（LDPC）码是AWGN信道中一类著名的容量逼近码。然而，LDPC码传统上使用软信息，而闪存读取通道仅提供硬信息。低分辨率软信息可以通过以不同的字线电压执行每个单元的多次读取来获得。我们选择这些字线电压的值，以最大化的互信息的输入和输出的等效多读通道在任何指定的噪声模型。我们的研究结果表明，最大互信息（MMI）量化提供了更好的软信息LDPC解码给定的量化水平比恒定的PDF比量化的方法。我们还表明，调整LDPC码的量化设置的度分布提供了显着的性能改善。
2012-02-07 cs.IT math.IT
Multidimensional Coded Modulation in Block-Fading Channnels
研究了Nakagami- $m$块衰落信道中多维信号集上编码调制方案的构造问题。特别是，我们认为最佳的分集可靠性指数的错误概率时，得到的多维星座旋转的经典复平面信号星座。我们表明，多维旋转的全维实现最佳多样性的可靠性指数，也实现了高斯星座。全维度的多维旋转引起大的解码复杂度，并且在某些情况下，使用较小维度的多个旋转可能是有益的。我们还研究了在这种情况下的多样性的可靠性指数，这产生了最佳的速率分集复杂度在块衰落信道与离散输入的权衡。
2007-11-26 cs.IT math.IT
Modulation Codes for Flash Memory Based on Load-Balancing Theory
在本文中，我们考虑的调制码的实际多级闪存存储系统的单元级。我们不是最大化设备的寿命[Ajiang-isit 07 -01，Ajiang-isit 07 -02，Yaakobi_verdy_siegel_aller_allerton 08，Finucane_Liu_Mitzenmacher_aller08]，而是最大化每个单元级别存储的平均信息量，这被定义为存储效率。使用这个框架，我们表明，最坏情况下的标准[Ajiang-isit 07 -01，Ajiang-isit 07 -02，Yaakobi_verdy_siegel_aller_allerton 08]和平均情况下的标准[Finucane_Liu_Mitzenmacher_aller08]是我们的目标函数的两个极端情况。提出了一种自随机调制码，它是渐近最优的，对于任意的输入字母表和独立同分布。投入分配在实际的闪存系统中，单元级的数量仅是适度大的。所以渐近性能可能不能说明全部情况。利用负载均衡理论的工具，分析了自随机调制码的存储效率。结果表明，只有一小部分的细胞被利用时，细胞级的数量只有适度的大。我们还提出了一个负载均衡调制码，基于被称为“两个随机选择的权力”[Mitzenmacher 96 thepower]的现象，以提高实际系统的存储效率。理论分析和仿真结果表明，我们的负载均衡调制码可以提供显着的增益，实际的闪存存储系统。虽…
2009-10-12 cs.IT math.IT
New Qutrit Codes from Pure and Bordered Multidimensional Circulant Construction
本研究通过多维循环与加边构造方法，基于F₉上的辛自对偶加性码，得到7种性能优于此前已知最优参数的新型三量子位稳定子码。
2023-12-20 cs.IT math.IT
An Algorithm to find the Generators of Multidimensional Cyclic Codes over a Finite Chain Ring
本文的目的是确定有限链环$\mathfrak{R}$上多维循环码的代数结构。利用环$\mathfrak{R}$上循环码的生成多项式，给出了一种求环$\mathfrak{R}$上长度为$m_{1}m_{2}\dots m_{n}$的$n$维（$n$ D）循环码的生成多项式的算法.此外，对于$q\equiv 1(mod~ m_{j}), j\geq 2$情形，得到了长度为$m_{1}m_{2}\dots m_{n}$的$n$ D循环码的生成元作为可分多项式，其中$q=p^{r}$是$\mathfrak{R}$的剩余域的基数.
2023-03-14 cs.IT math.IT
When Do WOM Codes Improve the Erasure Factor in Flash Memories?
闪存是一种只写一次的介质，其中对单元进行重新编程需要首先擦除包含它们的块。闪存的寿命是块擦除次数的函数，可以小到几千次。为了减少块擦除的数量，作为最小写入单元的页在存储器中被重写。一次写入存储器（WOM）代码是一种编码方案，其使得能够在擦除之前多次写入块。然而，这些代码具有显著的速率损失。例如，写入两次的速率（具有相同的速率）最多为0.77。在本文中，我们研究WOM码和他们之间的权衡率损失和减少块擦除的数量，当页面均匀随机写入。首先，我们引入了一个新的措施，称为擦除因子，它反映了块擦除的数量和每个块上可以写入的数据量。在我们的分析中的一个关键点是，这种权衡取决于内存中的WOM代码的具体实现。我们考虑两个系统，使用WOM代码，一个传统的计划，通常使用，和一个新的最近的设计，保留了整体的存储容量。虽然第一个系统可以提高擦除因子，只有当存储速率是最多0.6442，我们表明，第二个方案总是提高这个品质因数。
2015-04-22 cs.IT math.IT
LDPC Decoding with Limited-Precision Soft Information in Flash Memories
本文研究了低密度奇偶校验（LDPC）码在闪存中的应用。具有不同字线电压的多个单元读取为LDPC解码器提供有限精度的软信息。字线电压（也称为参考电压）的值通过最大化多重读取通道的输入与输出之间的互信息（MI）来优化。约束最大互信息（MMI）量化，以强制执行一个恒定的比例约束提供了一个显着的简化，没有明显的性能损失。我们的仿真结果表明，对于一个设计良好的LDPC码，最大化的互信息的量化也将最小化的帧出错率。然而，必须注意设计代码以在量化信道中良好地执行。为全精度高斯信道设计的LDPC码在量化设置中可能表现不佳。我们的LDPC码设计提供了一个例子，其中量化增加了吸收集的重要性，从而改变了LDPC码应该如何优化。仿真结果表明，精度的小的增加使得LDPC码在帧出错率的范围内显著优于具有可比速率和块长度（但没有软信息的益处）的BCH码。
2012-09-29 cs.IT math.IT
New Qubit Codes from Multidimensional Circulant Graphs
本文首次利用多维循环图的加法辛自对偶码构造出两种新型量子比特稳定子码，并分类了长度至40的图码，证明其最优性及结构性质。
2023-09-04 cs.IT math.IT
Asymmetric Error Correction and Flash-Memory Rewriting using Polar Codes
我们提出了两种通信设置有效的编码方案：1。不对称信道，以及2.信道具有通知的编码器。这些设置在非易失性存储器以及光学和广播通信中很重要。这些方案基于非线性极化码，它们建立在这些设置的基础上并改进了最近的工作。在非对称通道中，我们解决了以前已知的计划，导致使用大型布尔函数的指数存储要求。提出了一种改进的方案，该方案在满足多项式计算复杂性和存储要求的情况下达到了非对称信道的容量。所提出的非线性计划，然后推广到设置信道编码与一个知情的编码器，使用多编码技术。我们认为具体的情况下，该计划的闪存，将纠错能力与重写。由于所考虑的代码是非线性的，它们消除了先前已知的方案（称为极性一次写入存储器代码）对编码器和解码器之间的共享随机性的要求。最后，我们提到的多编码方案也是有用的广播通信在马顿的区域，改善以前的计划，这种设置。
2015-12-28 cs.IT math.IT
Concatenated Raptor Codes in NAND Flash Memory
针对NAND闪存中的错误控制问题，提出了两种基于固定速率Raptor码的级联编码方案。一个是面向离线恢复不可纠正的页面，另一个是专为页面错误校正在正常读取模式。这两个建议的编码策略假设硬判决解码的内码与内部解码失败产生的外部猛禽码的擦除符号。Raptor码允许对非常长的码字进行低复杂度解码，同时为擦除信道提供接近容量的性能。对于离线页恢复方案，一个完整的NAND块形成Raptor码字，每个内部码字通常由几个Raptor符号组成。一个有效的查找表的策略，设计了猛禽编码和解码，避免使用大型缓冲区的控制器，尽管相当大的规模的猛禽代码。所提出的计划的潜在性能优势进行评估的概率块恢复条件下存在不可纠正的页面。另一方面，在所建议的页面错误校正策略中，使用硬决策迭代乘积码作为内码。在这项工作中采用的特定产品代码是基于行-列级联与多个交叉位，允许使用较长的组件代码。在这种设置中，在行-列代码的每个交叉点内捕获的位的集合充当Raptor符号，并且失败的行代码和列代码的交叉点被声明为擦除。出错率分析表明，相对于现有的基于长BCH码的纠错系统，该级联方案具有显著的性能提升.
2013-12-20 cs.IT math.IT
Enhanced Precision Through Multiple Reads for LDPC Decoding in Flash Memories
具有不同字线电压的相同闪存单元的多次读取为LDPC解码提供了增强的精度。在本文中，字线电压的优化，通过最大化的互信息（MI）的量化通道。通过几次额外读取获得的增强精度允许FER性能接近全精度软信息的性能，并使LDPC码的性能显著优于BCH码。一个恒定的比例约束提供了一个显着的简化优化，没有明显的性能损失。对于一个设计良好的LDPC码，最大化的互信息的量化也最小化的帧出错率在我们的模拟。然而，对于具有由小吸收集引起的高错误平层的示例LDPC码，MMI量化不提供最低帧出错率。在这种情况下，最佳量化引入了比对于信道MI最佳的擦除更多的擦除，以便减轻不良设计代码的吸收集。本文还确定了LDPC码设计中的权衡，当解码是用多个精度级别执行时;在一个精度级别的最佳代码通常不会是在不同精度级别的最佳代码。
2014-02-18 cs.IT math.IT
On the Performance of Direct Shaping Codes
在这项工作中，我们研究了最近提出的直接成形代码的闪存。该速率-1代码旨在通过在存储结构化数据时最小化编程单元的平均分数来减少SLC（每个单元一位）闪存的磨损。然后，我们描述了这种算法的适应，提供MLC（每单元两位）闪存的数据整形。它使用了一个页面相关的成本模型，并被设计为与逐行、基于页面的并行编程的标准过程兼容。我们还给出了实验结果，证明MLC数据整形码的性能时，适用于英文和中文文本。然后，我们研究了潜在的错误传播特性的直接成形代码时，在嘈杂的闪存设备中使用。特别是，我们模型的误差传播作为一个有偏的随机游走在多维空间。我们证明了一个上界的错误传播概率，并提出了一个算法，可以在数值上接近下界。最后，我们研究了直接成形码的渐近性能。我们证明了SLC直接成形码是次优的意义上说，它只能实现最小的平均成本率为1的代码在一定条件下的源分布。
2020-07-10 cs.IT math.IT
Duality between Multidimensional Convolutional Codes and Systems
多维卷积码推广了（一维）卷积码，并且它们在自然对偶下对应于在系统文献中广泛研究的多维系统。
1999-05-07 cs.IT math.AC math.AG
Local Rank Modulation for Flash Memories
为了克服秩调制的缺点，最近提出了局部秩调制方案来表示闪存中的信息。对于具有$s|n$的$s\leq t\leq n$，$(s,t,n)$ -LRM方案是局部秩调制方案，其中通过大小为$t$的滑动窗口来局部地查看$n$单元，从而导致需要较少比较和较少不同值的小排列序列。两个窗口之间的距离等于$s$。为了得到最简单的硬件实现，提出了尺寸为2的滑动窗口的情况。Gray码和等重Gray码是为了充分利用该方案的代表能力而提出的。本文给出了$(1,2,n)$ -LRM方案中循环等重格雷码的一个严格上界，其中码重等于$2$.研究了$(1,3,n)$ -LRM方案的编码、译码和枚举。
2013-11-19 cs.IT math.IT
The predictable degree property, column reducedness, and minimality in multidimensional convolutional coding
定义了可料度性质和列约化性质的高维类似物，并证明了这两个性质是等价的。它表明，每一个多维卷积码，所谓的，一个最小的减少多项式分辨率。它是唯一确定的（同构），并导致一些重要的整数不变量的代码推广经典Forney的指数。
2014-04-20 cs.IT math.IT
Multidimensional Fibonacci Coding
Fibonacci码是自同步变长码，其鲁棒性和压缩能力被证明是有用的。渐进地，这些代码提供更好的压缩效率作为基础的斐波那契序列的顺序增加，但在增加的后缀长度的代价。我们提出了一个规避这个问题，通过引入高维Fibonacci码的整数向量。在这个过程中，我们提供了广泛的理论背景，并推广Zeckendorf定理到高阶。因此，我们的工作统一了Zeckendorf定理的几种变体，同时也为其合法性提供了新的依据。
2020-06-30 cs.IT math.IT
Quasi-Cross Lattice Tilings with Applications to Flash Memory
我们考虑$\R^n$的格子镶嵌的形状，我们称之为一个$(\kp,\km,n)$ -准十字。这样的格形成完美的纠错码，其用正误差和负误差的规定最大幅度（其比率被称为平衡比）来校正单个有限幅度的误差。这些代码可以用于校正闪存中的干扰和保持错误，其特征在于具有有限的幅度和不同的符号。我们构造了任意有理平衡比的完美码的无限族，并给出了$(2,1,n)$ -拟交叉格点拼接的具体构造。这些构造与群分裂和模$B_1$序列有关。我们还研究了准十字格镶嵌参数的界，连接准十字的臂长和维数。我们还证明了限制组分裂，一个具体的情况下，表明$(2,1,n)$准交叉的晶格平铺的参数是唯一可能的。
2011-02-10 cs.IT math.IT
Deep Learning-Aided Dynamic Read Thresholds Design For Multi-Level-Cell Flash Memories
实际的NAND闪存遭受难以预测的各种非平稳噪声。此外，在回读过程中，数据保留噪声引起的通道偏移是未知的。这严重影响了从存储单元的数据恢复。在本文中，我们首先提出了一种新的递归神经网络（RNN）为基础的检测器，有效地检测存储在多级单元（MLC）闪存的数据符号，而无需任何先验知识的通道。然而，与传统的阈值检测器相比，所提出的RNN检测器引入了更长的读取延迟和更多的功耗。为了解决这个问题，我们进一步提出了一个RNN辅助（RNN）动态阈值检测器，其检测阈值可以根据RNN检测器的输出导出。因此，我们只需要在系统空闲时周期性地激活RNN检测器。此外，为了实现纠错码的软判决解码，我们首先展示了如何基于从RNN检测器导出的硬判决读取阈值来获得更多的读取阈值。然后，我们提出了基于整数的可靠性映射的基础上设计的读阈值，它可以产生的软信息的通道。最后，我们提出了将密度进化（DE）结合差分进化算法来优化LDPC编码的闪存通道的读阈值。计算机模拟的结果表明，我们的RNA动态读取阈值设计的有效性，为未编码和LDPC编码的闪存通道，没有任何先验知识的通道。
2019-07-09 cs.IT math.IT
Folding, Tiling, and Multidimensional Coding
将序列$S$折叠成多维盒是用于构造多维码的方法。以序列$S$可以折叠成各种形状的方式来推广公知的折叠操作。折叠的新定义是基于点阵平铺和$D$维网格中的方向。存在潜在的$\frac{3^D-1}{2}$不同的折叠操作。给出了格与方向的组合定义折叠的充要条件。直接和最令人印象深刻的应用是一些新的下限的点的数量在二维同步模式。这也可以推广到多维同步模式。我们展示了如何折叠可以用来构建多维纠错码，并产生多维伪随机阵列。
2009-07-29 cs.IT math.IT
On Multidimensional 2-Weight-Limited Burst-Correcting Codes
该研究针对三类不同相对位置约束下的多维2重量突发纠错问题，给出显式码构造，并将构造码的额外冗余度与所证明的下界进行对比。
2025-10-29 cs.IT math.CO math.IT
Optimal Multidimensional Convolutional Codes
本文研究了多维卷积码的最优构造，基于超正则性提出新方法，扩展了已知的MDS多维卷积码构造。
2026-03-25 cs.IT math.IT
Efficient Constrained Codes That Enable Page Separation in Modern Flash Memories
本文提出低复杂度、容量接近的读取即运行（RR）约束编码方案，通过仅在左页或最左两页编码来消除易错模式，实现页面分离，提升闪存访问速度并减少冗余。
2023-02-03 cs.IT eess.SP math.IT
Construction of Fixed Rate Non-Binary WOM Codes based on Integer Programming
在本文中，我们提出了一个非二进制WOM（一次写入存储器）的存储，如闪存代码的建设。本文中讨论的WOM码是固定速率WOM码，其中大小为$M$的固定字母表中的消息可以至少$t^*$次顺序地写入WOM存储器中。在本文中，一个WOM存储建模的状态转移图。拟议的建设有以下两个特点。首先，它包括一个系统的方法来确定状态转移图中的编码区域。第二，建议的建设包括一个标签的方法，通过使用整数规划的状态。利用所提出的结构构造了几种新的适用于2单元$q$级闪存的WOM码。在许多情况下，它们实现了满足已知上限的最差写入次数$t^*$。此外，我们还构造了固定速率的非二进制WOM码，具有降低闪存单元ICI（单元间干扰）的能力。所提出的结构的优点之一是其灵活性。它可以应用于各种存储设备，各种尺寸（即单元数）和各种附加约束。
2017-01-29 cs.IT math.IT
Rank-Modulation Rewrite Coding for Flash Memories
当前的闪存技术集中于其静态存储容量的成本最小化。然而，所得到的方法支持相对小数量的编程-擦除周期。该技术对于消费者设备（例如，智能手机和照相机），其中编程擦除周期的数量很小。但是，对于需要大量生命周期写入的企业存储系统来说，这并不经济。本文提出的方法，用于缓解这个问题包括两个关键思想的有效整合：（i）提高可靠性和耐久性表示的信息使用相对值通过秩调制方案和（ii）增加整体（寿命）容量的闪存设备通过重写代码，即，擦除前每个单元执行多次写入。本文提出了一种新的编码方案，结合秩调制和重写。新方案的主要优点包括：（i）每次写入时每个单元存储接近2位的能力，对存储器的寿命影响最小，以及（ii）利用最近提出的容量实现一次写入存储器（WOM）代码的高效编码和解码算法。
2014-12-31 cs.IT math.IT
On the Capacity of the Beta-Binomial Channel Model for Multi-Level Cell Flash Memories
最近提出了β-二项式（BBM）通道模型来模拟多级单元（MLC）闪存中经验观察到的位错误的过分散统计。在本文中，我们研究的BBM沟道模型的MLC闪存的容量。使用复合信道的方法，我们首先表明，BBM信道模型的容量为零。然而，通过经验观察，这似乎是对闪存信道容量的非常悲观的估计。我们提出了一种改进的信道模型，称为截断支持β-二项式（TS-BBM）信道模型，并推导出其容量。使用经验误差统计从1X-nm和2 Y-nm MLC闪存，我们数值估计TS-BBM沟道模型容量作为程序/擦除（P/E）循环应力的函数。假设使用单个二进制纠错码，2-TS-BBM信道模型的容量提供了闪存芯片的编码速率的上限。
2016-09-01 cs.IT math.IT
Threshold Saturation from a Bounded Region in Multidimensional Spatially Coupled Codes over the BEC
Institute of Science Tokyo（东京科学大学）
本文证明在BEC上，多维空间耦合LDPC和MN码中，用有界超立方体替换缩短平板可将缩短比例从V^{-1/d}降至V^{-1}，实现阈值饱和，MN码达到容量。
2026-09-22 cs.IT math.IT
Channel Models for Multi-Level Cell Flash Memories Based on Empirical Error Analysis
我们提出了二进制离散参数通道模型的多级单元（MLC）的闪存，提供准确的ECC性能估计的编程/擦除（P/E）循环应力下的经验观察到的错误特性建模。通过对来自两个不同供应商的1X-nm和2 Y-nm MLC闪存芯片的详细经验误差表征，我们观察并表征了每个ECC帧的比特错误数量的过度分散现象。诸如二进制非对称信道（BAC）模型的充分研究的信道模型不能提供准确的ECC性能估计。因此，我们提出了一种基于β-二项概率分布的信道模型（2-BBM信道模型），该模型很好地拟合了过分散的经验误差特性，并通过对BCH、LDPC和极化码的统计测试和仿真结果表明，2-BBM信道模型在MLC闪存中提供了准确的ECC性能估计。
2016-05-17 cs.IT math.IT
Enhancing Data Storage Reliability and Error Correction in Multilevel NOR and NAND Flash Memories through Optimal Design of BCH Codes
针对多级 NOR/NAND 闪存的可靠性问题，本文通过并行、流水线及 XOR 共享优化 BCH 解码器，并经 VHDL 与 Xilinx ISE 验证可降低纠错时间和硬件开销。
2023-07-16 cs.AR cs.IT math.IT
Wyner-Ziv Coding Based on Multidimensional Nested Lattices
分布式信源编码（DSC）解决了相关信源之间没有通信链路的压缩问题。本文研究的是Wyner-Ziv问题：一个信息源的编码，其边信息仅在解码器处以噪声形式存在。本文在多维嵌套格型编码的框架下进行了理论分析和编码设计。在理论分析方面，在高分辨率假设下给出了率失真函数的精确计算，并利用theta级数的导数推导出了一个新的上界。对于实际的代码设计，提出了几种低复杂度的技术。与现有的Slepian-Wolf编码嵌套量化（SWC-NQ）的Wyner-Ziv编码的基础上的一维或二维晶格相比，我们提出的多维NLC可以提供更好的性能，可以说更低的复杂度，因为它不需要Slepian-Wolf编码的第二阶段。
2011-11-05 cs.IT math.IT
Correcting Limited-Magnitude Errors in the Rank-Modulation Scheme
我们研究的纠错码的排列下无穷范数，一种新的存储方案的闪存调用秩调制的动机。在该方案中，一组$n$闪存单元被组合以创建单个虚拟多级单元。信息存储在由单元电荷水平引起的排列中。尖峰误差，其特征在于细胞电荷水平的一个有限的幅度变化，对应于一个低距离的变化下的无穷大规范。我们定义的代码防止尖峰错误，称为有限幅度秩调制码（LMRM码），并提出了几种构造这些代码，一些导致最佳的代码。这些代码允许简单的递归，有时直接，编码和解码过程。我们还提供了LMRM码的最大尺寸的上下限，在一般情况下，并在代码形成的对称群的一个子群的情况下。在渐近分析中，我们构造的代码优于Gilbert-Varshamov-like界估计。
2009-08-02 cs.IT math.IT
Error-Correction of Multidimensional Bursts
在本文中，我们提出了几种构造来生成用于纠正多维集群错误的代码。其目标是纠正形状可以是盒误差、李球误差或具有任意形状的误差的聚类误差。我们的代码具有非常低的冗余，接近最优，和大范围的参数的数组和集群。我们的主要结果总结如下：1）二维码的建设能够纠正矩形错误与以前已知的结构具有相当多的灵活的参数。这种构造的另一个优点是它很容易推广到D维。2)提出了一种基于D维空间D着色的D维码构造方法，用于纠正各种形状的D维聚类错误。该方法被有效地应用于纠正以前的构造没有有效地覆盖的参数的D维聚类错误。3)D维空间到另一个D维空间的一种变换，这样一个D维李球就被变换成一个位于一个相对较小的D维盒子中的形状。我们使用前面的结构来纠正一个D维错误，其形状是一个D维李球。4)应用着色法更有效地校正形状为Lee球的二维误差。D维的情况下也进行了讨论。5)一种能够纠正长度为b的突发错误的一维码的结构，其中错误位置的数目与b相比相对较小。这种构造推广到D维码。6)应用修正Lee球误差和修正具有少量错误位置的簇误差的构造，修正任意簇误差。
2007-12-26 cs.IT math.IT
On the Existence of Perfect Codes for Asymmetric Limited-Magnitude Errors
研究了一种纠正有限大小非对称错误的分组码。这些代码最近已被应用于闪存中的纠错。代码将表示为格和结构将基于西顿序列的推广。特别是，我们将考虑这些类型的错误的完美代码。
2011-12-11 cs.IT math.IT
DNN-aided Read-voltage Threshold Optimization for MLC Flash Memory with Finite Block Length
Nanjing University of Science and Technology（南京理工大学）；Nanjing University of Posts and Telecommunications（南京邮电大学）；Singapore University of Technology and Design（新加坡科技设计大学）
多级单元（MLC）NAND闪存的纠错性能与纠错码（ECC）的块长度和读电压阈值的对数似然比（LLR）密切相关。针对这一问题，本文对MLC闪存的读电压阈值进行了优化，以提高有限块长ECC的译码性能。首先，通过对有限块长度下的信道编码率（CCR）和译码错误概率的分析，建立了以最大译码错误概率最小为目标的读电压阈值优化问题。其次，我们提出了一种交叉迭代搜索（CIS）算法来优化读电压阈值下的闪存通道的完美知识。然而，由于实际上闪存的数据保持时间（DRT）很难记录，因此分析表征数据保持噪声（DRN）影响下的电压分布具有挑战性。为了解决这个问题，我们开发了一种深度神经网络（DNN）辅助优化策略来优化读取电压阈值，其中采用多层感知（MLP）网络来学习电压分布和读取电压阈值之间的关系。仿真结果表明，与现有方案相比，所提出的DNN辅助的读电压阈值优化策略结合设计良好的LDPC码，不仅可以提高编程擦除（PE）耐受性，而且可以降低读延迟。
2020-04-11 cs.IT cs.LG math.IT
Single-Fragment Forensic Coding via Multidimensional Cyclically Permutable Codes
Xidian University（西安电子科技大学）；University of Science and Technology of China（中国科学技术大学）；Capital Normal University（首都师范大学）
针对3D打印物品的防伪追踪，提出基于多维循环可置换码的单片段取证编码，实现从任意含最小体积盒子的片段中恢复标识符，并给出最优冗余构造，在厚片段下速率趋近于一。
2026-09-22 cs.IT math.IT
Read-and-Run Constrained Coding for Modern Flash Devices
2015年，固态设备在存储密度上战胜磁性设备，这是物理、架构和信号处理方面多项创新的结果。在这方面，最重要的创新之一是在闪存器件中实现每个单元存储一个以上的位，即，每个电池具有两个以上的电荷水平。约束编码在闪存器件中使用，以通过减轻源于单元之间的电荷传播的单元间干扰来提高可靠性。最近，引入了实现容量的约束代码，以在每个单元具有两个以上电平的现代闪存器件中实现该目的。虽然这些代码通过利用底层物理学导致最小的冗余，但它们导致不可忽略的复杂性增加和访问速度限制，因为页面不能单独读取。在本文中，我们提出了新的约束编码方案，具有低复杂度，并保持理想的高访问速度在现代Flash设备。这个想法是通过只对最左边的页面上的数据进行编码，而不对所有剩余页面上的数据进行编码来消除容易出错的模式。我们的编码方案适用于每个单元的任何级别，提供系统的编码和解码，并且接近容量。由于所提出的方案使分离的页面，我们称之为读和运行（RR）约束的编码方案，而不是采用读和等待其他页面的计划。我们分析了新的RR编码方案，并讨论了它们对不同电荷水平发生概率的影响。我们还证明了通过RR编码实现的性能改善一个实际的三电平单元闪存设备。
2021-11-14 cs.IT eess.SP math.IT
Irregular-Mapped Protograph LDPC-Coded Modulation: A Bandwidth-Efficient Solution for $5$G Networks with Massive Data-Storage Requirement
第五代（5G）网络产生的大量数据不仅对移动设备的可靠性和效率提出了新的挑战，而且也推动了新存储技术的快速发展。NAND闪存具有存取速度快、可靠性高等优点，已成为5G网络中极具前景的存储解决方案。在本文中，我们研究了一个原型编码比特交织编码调制与迭代检测和解码（BICM-ID）利用不规则映射（IM）的多级单元（MLC）NAND闪存系统。首先，我们提出了一个增强的基于原型图的外部信息传输（EPEXIT）算法，以方便分析的原型代码的IM-BICM-ID系统。利用EPEXIT算法，提出了一种构造一类高速率原模图码的简单设计方法，称为非正则映射累积重复累积（IMARA）码，它既具有优良的译码门限，又具有线性最小距离增长特性.此外，基于IM-BICM-ID系统的电压域迭代增益特性，提出了一种新的读取电压优化方案，以获得准确的读取电压电平，从而最小化原模图码的解码阈值.理论分析和误码率仿真表明，所提出的IMARA辅助IM-BICM-ID方案和所提出的读电压优化方案显著提高了闪存系统的收敛性能和译码性能.因此，所提出的原型图编码的IM-BICM-ID闪存系统可以被视为具有海量数据存储需求的新一代移动网络的可靠和高效的存储解决方案。
2021-07-21 cs.IT cs.PF math.IT
DNA Tails for Molecular Flash Memory
本文提出DNA Tails存储范式，通过在DNA切口位点生长不同长度的单链DNA尾巴来编码非二进制符号，并结合秩调制码纠正校准错误和截断尾巴生长错误，从而提升DNA存储密度。
2025-05-06 cs.ET cs.IT math.IT
Multidimensional Reconciliation in Continuous-Variable QKD: Review, Coding Schemes, and Open Source Simulation
Exail；Sorbonne Université, CNRS, LIP6（索邦大学，法国国家科学研究中心，LIP6实验室）
本文综述了连续变量量子密钥分发中的多维协商原理，重点介绍高维构造，提出开源仿真框架HDirac，并评估了LDPC码的性能，揭示了维度、协商效率与帧错误率之间的关键权衡。
2026-06-02 cs.CR cs.IT math.IT
