首页/论文/2007.02242

arXiv 2007.022422020-07-05cs.AR

NoCs环形路由器微结构

A Ring Router Microarchitecture for NoCs

Wo-Tak Wu

摘要：

片上网络（NoC）已经成为片上多处理器设计中连接大量处理核的流行选择。在传统的NoC设计中，路由器中的大部分区域被缓冲器和交叉开关占据。这两个组件也消耗了路由器的大部分功率。NoC的许多研究都是基于传统的路由器微体系结构。我们提出了一种新的路由器微架构，把路由器本身作为一个小型网络的环形拓扑结构。它消除了传统设计中的大型交叉开关。此外，网络延迟也大大减少。仿真和电路综合表明，所提出的微架构可以减少延迟53%，面积和功耗分别为34%和27%，与传统的设计相比。

英文摘要：

Network-on-Chip (NoC) has become a popular choice for connecting a large number of processing cores in chip multiprocessor design. In a conventional NoC design, most of the area in the router is occupied by the buffers and the crossbar switch. These two components also consume the majority of the router's power. Much of the research in NoC has been based on the conventional router microarchitecture. We propose a novel router microarchitecture that treats the router itself as a small network of the ring topology. It eliminates the large crossbar switch in the conventional design. In addition, network latency is much reduced. Simulation and circuit synthesis show that the proposed microarchitecture can reduce the latency, area and power by 53%, 34% and 27%, respectively, compared to the conventional design.

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

阅读原文

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

本文内容

摘要英文摘要相关论文

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

继续探索

相关论文

异构三维SoCs中的NoCs：布线策略和微架构的协同设计

NoCs in Heterogeneous 3D SoCs: Co-Design of Routing Strategies and Microarchitectures

异构3D片上系统（3D SoC）是将传感和计算结合在单个芯片内的最有前途的设计范例。异构3D SoC中的通信网络的一个特殊特性是每层中的不同延迟和吞吐量。正如这项工作所示，这种变化大大降低了网络性能。我们贡献的路由算法和路由器微架构，可以克服这些性能限制的共同设计。我们分析了异质性的挑战：提出了技术感知的通信模型，从而确定数据包传输速度较慢的层。通信模型对于零负载下的延迟和吞吐量是精确的。该技术模型对于90至28 nm的各种商业技术具有小于7.4%的面积误差和时序误差。其次，我们展示了如何克服异质性的限制，提出了两种新的路由算法，称为Z+（XY）Z-和ZXYZ，提高延迟高达6.5倍相比，传统的尺寸顺序路由。此外，我们提出了一个高的垂直吞吐量路由器的微架构，调整到路由算法，并充分克服了较慢的层的限制。与传统路由器相比，我们实现了2到4倍的吞吐量增加。因此，路由器的动态功率降低了高达41.1%，我们实现了高达2.26倍的改进微片延迟，在2.1%和10.4%之间的小总路由器面积成本为现实的技术和应用场景。

2019-09-10cs.AR

Uber：利用缓冲区为数百个核心提供NoCs

Uber: Utilizing Buffers to Simplify NoCs for Hundreds-Cores

使用片上网络（NoC）接近理想的线延迟是众核系统，特别是百核系统的重要实际问题。虽然其他研究人员专注于优化大型网格，绕过或推测路由器管道，或创建更复杂的对数拓扑，本文提出了一个平衡的组合，交易队列缓冲区简单。使用执行驱动的模拟对PARSEC和SPLASH的九个基准进行的初步分析表明，利用率从每个网状端口连接单个核心时的2%上升到至少50%，因为集中器和路由器队列中的延迟松弛约为20个周期的理想延迟的6倍。也就是说，16端口网格就足够了，因为对于系统性能而言，互连是不常见的情况。以这种方式，网格跳数被限制为三，因为负载通过扩展的集中变得均匀，并且使用用于网格路由器的常规四级流水线以及较小的对数边缘来接近理想的延迟。还详细介绍了一个现实的Uber，其性能与采用优化路由器管道的64端口网格相同，将基线提高了12%。正在进行的工作开发技术，以更好地平衡负载，通过调整缓存块的位置，并比较优步与无缓冲路由。

2016-07-27cs.AR

Ratatoskr：一个开源框架，用于深入分析3D NoCs的功耗、性能和面积

Ratatoskr: An open-source framework for in-depth power, performance and area analysis in 3D NoCs

我们介绍ratatoskr，一个开源的框架，深入的功耗，性能和面积（PPA）分析在片上系统（SoC）的3D集成和异构。它通过提供RT级的NoC硬件实现、周期精确级的NoC模拟器和事务级的应用模型，覆盖了所有抽象层。通过这种全面的方法，ratatoskr可以提供以下特定的PPA分析：链路的动态功率可以在比特级仿真的2.4%精度内测量，同时保持周期精确的仿真速度。路由器功率由RT电平合成与周期精确模拟相结合确定。整个NoC的性能可以通过周期精确和RT级仿真来测量。单个路由器的性能是从RT级获得的，包括门级验证。根据RT水平计算NoC面积。尽管有这些多方面的功能，ratatoskr提供了简单的两步用户交互：第一，一个单一的入口点，允许设置设计参数，第二，PPA报告自动生成。对于输入和输出，可以选择不同的抽象级别用于高级快速网络分析或架构细节的低级改进。与传统的标准路由器相比，综合NoC模型降低了32%的总路由器功率和3%的路由器面积。作为其他NoC PPA测量工具中没有的前瞻性和独特功能，ratatoskr支持异构3D集成，这是即将到来的SoC最有前途的集成范例之一。因此，ratatoskr奠定了基础，设计他们的通信架构。

2020-01-14cs.AR

网格和环面NoCs中的高效旁路

Efficient Bypass in Mesh and Torus NoCs

最小化延迟和功耗是NoC路由器设计的关键目标。不同的建议结合前瞻路由和路由器旁路跳过仲裁和缓冲，减少路由器延迟。然而，使用它们的条件要求中间路由器中的缓冲区完全为空。这限制了使用旁路流水线的微片的量，特别是在中等和高负载下，增加了延迟和功率。本文提出了NEBB，非空缓冲区旁路，一种机制，允许旁路微片，即使缓冲区旁路不为空。该机制适用于虫洞和虚拟切穿，它们各自具有不同的优点。NEBB-Hybrid提出在每种情况下采用最佳流量控制。该机制扩展到环面拓扑结构，使用FBFC和共享缓冲区。使用Booksim对这些建议进行了评估，结果显示单微片数据包的缓冲微片减少了75%，这意味着延迟和动态功耗分别减少了30%和23%。对于双峰流量，这些改善分别为20%和21%。此外，当使用共享缓冲器时，旁路利用率在很大程度上独立于VC的数量，并且与很少的私有缓冲器非常有竞争力，从而允许简化分配机制。

2020-12-10cs.AR

使用 OQ 或 VOQ 路由器的 2D mesh NoC 的高效死锁避免

Efficient deadlock avoidance for 2D mesh NoCs that use OQ or VOQ routers

本文提出一种用于基于 OQ 或 VOQ 的 2D mesh NoC 路由器的死锁避免算法，无需修改排队拓扑且逻辑开销极小，在保持无死锁的同时接近完全自适应算法的性能。

2024-02-19cs.ARcs.DC

使用Vivado-HLS进行结构设计：NoC案例研究

Using Vivado-HLS for Structural Design: a NoC Case Study

已经有大量成功应用Xilinx Vivado的“功能到模块”高级综合（HLS）的例子，其中主题本质上是算法。在这项工作中，我们进行了设计研究，以评估在结构设计中应用Vivado-HLS的有效性。我们采用Vivado-HLS来合成与独立片上网络（NoC）路由器以及完整的多端点NoC对应的C函数。有趣的是，我们发现，描述一个完整的片上网络，包括路由器子模块面临根本的困难，不存在描述的路由器作为独立的模块。最终，我们成功地使用Vivado-HLS生产了路由器和NoC模块，这些模块是我们参考的基于RTL的路由器和NoC模块的精确周期和位精度替代品。此外，由HLS和RTL产生的路由器和NoC在资源利用率和关键路线延迟方面是相当的。我们的经验主观地表明，HLS是能够简化的设计工作，即使大部分的结构细节必须在HLS的描述，通过结合编码的纪律和明确的pragmas。C++源代码可以在https://github.com/zhipengzhaocmu/HLS_NoC上找到。

2020-08-14cs.AR

更多相关论文收起更多论文

物理感知的抢占式虚拟通道用于无死锁AXI网络片

Physically-Aware Preemptive Virtual Channels for Deadlock-Free AXI Networks-on-Chip

ETH Zürich（苏黎世联邦理工学院）；Università di Bologna（博洛尼亚大学）

针对AXI4协议中读写流量依赖导致的死锁问题，提出物理感知的抢占式虚拟通道架构，相比多平面设计节省76%链路资源，仅增加3%路由器面积开销。

2026-07-03cs.AR

容错片上网络中丢包攻击的抑制

Runtime Mitigation of Packet Drop Attacks in Fault-tolerant Networks-on-Chip

片上网络（Networks-on-Chip，NoCs）中的容错路由（Fault-tolerant routing，FTR）已经成为维持多核系统性能的一种常见做法。另一方面，第三方知识产权块的使用使安全性成为现代设计中的主要关注点。针对采用FTR算法的片上网络中硬件木马（HTs）可能导致的丢包攻击，提出了一种防御机制。与外部终止开关相关联的HT被有条件地触发以启用攻击场景。安全模块，如认证单元，缓冲区洗牌，和控制单元，已被提出来挫败在运行时的攻击，并恢复在NoC中的安全数据包流。这些单元一起工作，作为一个盾牌，以保护数据包从前进到输出端口与故障链路。综合结果表明，所提出的安全FT路由器，与基线FT路由器相比，面积和功率开销最多分别为4.04%和0.90%。性能评估表明，与基准FT路由器相比，在运行真实基准以及合成流量时，SeFaR在执行时间、能耗、平均数据包延迟和功率延迟乘积度量方面具有可接受的开销。此外，一个全面的安全路由器的可能的设计已经提出，以解决和减轻多种攻击，可以出现在NoC路由器。

2019-08-01cs.AR

基于环形循环拓扑的片上网络路由算法研究

Development of routing algorithms in networks-on-chip based on ring circulant topologies

本文主要研究片上网络（NoCs）开发中的通信子系统，重点研究其拓扑结构。分析了片上网络拓扑结构的主要特点以及各种拓扑结构下片上网络的路由问题。提出使用二维循环拓扑进行NoC设计，因为它们具有比大多数常见的网状和环面拓扑更好的特性，并且与许多其他改进拓扑的方法相比，具有规则的结构。重点是使用环循环，虽然在某些情况下有一些更差的特点比最佳循环，补偿一个长度的第一母线在这样的图，大大方便路由。本文考虑了三种不同的方法来路由在片上网络与环形循环拓扑结构：表路由，路由选择，自适应路由。提出了路由算法，路由器的综合结果，在他们的基础上，提出，和成本的芯片资源的实现这样的通信子系统在NoCs估计。

2019-05-01cs.AR

评估三模冗余用于宽链路低延迟NoC路由器：可靠性与物理设计挑战

Assessing Triple Modular Redundancy for Wide-Link, Low-Latency NoC Routers: Reliability and Physical Design Challenges

ETH Zürich（苏黎世联邦理工学院）；Università di Bologna（博洛尼亚大学）

本文评估三种粒度的三模冗余（TMR）用于512位宽链路2周期延迟NoC路由器，发现全TMR可消除超百万次注入故障，集成至AI加速tile后仅增16.8%面积，为物理AI系统NoC提供实用防护方案。

2026-08-24cs.AR

EmuNoC：用于FPGA上快速灵活的片上网络原型的混合仿真

EmuNoC: Hybrid Emulation for Fast and Flexible Network-on-Chip Prototyping on FPGAs

片上网络（NoC）最近得到了广泛的应用，从多核CPU到边缘AI加速器。与缓慢的仿真相比，FPGA上的仿真有望加速其RTL建模。然而，现实的测试刺激是具有挑战性的，在硬件中产生不同的应用。换句话说，需要快速和灵活的设计框架。最有前途的解决方案是混合仿真，其中部分设计在软件中仿真，其他部分在硬件中仿真。本文提出了一种新的混合仿真框架称为EmuNoC。我们引入了时钟同步方法和纯软件数据包生成，与最先进的框架相比，将仿真速度提高了36.3倍至79.3倍，同时保留了用于刺激模拟的纯软件接口的灵活性。我们还提高了面积效率，以在单个FPGA上模拟具有169个路由器的NoC，而之前的框架仅实现了64个路由器。

2022-06-23cs.AR

优化无路由片上网络设计：一个基于学习的创新框架

Optimizing Routerless Network-on-Chip Designs: An Innovative Learning-Based Framework

University of Southern California（南加利福尼亚大学）；Oregon State University（俄勒冈州立大学）

将机器学习应用于建筑设计提供了具有广泛应用前景的机会。特别是最近的深度强化学习（DRL）技术，能够在传统设计策略可能不充分的巨大设计空间中进行有效探索。本文提出了一种新的深度加固框架，以无路由器片上网络（NoC）作为评估案例研究。新框架成功地解决了先前的设计方法由于随机搜索而不可靠或由于严重的设计空间限制而不灵活的问题。该框架学习（近）最佳的环路布局与各种设计约束的无路由片上网络。一个深度神经网络开发使用并行线程，有效地探索巨大的无路由器片上网络设计空间与蒙特卡洛搜索树。实验结果表明，与传统网格相比，所提出的深度强化学习（DRL）无路由器设计实现了3.25倍的吞吐量增加，1.6倍的数据包延迟减少，和5倍的功耗降低。与最先进的无路由器NoC相比，DRL实现了1.47倍的吞吐量增加，1.18倍的数据包延迟减少，以及1.14倍的平均跳数减少，尽管功耗略高。

2019-05-11cs.AIcs.ARcs.LG

软错误弹性3D片上网络系统的可靠性评估与定量评估

Reliability Assessment and Quantitative Evaluation of Soft-Error Resilient 3D Network-on-Chip Systems

三维片上网络（3D-NoC）已经被提出作为一种吉祥的解决方案，其将片上网络（NoC）范例的高并行性与3D-IC的高性能和低功耗成本相结合。然而，随着技术规模的缩小，可靠性问题变得越来越重要，特别是对于复杂的3D-NoC，它提供了多核和众核片上系统的通信要求。可靠性评估在制造过程的早期阶段非常重要，以防止对目标系统进行代价高昂的重新设计。在本文中，我们提出了一个准确的可靠性评估和定量评估的软错误弹性3D-NoC的基础上的软错误弹性机制。该系统可以从路由器的不同流水线级中发生的瞬时错误中恢复。基于这种分析，确定网络的主成分中的故障的影响。

2020-03-21cs.AR

揭秘 FPGA 硬核 NoC 性能

Demystifying FPGA Hard NoC Performance

本文系统评估 Versal FPGA 中硬化 NoC 的性能与设计权衡，揭示其在多 SLR 场景的资源和时序收益，以及流量、布局和编译器导致的局限。

2025-03-13cs.AR

少有人走的路：面向FPGA的感知拥塞片上网络布局与分组路由

The Road Less Traveled: Congestion-Aware NoC Placement and Packet Routing for FPGAs

University of Toronto（多伦多大学）

本研究针对FPGA的片上网络拥塞问题，在开源CAD工具VPR中融入拥塞建模、转弯模型路由、SAT路由建模及强化学习智能体优化，显著降低了NoC拥塞并缩短了线长。

2026-08-19cs.AR

Slim NoC：一种低直径高能效片上网络拓扑及Scalability

Slim NoC: A Low-Diameter On-Chip Network Topology for High Energy Efficiency and Scalability

具有成百上千个内核的新兴芯片需要具有前所未有的能源/面积效率和可扩展性的网络。为了解决这个问题，我们提出了超薄片上网络（SN）：一个新的片上网络设计，提供显着的效率和可扩展性的改进相比，国家的最先进的。关键的想法是使用两个概念，从图形和数论，度直径图结合非素数有限域，使最小数量的端口为一个给定的核心数。SN的灵感来自于最先进的片外拓扑结构;它识别并提取了它们在NoC设置中的优势，同时解决了导致片上显著开销的几个关键问题。SN提供了特定于NoC的布局，进一步提高了面积/能源效率。我们展示了如何使用最先进的路由器微架构方案（如弹性链接）来增强SN，以使网络更具可扩展性和效率。我们广泛的实验评估表明，SN优于传统的低基数拓扑（例如，网格和环面）和现代高基数网络（例如，各种Flattened Butterflies）在面积、延迟、吞吐量和静态/动态功耗方面的性能。SN提供了一个有前途的方向，在可扩展的和节能的NoC拓扑结构。

2020-10-21cs.ARcs.DCcs.NI