An Energy-Efficient Heterogeneous Memory Architecture for Future Dark Silicon Embedded Chip-Multiprocessors
主存储器在嵌入式系统的总能耗中起着重要的作用。在未来的纳米级设计中使用传统的存储器技术会导致泄漏功耗和温度相关问题的急剧增加。新兴的非易失性存储器（NVM）技术提供了许多期望的特性，诸如接近零的泄漏功率、高密度和非易失性。它们可以显着减轻未来嵌入式芯片多处理器（eCMP）系统中的内存泄漏功耗问题。然而，它们遭受诸如有限的写入耐久性和高写入能耗的挑战，这限制了它们在现代存储器系统中的采用。在这篇文章中，我们提出了一个凸优化模型来设计一个3D堆叠混合存储器架构，以最大限度地减少未来嵌入式系统在暗硅时代的能耗。该方法满足耐久性约束，以设计一个可靠的存储系统。我们的凸模型优化了eDRAM和STT-RAM存储体在存储层上的数量和位置，以在未来的eCMP中利用这两种技术的优势。能源消耗，在暗硅时代的主要挑战，在这项工作中表示为一个主要目标，它是最小化的详细的优化模型，以设计一个暗硅感知的3D芯片多处理器。实验结果表明，与基线存储器设计相比，所提出的架构提高了3D CMP的平均能耗和性能分别约61.33%和9%。
2019-12-13 cs.AR
A Survey of Techniques For Improving Energy Efficiency in Embedded Computing Systems
最近的技术进步极大地提高了嵌入式系统的性能和功能。随着移动设备的数量现在几乎等于地球上的人口，嵌入式系统已经真正变得无处不在。然而，这些趋势也使得管理其功耗的任务极具挑战性。近年来，已经提出了几种技术来解决这个问题。在本文中，我们调查的嵌入式系统的功耗管理技术。我们讨论了电源管理的需求，并对几个重要参数的技术进行了分类，以突出它们的相似之处和不同之处。本文旨在帮助研究人员和应用程序开发人员深入了解电源管理技术的工作原理，并设计未来更高效的高性能嵌入式系统。
2014-01-04 cs.AR
Temperature-aware Dynamic Optimization of Embedded Systems
由于嵌入式系统严格的设计约束，许多先前的工作集中在优化能耗和/或性能。由于嵌入式系统通常具有较少的冷却选项，因此温度升高以及温度优化是一个紧迫的问题。由于缺乏专用的热管理硬件机制，大多数嵌入式系统仅通过被动对流散热。嵌入式系统的温度不仅影响系统的可靠性，还可能影响系统的性能、功耗和成本。因此，嵌入式系统需要有效的热管理技术。然而，热管理可能与其他优化目标相冲突，例如执行时间和能耗。在本文中，我们专注于使用缓存优化和动态频率缩放的协同作用来管理温度，同时还优化了执行时间和能耗。本文提供了新的见解，高速缓存参数的影响，高效的温度感知的高速缓存调整算法。此外，我们提出了温度感知的基于阶段的调整，TaPT，它确定帕累托最优的时钟频率和高速缓存配置的细粒度的执行时间，能源和温度的权衡。TaPT可实现自主系统优化，还允许设计人员指定温度约束和优化优先级。实验结果表明，TaPT算法能够有效地减少执行时间、能耗和温度，同时使硬件开销最小。
2016-02-14 cs.AR
Copycat: A High Precision Real Time NAND Simulator
在本文中，我们描述了一个高精度的实时的NAND模拟器的设计和实现称为模仿，在一个商品多核桌面环境上运行。此NAND模拟器有助于开发嵌入式闪存管理软件，如闪存转换层（FTL）。该模拟器还允许进行全面的故障注入，以测试FTL的可靠性。与实际FPGA实现相比，模拟器的响应时间偏差平均小于0.28%，最大为10.12%。
2016-12-12 cs.AR
RecFlash: Fast Recommendation System on In-Storage Computing with Frequency-Based Data Mapping
Sogang University（西江大学）；Seoul National University of Science and Technology（首尔科学技术大学）
本文提出RecFlash，利用基于NAND闪存的存储计算技术，通过数据映射算法提升推荐系统推理性能，实验显示延迟和能耗分别降低81%和91.9%。
2026-04-28 cs.AR
A Cache Reconfiguration Approach for Saving Leakage and Refresh Energy in Embedded DRAM Caches
近年来，大型末级高速缓存（LLC）的大小和泄漏能耗已经增加。为了解决这个问题，已经考虑了具有较低泄漏能量消耗的嵌入式DRAM（eDRAM）高速缓存;然而，eDRAM高速缓存以刷新能量的形式消耗大量的能量。在本文中，我们提出了一种技术，用于节省泄漏和刷新能量eDRAM缓存。我们使用动态缓存重新配置的方法来智能地关闭缓存的一部分，以节省泄漏能量和刷新只有效的数据的活动（即不关闭）缓存，以节省刷新能量。我们评估我们的技术使用x86-64模拟器和SPEC 2006基准，并将其与最近提出的技术，以节省刷新能源，命名为Refrint。实验表明，我们的技术提供了更好的性能和能源效率比Refrint。使用我们的技术，对于2 MB LLC和40微秒的eDRAM刷新周期，与eDRAM基线（定期刷新所有高速缓存行）相比，平均节能22.8%。
2013-09-26 cs.AR
An Efficient Synchronous Static Memory design for Embedded System
自定义存储器组织是超大规模集成电路设计领域的一项具有挑战性的任务。本研究的目的是为嵌入式系统设计高速、低功耗的存储器。同步SRAM已经提出并使用各种模拟器进行了分析。Xilinx仿真器模拟了同步SRAM存储器，它可以为嵌入式系统执行高效的读/写能力。Xinix工具还提供了选择一个字并读取它所需的访问时间。同步静态RAM具有轻松的读/写能力，并以有效的方式执行预定的读/写操作。
2014-06-18 cs.AR
Reducing Power Consumption of Embedded Dynamic Memories with ECCs
Telecommunications Circuits Laboratory, EPFL（苏黎世联邦理工学院电信电路实验室）
研究针对增益单元嵌入式动态随机存取存储器因保留时间变化需频繁刷新操作的问题，提出结合刷新间隔模型与功耗分析的纠错码（ECC）选择方法，可在给定良率约束下确定最低功耗ECC配置，降低总功耗。
2026-07-20 cs.AR cs.IT math.IT
CIPHERMATCH: Accelerating Homomorphic Encryption-Based String Matching via Memory-Efficient Data Packing and In-Flash Processing
本文提出 CIPHERMATCH，通过内存高效数据打包、去除乘法和旋转等同态操作以及闪存内处理架构，协同加速基于同态加密的安全精确字符串匹配，在 DNA 匹配和加密数据库搜索中实现最高 136.9 倍性能提升和 256.4 倍能耗降低。
2025-03-12 cs.AR cs.CR cs.DC
Search-in-Memory (SiM): Reliable, Versatile, and Efficient Data Matching in SSD's NAND Flash Memory Chip for Data Indexing Acceleration
本文提出Search-in-Memory（SiM）芯片，通过在NAND闪存芯片内直接执行数据过滤和按位并行匹配，利用灵活的SIMD命令接口卸载索引搜索，实现写密集型工作负载高达9倍加速和45%能耗节省。
2024-08-02 cs.AR
Memory Aware High-Level Synthesis for Embedded Systems
本文提出了一种新的嵌入式实时系统高级综合方法，该方法考虑了嵌入式实时系统的存储结构和存储映射。我们将内存映射形式化为调度步骤中使用的一组约束。我们使用内存映射文件将这些内存约束包含在HLS工具GAUT中。我们的调度算法表现出相对较低的复杂性，允许在合理的时间内处理复杂的设计。最后，我们将展示如何探索，在GAUT的帮助下，广泛的解决方案，并达到时间，功耗和面积之间的良好权衡。
2006-05-30 cs.AR
IMPACT:InMemory ComPuting Architecture Based on Y-FlAsh Technology for Coalesced Tsetlin Machine Inference
Newcastle University（纽卡斯尔大学）；Peng Cheng Laboratory（鹏城实验室）；Technion—Israel Institute of Technology（以色列理工学院）；Bernoulli Institute（伯努利研究所）
针对冯·诺依曼架构的数据带宽瓶颈，本文提出基于180nm工艺Y-Flash器件的IMPACT存内计算架构，用于合并Tsetlin机推理，在MNIST上达96.3%准确率，能效显著优于多种存算方案。
2024-12-04 cs.AI cs.AR cs.ET
An integrated design of energy and indoor environmental quality monitoring system for effective building performance management
本文提出一种基于物联网的嵌入式、非侵入式监测系统一体化设计，集成能源与室内环境质量传感器及网络平台，实现高粒度数据采集、实时分析与可视化，以支持建筑能效和环境管理。
2025-03-30 cs.AR
VWR2A: A Very-Wide-Register Reconfigurable-Array Architecture for Low-Power Embedded Devices
边缘计算需要高性能的节能嵌入式系统。固定功能或自定义加速器（如FFT或FIR滤波器引擎）在针对给定约束集实现特定功能方面非常有效。但是，当面临应用程序范围的优化或功能升级时，它们是不灵活的。相反，可编程内核提供了更高的灵活性，但通常会在面积、性能以及最重要的能耗方面带来损失。在本文中，我们提出了VWR2A，一种集成了高计算密度和低功耗存储器结构（即，非常宽的寄存器和暂存存储器）。VWR2A缩小了能隙，在FFT内核上具有与FFT加速器相似或更好的性能。此外，VWR2A的灵活性允许加速多个内核，从而在应用程序级别显著节省能源。
2022-06-02 cs.AR
Evaluation of Run-Time Energy Efficiency using Controlled Approximation in a RISC-V Core
针对嵌入式系统能量有限的问题，研究了动态硬件近似对带专用近似功能的RISC-V嵌入式处理器运行时能效的影响，验证了近似计算在能效提升上的显著效果。
2024-10-09 cs.AR
Energy Efficient LSTM Accelerators for Embedded FPGAs through Parameterised Architecture Design
University of Duisburg-Essen（杜伊斯堡-埃森大学）
本文提出一种面向嵌入式FPGA的参数化LSTM加速器设计，通过优化资源受限环境下的执行速度和能耗，支持通过DSP使用和激活函数实现等参数适应不同场景。
2026-04-21 cs.AR
Multiple-Valued Logic Circuit Design and Data Transmission Intended for Embedded Systems
本论文提出新颖的三值电路，旨在降低能量以节省电池消耗。所提出的设计包括八个三进制逻辑门，三个三进制组合电路，和六个三进制算术逻辑单元。本论文在减少使用的电晶体数量、利用能量效率高的电晶体配置（如传输闸）与施加双电源电压之间，取得最佳的折衷，以达成其目标。所提出的设计相比，最新的三进制电路使用HSPICE模拟器不同的电源电压，不同的温度，和不同的频率。仿真结果证明了所提出的设计的有效性。结果表明，所提出的设计的优势，减少了超过73%的晶体管数量的THA和超过88%的能源消耗的STI，TNAND，TDecoder，TMUX，THA和TMUL，分别。此外，噪声抗扰度曲线和主要工艺变化，TOX，CNT直径，CNT计数，和沟道长度的蒙特卡罗分析，进行了研究。
2022-11-08 cs.AR cs.ET
Characterizing High Bandwidth Flash for LLM Serving
University of California, Berkeley（加州大学伯克利分校）；FuriosaAI；ICSI（国际计算机科学研究所）；LBNL（劳伦斯伯克利国家实验室）
本研究针对LLM服务中的内存瓶颈，提出HBM-HBF-主机分层存储与缓冲缓存感知调度，通过轨迹驱动模拟证明HBF增强系统可显著降低完成时间并延长写入寿命。
2026-10-06 cs.AR cs.DC cs.LG
Evaluation of Convolution Primitives for Embedded Neural Networks on 32-bit Microcontrollers
CEA Tech（法国原子能与替代能源委员会技术部）；Mines Saint-Etienne（圣艾蒂安国立高等矿业学校）；Univ. Grenoble Alpes（格勒诺布尔阿尔卑斯大学）；CEA（法国原子能与替代能源委员会）；Leti（法国原子能与替代能源委员会电子与信息技术实验室）
在诸如32位微控制器之类的受限硬件平台上部署神经网络是一项具有挑战性的任务，因为它们的推理过程需要大量的存储器、计算和能量。为了解决这些问题，已经提出了几种卷积原语，以使标准卷积在计算上更有效。然而，这些原语很少真正实现32位微控制器。在这项工作中，我们收集了不同的最先进的卷积原语，并提出了一个实现ARM Cortex-M处理器系列与开源部署平台（NNoM）。然后，我们对这些实现进行了实验表征测试。我们的基准揭示了理论MAC和能耗之间的线性关系。从而显示出使用像移位卷积这样的计算效率高的原语的优点。我们讨论了显着减少延迟和能源消耗，由于使用SIMD指令，并强调数据重用的重要性，在这些性能增益。为了再现性目的和进一步的实验，代码和实验是公开可用的。
2023-03-19 cs.AR cs.LG
Flash-LLM: Enabling Cost-Effective and Highly-Efficient Large Generative Model Inference with Unstructured Sparsity
Alibaba Group（阿里巴巴集团）
针对大规模生成模型推理中非结构化稀疏在Tensor Core上利用不足的问题，提出Flash-LLM框架，采用“按稀疏加载、按稠密计算”方法设计高效SpMM内核，显著提升推理速度并降低成本。
2023-09-19 cs.AR cs.DC cs.LG
Configurable memory systems for embedded many-core processors
现代嵌入式处理器的存储系统消耗了系统总能量的很大一部分。我们探讨了一系列不同的配置选项，并表明，可重构设计可以更好地利用它比任何固定的实现可用的资源，并提供了很大的改善性能和能耗。随着资源变得越来越有限，可重构性变得越来越有用，因此在嵌入式空间中特别相关。对于一个优化的架构配置，我们表明，一个可配置的缓存系统执行平均20%（最大70%）优于最好的固定实现时，两个程序竞争相同的资源，并减少缓存未命中率平均70%（最大90%）。然后，我们提出了一个AES加密和解密的案例研究，并发现自定义内存配置几乎可以使性能提高一倍，并通过在并行化程序时专门化每个核心的任务来实现进一步的好处。
2016-01-07 cs.AR cs.DC
Can we trust our energy measurements? A study on the Odroid-XU4
物联网设备、边缘设备和嵌入式设备通常无处不在。由于所部署的设备的总数量以及因为这样的设备通常是电池供电的，所以这样的设备的能量消耗是重要的。因此，提高这种高性能嵌入式系统的能源效率至关重要。降低能耗的第一步是准确测量，因为我们的结论和决策都是基于测量结果。考虑到测量的重要性，我们感到惊讶的是，大多数出版物都没有花多少篇幅和精力来描述他们的实验装置。测量系统的一个重要变量是采样频率，例如每秒测量连续信号的电压和电流的频率。本文系统地探讨了采样频率对测量系统精度的影响。我们测量了Hardkernel Odroid-XU 4板的能耗，该板在4kHz下执行九个Rodinia基准测试，具有广泛的运行时间和选项，这是我们测量系统的标准采样频率。我们表明，一个需要至少在350 Hz的测量，以实现等效的结果相比，原来的电源跟踪。以1Hz采样（例如Hardkernel SmartPower 2）导致80%的最大误差。
2022-06-21 cs.AR eess.SP
