Control of single spin in CMOS devices and its application for quantum bits
我们展示了如何测量和操纵在一个前工业300毫米CMOS代工厂制造的CMOS器件中的单自旋。该器件可作为自旋量子比特在极低温度下工作。自旋操纵是通过直接施加在栅极上的微波电场来完成的。所呈现的结果是通过常规工业制造工艺来定义量子位的可能性的原理证明。
2019-12-19 cond-mat.mes-hall
Silicon-CMOS Compatible In-Situ CCVD Grown Graphene Transistors with Ultra-High On/Off-Current Ratio
通过催化化学气相沉积（CCVD），在氧化硅衬底上直接实现原位生长单层石墨烯场效应晶体管（MoLGFET）和双层石墨烯晶体管（BiLGFET），而不需要转移石墨烯层。原位生长的MoLGFET表现出预期的狄拉克点以及典型的低开/关电流比。相比之下，BiLGFET具有单极p型器件特性，具有高达1 E7的极高开/关电流比。完整的制造过程是硅CMOS兼容。这将允许在混合硅CMOS环境中简单且低成本地集成用于纳米电子应用的石墨烯器件。
2011-11-28 cond-mat.mes-hall
Electrical observation of a tunable band gap in bilayer graphene nanoribbons at room temperature
我们研究了室温下双层石墨烯纳米带的输运性质。该器件采用传统的CMOS兼容工艺制造。通过分析在电荷中性点的电阻作为垂直于石墨烯表面施加的电场的函数的依赖性，我们表明，在态密度的带隙打开，达到有效值约sim50 meV。这证明了双层石墨烯在常规CMOS环境中作为FET沟道材料的潜力。
2010-01-28 cond-mat.mes-hall
Fabrication and electrical transport properties of embedded graphite microwires in a diamond matrix
利用能量为1.8 MeV的He $^+$离子微束，在金刚石晶体表面以下m处制备了微米级宽度和纳米级厚度的不同形状的$\approx 3~\upmu$线。共焦拉曼光谱测试表明，初始样品为非晶态，在$T\approx 1475$ ~K温度下退火后，纳米线结晶为类石墨结构。室温下的电阻率仅比高取向热解块状石墨的面内电阻率大一个数量级，并显示出小的电阻率比（$ρ(2{\rm K})/ρ(315{\rm K}) \approx 1.275$）。测量到低于$T=200$ ~K的小的负磁阻，并且可以很好地理解考虑自旋相关散射过程。所用的方法提供的手段，设计和生产毫米至微米尺寸的导电电路与任意形状的嵌入在金刚石基体。
2017-02-13 cond-mat.mes-hall
Spin-valley coupling anisotropy and noise in CMOS quantum dots
硅自旋量子比特相对于其他固态量子比特的主要优势之一是其固有的可扩展性和与已广泛用于半导体行业的300 mm CMOS制造技术的兼容性，同时保持高读出和栅极精度。我们展示了一个单一的电子自旋检测使用能量选择性读出CMOS制造的纳米线器件与集成的电荷检测器。我们测量的谷分裂0.3毫电子伏和0.16毫电子伏在两个类似的设备。自旋谷混合的各向异性的测量和示出遵循预期的依赖性从局部限制的对称性，表明在该区域的量子点的低无序。最后研究了自旋-谷耦合区的电荷噪声，发现在$0.6GHz/\sqrt{Hz}$的范围内，电荷噪声会引起量子比特能量的涨落。
2021-09-28 cond-mat.mes-hall
Spin readout of a CMOS quantum dot by gate reflectometry and spin-dependent tunnelling
硅自旋量子比特是实现大规模量子处理器的有希望的候选者，受益于磁安静的宿主材料和利用成熟的硅器件制造行业的前景。我们报道了在300 mm晶圆尺度上用CMOS兼容工艺制造的单占据栅定义的量子点中电子自旋的测量。对于读出，我们采用自旋相关的隧道结合低足迹单引线量子点电荷传感器，使用射频门反射测量。我们证明了使用这种技术在两个设备中的自旋读出，获得谷分裂在0.5-0.7毫电子伏的范围内使用激发态光谱，并测量最大电子自旋弛豫时间（$T_1$）的$9 \pm 3$ s在1特斯拉。这些长寿命表明，这里采用的硅纳米线几何形状和制造工艺显示了量子位器件的巨大潜力，而这里展示的自旋读出方法非常适合各种可扩展的架构。
2020-06-12 cond-mat.mes-hall quant-ph
Dual Metal-Gate Planar Field-Effect Transistor for Electrostatically Doped CMOS Design
在本文中，我们通过模拟演示了静电掺杂和电可重构平面场效应晶体管（FET）结构的一般可用性。该器件的概念部分基于我们已经发表和制造的硅纳米线3D-FET技术。这种通用FET的技术关键特征包括绝缘体上硅（SOI）衬底上的肖特基S/D结，另外还可以使所提出的器件在高温下工作。晶体管载流子型，即n型或p型FET，可通过施加控制栅极电压在运行中电切换，这显著增加了数字集成电路中的灵活性和多功能性。
2014-05-29 cond-mat.mes-hall cond-mat.mtrl-sci
Design and operation of CMOS-compatible electron pumps fabricated with optical lithography
我们报告CMOS兼容的量子化电流源（电子泵）制造的纳米线（NW）上300毫米SOI晶片。与其他基于Al、GaAs或Si的金属或半导体泵不同，制造不依赖于电子束光刻。该结构由纳米线上串联的两个栅极组成，与SOI纳米线工艺的唯一区别在于长（40 nm）的氮化物间隔物。结果，单个硅化岛在栅极之间被隔离，并且由于该岛的小尺寸和电容，在低温下传输由库仑阻塞主导。操作和性能相当于电子束光刻的设备被证明在非绝热泵浦制度，泵浦频率高达300 MHz。我们还确定和模型签名的电荷陷阱影响电荷泵在绝热制度。在接近28FDSOI技术的过程中，量化电流参考的可用性可能会引发这些泵的新应用，并允许将它们与低温CMOS电路共同集成，例如在新兴的量子比特接口领域。
2016-12-30 cond-mat.mes-hall
Fabrication and electrical transport characterization of high quality underdoped YBa$_2$Cu$_3$O$_{7-δ}$ nanowires
本文报道了欠掺杂$_2$ O $_3$纳米线的制备和电输运特性。纳米线已经实现了没有任何保护帽层，他们表现出类似的母体薄膜的传输性能，证明他们没有被损坏的纳米图案。欠掺杂纳米线的电流-电压特性在临界电流处显示出大的滞后电压切换，与最佳掺杂纳米结构的磁通流特性相反，表明形成了自稳定热点。这些结果开辟了新的可能性，使用欠掺杂的纳米线的单光子探测和探索欠掺杂的一面的YBa $_2$铜$_3$ O $_{7-δ}$相图在纳米尺度。
2019-10-24 cond-mat.mes-hall cond-mat.supr-con
Recent progress in parallel fabrication of individual single walled carbon nanotube devices
单壁碳纳米管（SWNTs）由于其优异的物理和电学性能而引起了人们的极大兴趣。特别地，使用单个SWNT制造的电子器件已经显示出超过Si的那些的出色的器件性能。然而，对于基于SWNT的电子器件的广泛应用，需要并行制造技术以及互补金属氧化物（CMOS）兼容性。一种有可能以并联方式在电路的选定位置处集成SWNT的技术是AC介电电泳（DEP）。在本文中，我们回顾了最近的进展，单壁碳纳米管为基础的器件的并行制作使用DEP。综述首先介绍了DEP的理论背景，然后讨论了影响DEP组装单壁碳纳米管的各种参数。我们还回顾了DEP组装的器件的电子输运性质，并表明可以使用DEP制造高性能的器件。本文还评述了用DEP制作全半导体场效应晶体管的技术。最后，我们讨论了单壁碳纳米管的DEP组装的挑战和机遇。
2014-05-03 cond-mat.mes-hall
P-type $δ$-doping with Diborane on Si(001) for STM Based Dopant Device Fabrication
氢抗蚀剂光刻使用的扫描隧道显微镜（STM）的尖端用于图案化硅中的p型纳米结构。为此，硼$δ$层的载流子密度和迁移率，通过气相掺杂，其特征在于与低温传输实验。通过STM成像研究了掺杂剂的吸附、掺入和表面扩散，得到光刻分辨率的上限为2.5nm，并通过制备7.5nm宽的p型纳米线和测量其电学性质得到了证实.最后，为了证明用这种技术制造双极掺杂器件的可行性，我们制备了一个100 nm宽的PN结，并表明其电学行为与江崎二极管相似。
2019-12-12 cond-mat.mes-hall
CMOS-Free Multilayer Perceptron Enabled by Four-Terminal MTJ Device
类脑计算有望对处理非结构化信息的应用程序进行革命性的改进。为了充分实现这一潜力，神经形态系统应该利用新兴纳米器件的仿生行为。特别是，自旋电子器件的非易失性和模拟能力提供了特殊的机会。虽然先前已经提出了模拟神经元和突触的自旋电子器件，但需要互补金属氧化物半导体（CMOS）器件来实现多层自旋电子感知器交叉开关。因此，这项工作提出了一种新的自旋电子神经元，使纯粹的自旋电子多层感知器，消除了对CMOS电路的需要，简化了制造。
2020-02-03 cond-mat.mes-hall cs.ET cs.NE
Probing charge noise in few electron CMOS quantum dots
电荷噪声是硅中自旋量子位的环境退相干的主要来源之一，在通往高度可扩展和可再现的量子位制造的道路上呈现出主要障碍。在这里，我们展示了在CMOS制造的硅纳米线中的量子点所经历的电荷噪声环境的深入表征。我们探测了不同量子点配置的电荷噪声，发现可以在两个数量级上调谐电荷噪声，范围从1 μ eV^2到100 μ eV^2。特别是，我们表明，顶界面和水库的电荷噪声的主要来源，他们的影响可以通过控制量子点扩展减轻。此外，我们展示了一种新的方法来测量的电荷噪声所经历的量子点在几个电子制度。我们在第一个电子处测量到相对较高的电荷噪声值40 μ eV^2，并证明电荷噪声高度依赖于量子点的电子占据率。
2022-09-05 cond-mat.mes-hall
Silicon Atomic Quantum Dots Enable Beyond-CMOS Electronics
我们回顾了我们最近在硅表面上构建原子级量子点元胞自动机电路的工作。我们的结构单元由H-Si（001）表面上的硅悬挂键组成，其已被证明是量子点。首先讨论了悬挂键的制备、实验成像和带电特性。然后，我们将展示如何精确组装这些点，以形成人工分子。这种复杂的结构可以用作具有定制光学特性的系统、量子点元胞自动机的电路元件和量子计算。宏观原子连接的考虑进行了讨论。
2013-12-06 cond-mat.mes-hall cond-mat.str-el
Transfer-free fabrication of graphene transistors
我们发明了一种在氧化硅晶片上制造石墨烯晶体管的方法，而无需转移石墨烯层。为了促进石墨烯层在氧化硅上的生长，使用纳米薄铝/镍双层催化剂体系。该催化剂系统在晶片进入催化化学气相沉积（CCVD）室之前通过剥离来构造。在随后的基于甲烷的生长工艺中，单层石墨烯场效应晶体管（MoLGFET）和双层石墨烯晶体管（BiLGFET）直接在氧化硅衬底上实现，由此堆叠的石墨烯层的数量由所选择的CCVD工艺参数（例如温度和气体混合物）确定。随后，在催化区域之间的沟道区域内进行拉曼光谱，并且五层、双层和单层石墨烯的拉曼光谱证实了通过这种硅相容的、无转移的和原位制造方法生长的石墨烯的存在。这些石墨烯FET将允许在混合硅CMOS环境中简单且低成本地集成石墨烯器件，用于纳米电子应用。
2011-12-19 cond-mat.mes-hall
A CMOS silicon spin qubit
硅是微处理器芯片的主要组成部分，正成为实现未来量子处理器的一种有前途的材料。利用其成熟的互补金属氧化物半导体（CMOS）技术将是开发可扩展量子计算架构及其与经典控制硬件协同集成的明显资产。在这里，我们报告了一个硅量子位（量子位）设备与行业标准的制造工艺。该器件由一个双栅，p型晶体管与未掺杂的沟道。在低温下，第一栅极限定编码空穴自旋量子位的量子点（QD），第二栅极限定用于量子位读出的QD。自旋量子位的所有电双轴控制是通过对第一门施加相位可调微波调制来实现的。我们的研究结果开辟了一条可行的途径，通过一个易于开发的CMOS平台量子位放大。
2016-05-24 cond-mat.mes-hall quant-ph
Scalable fabrication of edge contacts to 2D materials
我们提出了一种基于三层抗蚀剂系统的用于可靠地和可重复地形成与2D材料的电接触的制造方法。我们证明了这种方法的适用性外延石墨烯碳化硅（epigraphene）和过渡金属二硫属化物（TMDC）二硫化钼（$MoS_2$）。对于epiglene，比接触电阻为$ρ_c$ ~ $50$ $Ωμm$的量级，并且遵循Landauer量子极限$ρ_c \propto n^{-1/2}$，其中$n$是石墨烯的载流子密度。对于$MoS_2$薄片，我们的边缘触点可使场效应晶体管（FET）在室温下具有$> 10^6$的通/断比（在低温下为$> 10^9$）。这里展示的制造路线允许使用热蒸发和溅射进行接触金属化，在设计电气接口时提供额外的灵活性，这在实际设备和探索新兴材料的电气特性时是关键的。
2023-03-06 cond-mat.mes-hall cond-mat.mtrl-sci
Device fabrication and transport measurements of FinFETs built with $^{28}$Si SOI wafers towards donor qubits in silicon
我们报告使用同位素纯化的绝缘体上硅-28（28-SOI）衬底的FinFET几何结构中的晶体管的制造。天然硅中的施主电子自旋相干性由于残留的$^{29}$ Si核自旋浴而受到光谱扩散的限制，使得同位素富集的核无自旋$^{28}$ Si衬底成为用于形成自旋量子位器件的有希望的候选者。FinFET架构与基于供体的量子位的单离子注入检测以及通过自旋共振的电检测的供体自旋状态读出完全兼容。我们描述了设备的处理步骤，并讨论了在0.3 K的电输运测量结果。
2009-06-10 cond-mat.mes-hall cond-mat.mtrl-sci
Spin Hall Nano-Oscillator Empirical Electrical Model for Optimal On-chip Detector Design
针对SHNO片上集成应用的电路设计需求，本研究基于单器件输出阻抗及2-10 GHz多偏置电流下输出功率的全面表征，提出SHNO经验电学模型，支撑片上探测器优化设计。
2024-04-16 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Probing single electrons across 300 mm spin qubit wafers
本文提出用低温300 mm晶圆探针台对工业制造的自旋量子比特器件进行大规模自动化测试，实现高良率和低工艺波动，并验证了CMOS工业技术在自旋量子比特制造与测量中的有效性。
2024-05-03 cond-mat.mes-hall quant-ph
Nanogaps with very large aspect ratios for electrical measurements
对于纳米级电表征和器件制造，通常期望制造由大纵横比间隙隔开的平面金属电极，电极间距离远低于100 nm。我们展示了一个自对准的过程来实现这一目标，使用薄铬膜作为牺牲蚀刻层。所得的间隙可以小至10 nm，纵横比超过1000，具有优异的极间隔离。这种Ti/Au电极在Si衬底上进行了演示，并用于检查磁铁矿纳米结构中的电压驱动转变。这显示了这种制造方法的实用性，即使是相对反应性的基板。
2008-02-21 cond-mat.mes-hall cond-mat.mtrl-sci
CMOS-compatible graphene photodetector covering all optical communication bands
光学互连正成为芯片内和芯片间通信链路中电气布线的有吸引力的替代方案。特别地，由于能够在单个芯片上成本有效地集成电子器件和光学器件，与硅互补金属氧化物半导体（CMOS）技术的集成已经受到相当大的关注。虽然硅能够实现光波导和无源元件，但光电探测需要集成另一种光吸收材料。锗或化合物半导体传统上用于此目的;然而，它们与硅技术的集成面临重大挑战。最近，石墨烯已经成为光电应用（包括光电探测）的可行替代品。在这里，我们展示了一种基于石墨烯的超宽带CMOS兼容光电探测器。我们实现了多千兆赫的操作在所有的光纤通信波段，超出应变锗光电探测器，其响应度是有限的，其带隙的波长范围。我们的工作补充了最近CMOS集成石墨烯电光调制器的演示，为碳基光学互连铺平了道路。
2013-09-16 cond-mat.mes-hall physics.optics
Wafer-scale fabrication of mesoporous silicon functionalized with electrically conductive polymers
本文提出低阈值可扩展的合成路线，在介孔硅中电化学合成PANI、PPy、PEDOT复合材料及通过固相聚合制备PEDOT/pSi杂化材料，实现74%填充度并使电导率提高两倍，展现出热电应用潜力。
2024-01-17 cond-mat.mes-hall cond-mat.mtrl-sci cond-mat.soft
Multiplexed quantum transport using commercial off-the-shelf CMOS at sub-kelvin temperatures
量子信息处理的持续进步已经引起了研究范式的转变，从主要集中在测试量子力学的现实性到工程量子比特设备与实际量子计算所需的数字。向大规模固态系统扩展的主要挑战之一是在亚开尔文温度下运行的低温恒温器中存在的有限输入/输出（I/O）连接器，这些连接器需要以高保真度执行量子逻辑。这种互连瓶颈同样存在于设备制造-测量周期中，这需要高吞吐量和低温表征来开发量子处理器。在这里，我们多重量子输运的二维电子气体在亚开尔文温度。我们使用商业现成的CMOS多路复用器，以实现一个数量级的增加线的数量。利用这种技术，我们将在工业CMOS工厂中制造的300 mm外延晶片推进到（3.9 $\pm$ 0.6）$\times$ 10 $^5$ cm $^2$ \slash Vs的创纪录电子迁移率和（6.9 $\pm$ 0.4）$\times$ 10 $^{10}$ cm $^{-2}$的渗透密度，这代表了迈向大型硅量子位阵列的关键一步。我们设想，该演示将激发量子信息低温电子学的发展，并且由于组装简单，成本低，但多功能性，我们预计类似的低温CMOS电路将广泛用于高通量量子测量和量子工程系统的控制。
2019-07-26 cond-mat.mes-hall quant-ph
Industrially fabricated single-electron quantum dots in Si/Si-Ge heterostructures
本文报告了在受限热预算下采用工业CMOS产线制造Si/Si-Ge单电子量子点器件，其优异的电荷传感与谷分裂特性证明了工业制造不损害异质结构质量，为高良率先进量子处理器铺路。
2025-04-01 cond-mat.mes-hall quant-ph
Path integral simulation of exchange interactions in CMOS spin qubits
本文提出一种路径积分蒙特卡洛算法，用于估算CMOS自旋量子位中三维量子点的交换相互作用，并在硅MOS器件上与全组态相互作用模拟基准对比，同时研究电荷陷阱影响，为半导体量子计算机开发奠定基础。
2023-08-03 cond-mat.mes-hall cond-mat.str-el quant-ph
Fabrication of damage-free and/or contamination-free sub-um electrodes using PMMA masks
本文提出基于柔性PMMA掩模的配方，实现无污染、无损伤的亚微米电极制备，适用于二维材料及对界面质量敏感的系统，确保电连接无残留或损伤。
2023-11-17 cond-mat.mes-hall cond-mat.mtrl-sci
Low charge noise quantum dots with industrial CMOS manufacturing
本研究定制300mm工业CMOS晶圆生产线，优化MOS栅极堆叠实现硅MOS量子点稳定均匀运行，测得创纪录低电荷噪声，证实噪声符合两能级涨落模型，证明该工艺是高可扩展高保真量子比特的成熟平台。
2022-12-13 cond-mat.mes-hall quant-ph
Mechanically stacked 1 nm thick carbon nanosheets: Ultrathin layered materials with tunable optical, chemical and electrical properties
碳纳米片是机械稳定的独立的二维材料，厚度约为1 nm，具有明确的物理和化学性质。它们是由辐射诱导交联的芳香族自组装单分子膜。在这里，我们提出了一个路线，可调的电，光和化学性质的绝缘基板上的多层纳米片的可扩展的制造。研究了在氧化硅上堆叠多达5个尺寸约为1平方厘米的纳米片。通过目视检查、光学显微镜、UV/Vis反射光谱和模型计算研究了它们的光学特性。用X射线光电子能谱学研究了它们的化学组成。然后在超高真空中在高达1100 K的各种温度下对多层样品进行退火。随后的拉曼光谱，X射线光电子和紫外/可见反射光谱以及通过电四点探针测量的研究表明，层状纳米片转化为纳米晶石墨烯。这种结构和化学转变伴随着光学性质和电导率的变化，为制备双功能导电涂层开辟了新的途径。
2011-05-29 cond-mat.mes-hall cond-mat.mtrl-sci
Lithography-Free Fabrication of Graphene Devices
我们已经开发了一种无光刻、全干法工艺，用于使用石英丝作为荫罩来制造石墨烯器件，以避免在光刻工艺期间石墨烯的可能污染。该技术用于制备用于电传输的器件以及n层石墨烯（nLG）的平面隧道结研究，其中n = 1、2、3和更高。我们观察到的本地化行为和状态（DOS）的费米能量附近的nLG的显着减少。
2006-12-05 cond-mat.mes-hall cond-mat.supr-con
Local-gated single-walled carbon nanotube field effect transistors assembled by AC dielectrophoresis
我们提出了一个简单的和可扩展的技术，用于制造的解决方案处理和局部栅控碳纳米管场效应晶体管（CNT-FET）。该方法是基于通过AC介电电泳（DEP）将来自二氯乙烷的单个单壁碳纳米管定向组装到预先图案化的源极和漏极上，其中在中间具有局部铝栅极。与全局背栅相比，局部栅控CNT-FET器件显示出优越的性能，其开关比为10^4，最大亚阈值摆幅为170 mV/dec。局部底栅DEP组装的CNT-FET将促进互补金属氧化物半导体（CMOS）兼容纳米电子器件的大规模制造。
2008-01-21 cond-mat.mes-hall cond-mat.mtrl-sci
Photo memtransistor based on CMOS flash memory technology on Graphene with neuromorphic applications
石墨烯在许多不同的未来应用中具有很大的前景，特别是与其通过静电门控容易调节的掺杂和费米能级有关。然而，到目前为止，大多数实施方式依赖于通过施加连续的大电压来维持期望的掺杂的电掺杂。我们在这里展示了如何石墨烯可以实现与传统的半导体闪存技术，以使可编程掺杂成为可能，简单地通过应用短栅极脉冲。我们还演示了这种方法可以用于存储设备，并显示潜在的神经形态的设备的能力。最后，我们表明，整体性能可以显着提高通过照射的设备与紫外线辐射。我们的方法可能为将石墨烯集成到CMOS技术存储器应用中铺平道路，我们的器件设计也适用于大规模神经形态计算结构。
2021-05-04 cond-mat.mes-hall physics.app-ph physics.optics
Fabrication and Investigation of Nitrogen doped Ultra-Nano-Crystalline Diamond Hall-bar Devices
使用微波辅助等离子体化学气相沉积（CVD），将氮掺杂的超纳米晶体金刚石（N-UNCD）层沉积在非导电金刚石层的顶部上，所述非导电金刚石层本身位于硅晶片上。然后，使用光刻和干法蚀刻技术将该结构成形为各种尺寸的霍尔条器件。在不同温度下，使用无冷冻剂稀释制冷机的设备的电性能进行了研究。
2013-03-14 cond-mat.mes-hall cond-mat.mtrl-sci
CMOS-based cryogenic control of silicon quantum circuits
最有前途的量子算法在针对实际应用时需要托管数百万量子比特的量子处理器。大规模量子计算的一个主要挑战是互连复杂性。在当前的固态量子比特实现中，稀释制冷机中的量子芯片和室温电子器件之间出现了一个主要瓶颈。先进的光刻技术支持在硅中制造CMOS控制电子器件和量子位。当电子器件被设计成在低温下工作时，它最终可以与量子位集成在同一个芯片或封装上，克服布线瓶颈。在这里，我们报告了一个低温CMOS控制芯片工作在3 K，输出量身定制的微波爆发驱动硅量子位冷却到20 mK。我们首先对控制芯片进行基准测试，并发现电气性能与99.99%保真度量子位操作一致，假设理想的量子位。接下来，我们用它来相干控制实际的硅自旋量子比特，发现低温控制芯片达到了与商业仪器相同的保真度。此外，我们通过在双量子位量子处理器上编程一些基准测试协议以及Deutsch-Josza算法来突出控制芯片的广泛功能。这些结果为完全集成、可扩展的硅基量子计算机开辟了道路。
2020-09-29 cond-mat.mes-hall physics.app-ph quant-ph
CMOS-compatible Strain Engineering for High-Performance Monolayer Semiconductor Transistors
本文提出用CMOS兼容的氮化硅覆盖层在350 °C下向单层MoS2晶体管引入拉伸应变，显著提升短沟道器件电流，增益主要来自肖特基势垒降低。
2024-06-29 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
