A New Reversible TSG Gate and Its Application For Designing Efficient Adder Circuits
近年来，可逆逻辑已成为一种有前途的技术，其应用在低功耗CMOS、量子计算、纳米技术和光计算中。经典的逻辑门集合，如AND、OR和EXOR都是不可逆的。本文提出了一种新的4 × 4可逆门TSG门。提出的门是用来设计高效的加法器单元。所提出的门的最重要的方面是，它可以单独工作作为一个可逆的全加器，即可逆的全加器现在可以实现与一个单一的门。然后，建议的门被用来设计可逆纹波进位和进位跳跃加法器。它表明，加法器的架构设计使用建议的门是更好的和优化，与文献中现有的同行相比，在可逆门和垃圾输出的数量。因此，本文提供了初始阈值，以建立更复杂的系统，可以执行更复杂的操作，使用可逆逻辑。
2006-03-23 cs.AR
Designing Parity Preserving Reversible Circuits
可逆电路的容错设计比经典电路要困难得多，目前在保持奇偶性的可逆逻辑设计方面的工作还很少。此外，所有这些设计都是特别的，基于一些预定义的奇偶保持可逆门作为构建块。在本文中，我们首次提出了一种新颖的和系统的方法对奇偶保持可逆电路的设计。我们给出了一些相关的理论结果，并给出了从可逆规范到保奇偶可逆规范和从不可逆规范到保奇偶可逆规范的两个算法。我们还通过大量的实验结果来评估我们的方法的有效性。
2013-08-04 cs.AR cs.ET
Variable Block Carry Skip Logic using Reversible Gates
可逆电路在数字信号处理、计算机图形学、量子计算和密码学中有应用。本文提出了一种广义k*k可逆门族，并讨论了该门族中的一种3*3门。反相器，与门，或门，与非门，或非门，和异或门可以实现这种门。给出了用两个这样的3 × 3门实现全加器的电路。这种全加器电路只包含两个可逆门，不产生额外的垃圾输出。所提出的全加器电路在门数、垃圾输出和量子成本方面是有效的。利用该全加器电路设计了一个4位跳跃进位加法器，并讨论了一种可变块跳跃进位加法器。给出了计算这些加法器所需的公式。
2010-08-19 cs.AR
Characteristics of Reversible Circuits for Error Detection
在这项工作中，我们考虑通过模拟可逆电路架构的错误检测。我们严格证明，可逆性增强这个简单的错误检测协议的性能在相当程度上。一个随机生成的输入保证揭示一个错误，其概率仅取决于错误的大小，而不是电路本身的大小。实证研究证实，这种行为通常也会扩展到多个错误。总之，可逆电路提供了减少掩蔽效应的特性-这是与不可逆电路架构形成鲜明对比的理想特性。
2020-12-03 cs.AR cs.ET
A Novel Approach for Designing Online Testable Reversible Circuits
可逆逻辑由于其低功耗的特性而引起了研究者的兴趣。本文提出了一种设计在线可测可逆电路的新方法。所得到的可测试可逆电路可以检测任何一位错误，而它正在工作。适当的定理和引理，以澄清所提出的设计。实验结果表明，我们的设计方法是优越的门数，垃圾输出和量子成本。
2013-12-22 cs.AR cs.ET
An Improved Structure Of Reversible Adder And Subtractor
在今天的世界上，每天都有一种比其前身更快、更小、更复杂的新技术被开发出来。封装到传统系统芯片上的晶体管数量的增加导致功耗增加，这就是为什么可逆逻辑由于其散热特性较少而引起研究人员的注意。可逆逻辑可以应用于诸如量子计算、光计算、量子点细胞自动机、低功率VLSI电路、DNA计算等应用。本文给出加法器、加法器和奇偶保持加法器的可逆组合电路。本文提出的电路采用费曼门、双费曼门和多路复用门设计，在量子代价、垃圾输出和总逻辑计算方面优于文献中已有的电路。
2013-06-08 cs.AR
Reversible Logic Synthesis of Fault Tolerant Carry Skip BCD Adder
可逆逻辑在低功耗CMOS设计、数字信号处理、密码学、量子计算和光学信息处理等领域有着广泛的应用。本文提出了一种新的4*4奇偶保持可逆逻辑门IG。所提出的保奇偶可逆门可用于综合任意布尔函数。它允许任何故障，影响不超过一个信号容易检测电路的主要输出。它表明，容错可逆全加器电路可以实现只有两个IG。提出的容错全加器（FTFA）是用来设计其他算术逻辑电路，它是用来作为基本的构建块。它也已被证明，所提出的设计提供了更少的硬件复杂性，是有效的门数，垃圾输出和恒定输入比现有的同行。
2010-08-19 cs.AR
Efficient Approaches for Designing Fault Tolerant Reversible Carry Look-Ahead and Carry-Skip Adders
组合或经典逻辑电路会为丢失的每一位信息散热。当输入向量不能从其对应的输出向量恢复时，信息丢失。可逆逻辑电路仅实现在其输入和输出向量之间具有一对一映射的功能，因此自然地负责加热。近年来，可逆逻辑设计成为低功耗电路设计的一个重要研究方向，在低功耗CMOS电路设计、数字信号处理和纳米技术等领域得到了广泛的应用。本文提出了设计容错可逆快速加法器的有效方法，实现了超前进位和跳跃进位逻辑。所提出的高速可逆加法器包括用于实现其基本构建块的双稳态门。该门是普适的和奇偶保持的。它允许任何故障，影响不超过一个信号容易检测电路的主要输出。它也已被证明，所提出的设计提供了更少的硬件复杂性，是有效的门数，垃圾输出和恒定输入比现有的同行。
2010-08-19 cs.AR
Reversible Programmable Logic Array (RPLA) using Feynman & MUX Gates for Low Power Industrial Applications
本文介绍了用超高速集成电路硬件描述语言（VHDL）设计可逆可编程逻辑阵列的研究工作。可逆逻辑电路在生物信息学、光学信息处理、CMOS设计等领域具有重要意义。本文提出了一种利用Feynman & MUX门设计可逆逻辑电路的新方法。给出了可逆逻辑电路的VHDL代码和仿真结果。该电路可进一步用于设计任何可逆逻辑函数或布尔函数（加法器、乘法器等）。其散热非常低或理想地没有散热。
2012-04-24 cs.AR
Fault tolerant reversible logic synthesis: Carry look-ahead and carry-skip adders
不可逆逻辑电路会为丢失的每一位信息散热。当输入向量不能从其对应的输出向量恢复时，信息丢失。可逆逻辑电路自然会处理发热问题，因为它只实现在其输入和输出向量之间具有一对一映射的功能。近年来，可逆逻辑设计成为低功耗电路设计的一个重要研究方向，并在低功耗CMOS设计、数字信号处理和纳米技术等领域得到了广泛应用。本文提出了实现超前进位和跳跃进位逻辑的可逆快速加法器的有效设计方法。所提出的16位高速可逆加法器将包括IG门用于实现其基本构建块。IG门是通用的，因为它可以用来合成任意的布尔函数。IG门是奇偶校验保持的，也就是说，输入的奇偶校验与输出的奇偶校验相匹配。它允许任何故障，影响不超过一个信号容易检测电路的主要输出。因此，所提出的高速加法器将具有在其输出侧检测误差的固有机会。它也已被证明，所提出的设计提供了更少的硬件复杂性，是有效的门数，垃圾输出和恒定输入比现有的同行。
2010-08-19 cs.AR
SyReC Synthesizer: An MQT tool for synthesis of reversible circuits
可逆电路形成了许多有前途的新兴技术的支柱，例如量子计算，低功耗/绝热设计，编码器/解码器设备和其他一些应用。近年来，这种电路的可扩展综合得到了极大的关注。在这项工作中，我们提出了SyReC合成器，可逆电路的硬件描述语言SyReC的基础上的合成工具。SyReC允许在高抽象级别上描述可逆功能。所提供的SyReC合成器然后以按钮方式实现此功能。相应的选项允许在所需的电路信号/线路的数量（相关的，例如，对于量子计算，其中每条电路线对应于一个量子位）和相应所需的门（对应于电路的成本）。SyReC合成器是一个开源的软件包，作为慕尼黑量子工具包（MQT）的一部分，可在https://github.com/cda-tum/syrec上获得。
2022-12-12 cs.AR cs.ET quant-ph
Building Toffoli Network for Reversible Logic Synthesis Based on Swapping Bit Strings
在本文中，我们实现和设计了一个排序网络的可逆逻辑电路综合的n*n Toffoli门。本文提出的算法构造了一个基于交换位串的Toffoli网络。然后通过简单的模板匹配和从网络中删除无用的门来应用约简规则。随机选择位串和减少控制输入用于最小化门“与”门宽度。该方法产生接近最佳的结果，最多3输入3输出电路。
2010-08-19 cs.AR
Scaling up Reversible Logic with HKI Superconducting Inductors
针对可逆逻辑规模化的需求，提出采用新型高动态电感（HKI）材料制成的低温电感，其可作为集成电路层沉积且具备足够能量回收能力，实现按摩尔定律规模化完整可逆逻辑子系统的突破。
2025-04-16 cs.AR cs.ET
BDD2Seq: Enabling Scalable Reversible-Circuit Synthesis via Graph-to-Sequence Learning
BDD2Seq是一种结合图神经网络等的图到序列框架，用于预测BDD变量排序，在三个公开基准上较现有启发式算法降低了约1.4倍量子成本、提升3.7倍综合速度，为该领域提供了新的解决方案。
2026-08-10 cs.AR cs.LG
Reversible Logic Based Concurrent Error Detection Methodology For Emerging Nanocircuits
可逆逻辑在量子计算、量子点元胞自动机和光计算等新兴纳米技术中有着广阔的应用前景。可逆逻辑电路中导致输出多位错误的故障很难检测，因此在文献中，研究人员仅基于奇偶保持逻辑解决了导致输出单位错误的故障的在线测试问题。在这项工作中，我们提出了一种方法，在可逆逻辑电路的并发错误检测，以检测故障，可能会导致多位错误的输出。该方法是基于可逆逻辑的逆性质，并被称为“逆和比较”的方法。通过使用可逆逻辑的逆属性，所有的输入可以在输出处再生。因此，通过比较原始输入与再生输入，可以检测可逆电路中的故障。最小化垃圾输出是可逆逻辑设计与综合的主要目标之一。我们表明，所提出的方法在'垃圾'可逆电路的结果。作为该方案的应用，设计了一个可同时检测输出端多位错误的可逆全加器。最后，我们展示了所提出的并发错误检测方案在量子点元胞自动机（QCA）新兴纳米技术中的应用。
2011-01-21 cs.AR quant-ph
Partial Reversible Gates(PRG) for Reversible BCD Arithmetic
IEEE 754r是IEEE 754浮点标准的持续修订版，该标准的主要增强是增加了十进制格式。此外，近年来可逆逻辑已经成为一种有前途的计算范例，其在低功耗CMOS、量子计算、纳米技术和光计算中具有应用。可逆逻辑的主要目标是最小化可逆门和垃圾输出的数量。因此，本文提出了新的概念，部分可逆门，将满足可逆性标准的特定情况下，在BCD算术。在设计可逆BCD算术电路时，提出了部分可逆门的概念，以减少可逆门的数目和无用输出。
2007-11-16 cs.AR
Feasible methodology for optimization of a novel reversible binary compressor
可逆逻辑由于其低功耗的特点，在超大规模集成电路设计中成为一个非常有吸引力的研究领域。由于输入和输出之间的双射映射，可逆逻辑门被用于通过从输出逻辑检索输入逻辑的特征来优化功耗。本文利用一种新型可逆门设计了4 2和5 2可逆压缩机回路。此外，我们提出了一种新的门，命名为发明0门，用于优化压缩器电路。本发明的0门的效用在于它可以用作具有低垃圾输出值和量子成本的全加器和全减。示出了用于设计压缩机结构的算法。比较研究表明，所提出的压缩器结构优于现有的垃圾输出，门的数量和量子成本。压缩器可以减少进位（产生自全加器）对算法帧设计的影响。此外，我们以较少的MOS管数目实现了一个基本的MOS管可逆门。
2015-09-11 cs.AR cs.ET
Quantum Cost Efficient Reversible BCD Adder for Nanotechnology Based Systems
可逆逻辑允许低功耗电路设计，并在密码学、数字信号处理、量子和光学信息处理中建立了其应用。本文提出了一种新的量子成本有效的可逆BCD加法器的纳米技术为基础的系统使用PFAG门。它已被证明，所提出的设计提供了更少的硬件复杂性，并需要最少数量的垃圾输出比现有的同行。所提出的设计的显着性质是，它的量子实现在NMR技术。
2011-12-04 cs.AR
Sorting Network for Reversible Logic Synthesis
本文介绍了一种基于交换位串的可逆逻辑综合排序网络的实现算法。该算法首先根据从左到右读取的n*n个Toffoli门构建网络。然后通过模板匹配和从网络中删除无用的门来减少由我们的算法产生的电路中的门的数量。我们还比较了所提出的方法与现有的效率。
2010-08-22 cs.AR
Novel BCD Adders and Their Reversible Logic Implementation for IEEE 754r Format
IEEE 754 r是IEEE 754浮点标准的持续修订版，该标准的主要增强是增加了十进制格式。本文提出了两种新颖的BCD加法器，分别称为跳跃进位和超前进位BCD加法器。此外，近年来，可逆逻辑已经成为一种有前途的技术，其在低功率CMOS、量子计算、纳米技术和光计算中具有应用。没有可逆逻辑就不可能实现量子计算。因此，本文还提供了传统的BCD加法器的可逆逻辑实现，以及建议的进位跳跃BCD加法器使用最近提出的TSG门。此外，还提出了一种称为TS-3的新的可逆门，并且已经表明，所提出的BCD加法器的可逆逻辑实现与最近提出的一个相比，在所使用的可逆门的数量和产生的垃圾输出方面要好得多。本文设计和提出的可逆BCD电路构成了原始量子CPU的十进制ALU的基础。
2006-03-22 cs.AR
Fault Tolerant Variable Block Carry Skip Logic (VBCSL) using Parity Preserving Reversible Gates
近年来，可逆逻辑设计已成为低功耗电路设计的一个重要研究方向，并在低功耗CMOS设计、数字信号处理和纳米技术等领域得到了广泛应用。本文介绍了容错跳跃进位加法器的有效设计方法，并与现有的设计方法进行了比较。可变块进位跳跃逻辑（VBCSL）使用容错全加器（FTFA）也已开发。该设计在硬件复杂度、门数、恒定输入和垃圾输出方面最小化。除此之外，对所提出的设计进行的技术独立评估清楚地表明了其与现有同行的优越性。
2010-09-20 cs.AR
Design of a Compact Reversible Read-Only-Memory with MOS Transistors
节能器件是现代技术发展的需要，这导致了可逆逻辑的发展。可逆逻辑的综合已经成为一个深入研究的领域，因为它克服了与不可逆性相关的功耗问题。诸如只读存储器（ROM）的存储设备可以以低功耗的可逆方式实现。目前，ROM的可逆性还没有在文献中实现，因此，本文提出了一种新的可逆ROM与互补金属氧化物半导体（CMOS）实现。在介绍可逆ROM结构的基础上，提出了一种新的可逆门--NP门。所有提出的电路“与”门都是用基于CMOS的传输晶体管逻辑实现的。最后，一个算法，以及几个定理的门，晶体管和垃圾输出的数量已被提出来显示可逆ROM的最优性。使用Microwind DSCH软件的仿真已被证明，以验证所提出的设计的正确性。比较结果表明，所提出的设计是有效的，优化的门，晶体管的数量，垃圾输出，量子成本和延迟。
2015-11-07 cs.AR cs.ET
Kinetic Inductors Enable Reversible Logic
Zettaflops LLC（Zettaflops有限责任公司）
研究可逆逻辑在商业系统中未扩展的问题，通过CMOS转换框架评估，结合多种模型和方法，确定电感损耗限制，表明高能量密度动态电感可助力扩展，还给出评估其可行性及潜在益处的方法。
2026-07-14 cs.AR cs.ET
Reversible Computing with Fast, Fully Static, Fully Adiabatic CMOS
为了提高通用数字计算的能量效率，使其远远超出适用于传统数字电路的热力学限制，将需要利用可逆计算的原理。自20世纪90年代初以来，人们已经知道，基于绝热开关的可逆计算在CMOS中是可能的，尽管文献中几乎所有的"绝热" CMOS逻辑系列实际上都不是完全绝热的，这限制了它们可实现的节能。第一个实现真正的完全绝热操作的CMOS逻辑风格，如果泄漏是可忽略的（CRL）不是完全静态的，这导致了一些实际的工程困难，在某些非理想的存在。后来，“静态”绝热逻辑家族被描述，但它们实际上不是完全绝热的，或者完全静态的，并且慢得多。在本文中，我们描述了一个新的逻辑家庭，静态2级绝热逻辑（S2LAL），这是，据我们所知，第一个CMOS逻辑家庭，这是完全静态的，真正的，完全绝热（模泄漏）。此外，我们认为，S2LAL是最快的此类系列（在全流水线时序电路中），每个逻辑级的延迟为一个"tick"（过渡时间），最小时钟周期（启动间隔）为8个tick。S2LAL要求提供8相梯形电源时钟波形（加上恒定电源和接地参考）。我们认为，如果在一个适当的制造过程中实施，旨在积极减少泄漏，S2LAL应该能够证明一个更高水平的能源效率比任何其他基于晶闸管的数字逻辑家族今天已知的。
2020-09-02 cs.AR cs.ET
