可逆加减法器的一种改进结构

容错进位跳跃BCD加法器的可逆逻辑综合

Reversible Logic Synthesis of Fault Tolerant Carry Skip BCD Adder

可逆逻辑在低功耗CMOS设计、数字信号处理、密码学、量子计算和光学信息处理等领域有着广泛的应用。本文提出了一种新的4*4奇偶保持可逆逻辑门IG。所提出的保奇偶可逆门可用于综合任意布尔函数。它允许任何故障，影响不超过一个信号容易检测电路的主要输出。它表明，容错可逆全加器电路可以实现只有两个IG。提出的容错全加器（FTFA）是用来设计其他算术逻辑电路，它是用来作为基本的构建块。它也已被证明，所提出的设计提供了更少的硬件复杂性，是有效的门数，垃圾输出和恒定输入比现有的同行。

容错可逆超前进位和跳跃进位加法器的有效设计方法

Efficient Approaches for Designing Fault Tolerant Reversible Carry Look-Ahead and Carry-Skip Adders

组合或经典逻辑电路会为丢失的每一位信息散热。当输入向量不能从其对应的输出向量恢复时，信息丢失。可逆逻辑电路仅实现在其输入和输出向量之间具有一对一映射的功能，因此自然地负责加热。近年来，可逆逻辑设计成为低功耗电路设计的一个重要研究方向，在低功耗CMOS电路设计、数字信号处理和纳米技术等领域得到了广泛的应用。本文提出了设计容错可逆快速加法器的有效方法，实现了超前进位和跳跃进位逻辑。所提出的高速可逆加法器包括用于实现其基本构建块的双稳态门。该门是普适的和奇偶保持的。它允许任何故障，影响不超过一个信号容易检测电路的主要输出。它也已被证明，所提出的设计提供了更少的硬件复杂性，是有效的门数，垃圾输出和恒定输入比现有的同行。

容错可逆逻辑综合：超前进位和跳跃进位加法器

Fault tolerant reversible logic synthesis: Carry look-ahead and carry-skip adders

不可逆逻辑电路会为丢失的每一位信息散热。当输入向量不能从其对应的输出向量恢复时，信息丢失。可逆逻辑电路自然会处理发热问题，因为它只实现在其输入和输出向量之间具有一对一映射的功能。近年来，可逆逻辑设计成为低功耗电路设计的一个重要研究方向，并在低功耗CMOS设计、数字信号处理和纳米技术等领域得到了广泛应用。本文提出了实现超前进位和跳跃进位逻辑的可逆快速加法器的有效设计方法。所提出的16位高速可逆加法器将包括IG门用于实现其基本构建块。IG门是通用的，因为它可以用来合成任意的布尔函数。IG门是奇偶校验保持的，也就是说，输入的奇偶校验与输出的奇偶校验相匹配。它允许任何故障，影响不超过一个信号容易检测电路的主要输出。因此，所提出的高速加法器将具有在其输出侧检测误差的固有机会。它也已被证明，所提出的设计提供了更少的硬件复杂性，是有效的门数，垃圾输出和恒定输入比现有的同行。

新型可逆TSG门及其在本原可逆/量子ALU组件设计中的应用

Novel Reversible TSG Gate and Its Application for Designing Components of Primitive Reversible/Quantum ALU

近年来，可逆逻辑已经成为一种有前途的计算范例，在低功耗CMOS、量子计算、纳米技术和光计算中具有应用。经典的逻辑门集合，如AND、OR和EXOR都是不可逆的。本文利用一种新的4 * 4可逆门TSG门来构建一个原始的可逆/量子ALU的组件。TSG门最重要的方面是它可以单独作为可逆全加器工作，也就是说，可逆全加器现在可以只用单个门来实现。利用TSG门设计了一种新型的可逆4：2压缩器，并将其用于设计一种新型的8 × 8可逆Wallace树乘法器。证明了采用TSG门设计的加法器、4：2压缩器和乘法器结构在可逆门数目和垃圾输出方面优于文献中的相应结构。这也许是第一次尝试设计一个可逆的4：2压缩机和可逆的华莱士树乘法器，就现有的文献和我们的知识而言。因此，本文提供了一个初始阈值，以建立更复杂的系统，可以执行复杂的操作，使用可逆逻辑。

基于Feynman和MUX门的可逆可编程逻辑阵列（RPLA）在低功耗工业应用中的应用

Reversible Programmable Logic Array (RPLA) using Feynman & MUX Gates for Low Power Industrial Applications

本文介绍了用超高速集成电路硬件描述语言（VHDL）设计可逆可编程逻辑阵列的研究工作。可逆逻辑电路在生物信息学、光学信息处理、CMOS设计等领域具有重要意义。本文提出了一种利用Feynman & MUX门设计可逆逻辑电路的新方法。给出了可逆逻辑电路的VHDL代码和仿真结果。该电路可进一步用于设计任何可逆逻辑函数或布尔函数（加法器、乘法器等）。其散热非常低或理想地没有散热。

基于可逆TSG门的新型可逆乘法器结构

Novel Reversible Multiplier Architecture Using Reversible TSG Gate

近年来，可逆逻辑已成为一种有前途的技术，其应用在低功耗CMOS、量子计算、纳米技术和光计算中。经典的逻辑门集合，如AND、OR和EXOR都是不可逆的。最近提出了一种称为TSG的4 * 4可逆门。所提出的门的最重要的方面是，它可以单独工作作为一个可逆的全加器，即可逆的全加器现在可以实现与一个单一的门。提出了一种基于TSG门的N × N可逆乘法器。它基于两个概念。部分积可以使用Fredkin门以d的延迟并行生成，然后通过使用由TSG门设计的可逆并行加法器，加法可以减少到log2N步。类似的乘法器结构在传统的算术（使用传统的逻辑）已在现有的文献中报道，但在本文中提出的是完全基于可逆逻辑和可逆细胞作为其构建块。设计了一个4 × 4结构的可逆乘法器。它表明，所提出的乘法器架构使用TSG门是更好的和优化的，与文献中现有的同行相比，在可逆门和垃圾输出的数量。因此，本文提供了初始阈值，以建立更复杂的系统，可以执行更复杂的操作，使用可逆逻辑。

基于Fredkin & Feynman门的可逆可编程逻辑阵列（RPLA）及其在工业电子学中的应用

Reversible Programmable Logic Array (RPLA) using Fredkin & Feynman Gates for Industrial Electronics and Applications

近年来，可逆逻辑已经成为一种有前途的计算范例，在低功耗CMOS、量子计算、纳米技术和光计算中具有应用。经典的逻辑门集合，如AND、OR和EXOR都是不可逆的。本文提出了一种基于可逆Fredkin门和Feynman门的可逆可编程逻辑阵列（RPLA）结构。所提出的RPLA具有n个输入和m个输出，可以实现n个变量的m个函数。为了演示RPLA的设计，设计了一个3输入RPLA，它可以使用8个最小项的组合执行任何28个功能（23）。最后，通过实现全加器和全加器的功能，说明了所设计的三输入RPLA的应用。

使用奇偶保持可逆门的容错可变块进位跳跃逻辑（VBCSL）

Fault Tolerant Variable Block Carry Skip Logic (VBCSL) using Parity Preserving Reversible Gates

近年来，可逆逻辑设计已成为低功耗电路设计的一个重要研究方向，并在低功耗CMOS设计、数字信号处理和纳米技术等领域得到了广泛应用。本文介绍了容错跳跃进位加法器的有效设计方法，并与现有的设计方法进行了比较。可变块进位跳跃逻辑（VBCSL）使用容错全加器（FTFA）也已开发。该设计在硬件复杂度、门数、恒定输入和垃圾输出方面最小化。除此之外，对所提出的设计进行的技术独立评估清楚地表明了其与现有同行的优越性。

一种新型可逆二元压气机优化设计的可行方法

Feasible methodology for optimization of a novel reversible binary compressor

可逆逻辑由于其低功耗的特点，在超大规模集成电路设计中成为一个非常有吸引力的研究领域。由于输入和输出之间的双射映射，可逆逻辑门被用于通过从输出逻辑检索输入逻辑的特征来优化功耗。本文利用一种新型可逆门设计了4 2和5 2可逆压缩机回路。此外，我们提出了一种新的门，命名为发明0门，用于优化压缩器电路。本发明的0门的效用在于它可以用作具有低垃圾输出值和量子成本的全加器和全减。示出了用于设计压缩机结构的算法。比较研究表明，所提出的压缩器结构优于现有的垃圾输出，门的数量和量子成本。压缩器可以减少进位（产生自全加器）对算法帧设计的影响。此外，我们以较少的MOS管数目实现了一个基本的MOS管可逆门。

容错可逆逻辑电路的综合

Synthesis of Fault Tolerant Reversible Logic Circuits

可逆逻辑在低功耗CMOS设计、数字信号处理、密码学、量子计算和光学信息处理等领域有着广泛的应用。本文提出了一种新的4 × 4通用可逆逻辑门IG。它是一个奇偶保持可逆逻辑门，也就是说，输入的奇偶性与输出的奇偶性相匹配。所提出的保奇偶可逆门可用于综合任意布尔函数。它允许任何故障，影响不超过一个信号容易检测电路的主要输出。最后，它是如何容错可逆全加器电路可以实现只用两个IG。它也已被证明，所提出的设计提供了更少的硬件复杂性，是有效的门数，垃圾输出和恒定输入比现有的同行。

Quantum Circuit Designs of Integer Division Optimizing T-count and T-depth

Quantum circuits for mathematical functions such as division are necessary to use quantum computers for scientific computing. Quantum circuits based on Clifford+T gates can easily be made fault-tolerant but the T gate is very costly to implement. The small number of qubits available in existing quantum computers adds another constraint on quantum circuits. As a result, reducing T-count and qubit cost have become important optimization goals. The design of quantum circuits for integer division has caught the attention of researchers and designs have been proposed in the literature. However, the…

T-count Optimized Quantum Circuits for Bilinear Interpolation

Quantum circuits for basic image processing functions such as bilinear interpolation are required to implement image processing algorithms on quantum computers. In this work, we propose quantum circuits for the bilinear interpolation of NEQR encoded images based on Clifford+T gates. Quantum circuits for the scale up operation and scale down operation are illustrated. The proposed quantum circuits are based on quantum Clifford+T gates and are optimized for T-count. Quantum circuits based on Clifford+T gates can be made fault tolerant but the T gate is very costly to implement. As a result, redu…

基于可逆逻辑的新兴纳米电路并发错误检测方法

Reversible Logic Based Concurrent Error Detection Methodology For Emerging Nanocircuits

可逆逻辑在量子计算、量子点元胞自动机和光计算等新兴纳米技术中有着广阔的应用前景。可逆逻辑电路中导致输出多位错误的故障很难检测，因此在文献中，研究人员仅基于奇偶保持逻辑解决了导致输出单位错误的故障的在线测试问题。在这项工作中，我们提出了一种方法，在可逆逻辑电路的并发错误检测，以检测故障，可能会导致多位错误的输出。该方法是基于可逆逻辑的逆性质，并被称为“逆和比较”的方法。通过使用可逆逻辑的逆属性，所有的输入可以在输出处再生。因此，通过比较原始输入与再生输入，可以检测可逆电路中的故障。最小化垃圾输出是可逆逻辑设计与综合的主要目标之一。我们表明，所提出的方法在'垃圾'可逆电路的结果。作为该方案的应用，设计了一个可同时检测输出端多位错误的可逆全加器。最后，我们展示了所提出的并发错误检测方案在量子点元胞自动机（QCA）新兴纳米技术中的应用。

16 nm FinFET 技术中正反馈绝热逻辑的功率时钟波形评估

Evaluation of Power-Clock Waveforms for Positive Feedback Adiabatic Logic in 16 nm FinFET Technology

本研究在 16 nm FinFET 工艺中评估 PFAL 的功率时钟波形，发现三角形波形最优，单门能耗较静态 CMOS 降低 3.83 倍，4 位 Brent-Kung 加法器增益达 5.3 倍。