Development of a resource-efficient FPGA-based neural network regression model for the ATLAS muon trigger upgrades
本文报道了一种资源高效的基于FPGA的神经网络回归模型的发展，在未来的硬件μ子触发系统的ATLAS实验在大型强子对撞机（LHC）的潜在应用。有效的实时选择μ子候选是ATLAS物理方案的基石。随着计划中的ATLAS对高亮度LHC的升级，将安装一个全新的基于FPGA的硬件μ子触发系统，该系统将在10 $μs$延迟窗口内处理全部μ子探测器数据。计划用于此次升级的大型FPGA设备应该有足够的备用资源，以允许部署机器学习方法，以改进μ子候选者的识别和寻找新的奇异粒子。我们的神经网络回归模型有望提高拒绝的主要来源的背景触发事件在中央探测器区域，这是由于μ子候选人具有低横动量。该模型在FPGA中使用157个数字信号处理器和大约5，000个查找表来实现。当使用320 MHz时钟频率在FPGA器件中实现时，模拟的网络延迟和死区时间分别为122和25 ns。还开发了另外两种FPGA实现，以研究设计选择对资源利用率和延迟的影响。我们的FPGA实现的性能参数完全符合未来μ子触发系统的要求，因此为ATLAS实验未来的数据采集部署机器学习方法提供了可能性。
2023-02-10 hep-ex physics.ins-det
Level-1 Track Finding with an all-FPGA System at CMS for the HL-LHC
大型强子对撞机（LHC）上的紧凑μ子螺线管（CMS）实验旨在研究广泛的高能物理现象。它在3.8 T磁螺线管内采用了一个大型全硅跟踪器，可以精确测量横向动量（$p_\mathrm{T}$）和顶点位置。这个跟踪探测器将升级，以配合高亮度大型强子对撞机的运行，这将提供高达$7.5\,\times\,10^{35}\,\mathrm{cm^{-2}s^{-1}}$到CMS的亮度，或每25纳秒束流交叉200次碰撞。这种新的跟踪器必须在这种更具挑战性的环境中保持标称物理性能。已经开发了利用紧密间隔的硅传感器来区分带电粒子$p_\mathrm{T}$的新型跟踪模块，并且允许选择性地读出与$p_\mathrm{T}\,>\,2-3$ GeV的轨道兼容的命中以脱离检测器触发电子器件。这将允许在实验的1级触发时使用跟踪信息，这是保持1级触发率低于750 kHz目标的要求，同时保持物理灵敏度。本文提出了一个概念，为所有的FPGA为基础的跟踪发现使用一个完全的时间复用架构。硬件演示已经组装，以证明这样一个系统的可行性和能力。将介绍各种物理场景的性能，以及演示器到最终系统的拟议缩放。
2019-10-28 hep-ex physics.ins-det
FPGA Implementation of a Fixed Latency Scheme in a Signal Packet Router for the Upgrade of ATLAS Forward Muon Trigger Electronics
我们提出了一个新的固定延迟的Xilinx千兆收发器，将用于在大型强子对撞机的ATLAS前向μ子谱仪的升级计划。固定延迟方案在前端数据串行器ASIC和分组路由器之间的4.8 Gbps链路中实现。为了实现固定延迟，我们在Xilinx FPGA中使用IO延迟和专用进位资源，同时尽量减少对FPGA收发器的嵌入式功能的依赖。该方案是协议无关的，可以适应其他供应商的FPGA类似的资源。本文提出了一个详细的实现固定的延迟计划，以及模拟的真实环境中的ATLAS前向μ子区域。
2015-09-21 hep-ex physics.ins-det
Level-1 Track Finding with an all-FPGA system at CMS for the HL-LHC
随着高亮度LHC的升级，将跟踪信息纳入CMS 1级触发器变得必要，以保持可管理的触发率和良好的触发性能，例如保留电弱物理的阈值。1级径迹探测面临的主要挑战是在40 MHz的碰撞率和4微秒的延迟预算下，探测器的大数据吞吐量，以重建具有足够低的横向动量的带电粒子径迹，用于1级触发决策。专用的全FPGA硬件系统的时间复用架构已被开发用于跟踪发现，以解决这些挑战。讨论了模式识别和粒子轨迹确定的算法和性能。最后给出了基于FPGA的定制电子产品的实现。
2019-04-01 hep-ex physics.ins-det
Low Latency Neural Networks using Heterogenous Resources on FPGA for the Belle II Trigger
Belle II触发系统的主要组成部分之一是神经网络触发器。它的任务是估计在实验漂移室中观察到的z-顶点粒子径迹。触发器在FPGA上实现，以确保操作期间的灵活性并利用其IO功能。同时，实现必须在几百纳秒内估计顶点以满足实验的要求。在第一次碰撞期间，该触发器的第一个版本是可操作的。虽然它能够估计顶点，但它在可能的吞吐量和时序收敛方面存在一些缺点。这些都是这项工作的重点，它修改了原来的设计，允许两个网络并行运行，减少路由拥塞。我们进行了重调度的乘法和累加，这是在这样的网络中的基本操作。原设计试图尽可能多地并行化，而重调度则试图通过重用处理模块来减少并行数据传输的数量。这样，DSP的资源消耗减少了40%。为了通过并行操作额外的网络来进一步提高吞吐量，我们研究了用于乘法和累加操作的SRAM-LUT和DSP的平衡使用。利用找到的平衡比率，触发器能够在所需的延迟内在目标FPGA上并行操作两个神经网络。
2019-10-30 hep-ex physics.ins-det
Performance of the ATLAS Hadronic Tile Calorimeter Demonstrator system for the Phase-II upgrade facing the High-Luminosity LHC era
高亮度大型强子对撞机（HL-LHC）的峰值亮度为$5\times10^{34} $ cm $^{-2} $ \，s $^{-1}$，比LHC的设计亮度高五倍。强子ATLAS Tile Calorimeter（TileCal）是一种以钢为吸收体、塑料吸收体为激活介质的取样量热计。发光瓦中产生的光被引导到光电倍增管（PMT），在光电倍增管中产生模拟信号，以在每25 ns被数字化之前对其进行整形和调节。HL-LHC的TileCal第二阶段升级将使系统能够应对增加的辐射水平和超时堆积。升级后的系统将以40 MHz的速率将所有量热计采样信号发送到检测器外系统，在那里事件将被重建并发送到第一级触发器。因此，利用提供给触发系统的更精确的热量计信号，开发更复杂的触发算法将是可能的。新的硬件包括最先进的电子设备，具有冗余设计和辐射硬电子设备，以避免单点故障，此外还包括用于大量数据传输的多Gbps光链路和现场可编程门阵列（FPGA），以驱动关闭和打开检测器电子设备的逻辑功能。2019年6月，一个包含新的热量计模块电子器件但仍与当前系统兼容的混合演示器原型模块被组装并插入ATLAS中，以便第二阶段系统可以在真实的ATLAS条件下进行测试。
2020-10-28 hep-ex physics.ins-det
Fast Neural Network Inference on FPGAs for Triggering on Long-Lived Particles at Colliders
Università La Sapienza（罗马第一大学）；INFN Sezione di Roma（意大利国家核物理研究所罗马分部）
针对粒子物理实验的触发需求，提出两种筛选长寿命粒子衰变事件的机器学习算法，经FPGA加速后准确率无损失且满足二级触发延迟要求，验证了异构计算在该领域的应用潜力。
2023-12-19 cs.LG hep-ex physics.ins-det
Real-time Graph Building on FPGAs for Machine Learning Trigger Applications in Particle Physics
提出一种基于形式化探测器定义半自动生成FPGA硬件加速局部约束图构建架构的方法，在Belle II实验中满足实时触发器的延迟与吞吐量约束，支持部署图神经网络。
2024-03-21 eess.SP hep-ex
Real-time graph neural networks on FPGAs for the Belle II electromagnetic calorimeter
https://www.belle2.org（Belle II 实验）
Belle II实验在FPGA上实现了基于图神经网络的实时触发系统，提高了高能簇位置分辨率和低能簇纯度，展示了在碰撞实验中应用图神经网络的可行性。
2026-07-23 hep-ex physics.ins-det
Design and FPGA Implementation of WOMBAT: A Deep Neural Network Level-1 Trigger System for Jet Substructure Identification and Boosted $H\rightarrow b\bar{b}$ Tagging at the CMS Experiment
本文设计了基于深度神经网络的CMS一级触发系统WOMBAT，包含W-MM和W-AM模型，用于提升态H→bb标记，在保持信号效率的同时显著降低触发阈值，并在FPGA上验证了其满足资源与延迟约束。
2025-05-30 hep-ex physics.ins-det
FPGA-based tracking for the CMS Level-1 trigger using the tracklet algorithm
随着大型强子对撞机（LHC）升级为高亮度LHC（HL-LHC），预期的高瞬时亮度为CMS实验带来了重大的实验挑战。在这些条件下允许有效操作的一个核心组成部分是带电粒子轨迹的重建及其在基于硬件的触发系统中的包含。要实现这一点，涉及到许多挑战：大约20- 40 Tb/s的大输入数据速率;每25 ns处理一批新的输入数据，每批数据包括大约15，000个粒子的精确位置测量和粗略的横向动量测量（“轨迹”）;对这些存根执行模式识别以找到轨迹;以及在4 $μ\,$ s内产生轨迹参数的列表。本文介绍了一个建议的解决方案，这个问题，具体来说，它提出了一种新的方法，模式识别和带电粒子轨迹重建使用全FPGA解决方案。基于Xilinx Virtex-7 FPGA的端到端演示系统满足时序和性能要求的结果，以及进一步改进的优化版本的算法及其相应的预期性能。
2020-07-06 hep-ex physics.ins-det
Gamma Ray Array Detector Trigger Sub-System
γ射线阵列探测器（GRAD）是兰州重离子研究装置外靶装置（ETF）子系统之一。基于现场可编程门阵列（FPGA）和PXI接口，研制了GRAD的触发子系统。GRAD触发器子系统做出提示L1触发器决定以选择有效事件。这些决定是通过处理来自GRAD的1024 CsI加速器的命中信号来做出的。GRAD触发子系统根据物理需求产生12位触发信号，并将其传递给ETF全局触发系统。此外，GRAD触发子系统产生触发数据，并通过PXI总线将触发数据打包传输到上位机进行离线分析。触发处理在前端电子器件和触发模块的一个FPGA中实现。触发模块的另一片FPGA实现了PXI总线的传输和重构逻辑。在γ射线实验中的可靠和高效的性能表明，GRAD触发子系统能够满足物理要求。
2013-05-19 hep-ex nucl-ex physics.ins-det
A-GHOST: High-rate streaming of trigger-level data to programmable GPU inference
A-GHOST提出将高能物理触发数据高速流式传输至GPU后端，利用NVIDIA IGX Thor实现40-100 Gbps吞吐和0.118毫秒延迟，验证了超越FPGA的复杂推理能力。
2026-10-02 hep-ex
CentOS Linux for the ATLAS MUCTPI Upgrade
一个新的μ子到中央触发处理器接口（MUCTPI）是作为欧洲核子研究中心大型强子对撞机下一次运行的ATLAS 1级触发系统升级的一部分而建造的。MUCTPI有208个高速光学串行链路，用于接收来自μ子触发探测器的μ子候选。三个高端FPGA用于μ子候选的实时处理，用于将触发信息发送到触发系统的其他部分，以及用于将摘要信息发送到数据采集和监测系统。片上系统（SoC）用于MUCTPI的硬件和操作的控制、配置和监控。SoC由FPGA部分和处理器系统组成。FPGA部分提供与处理FPGA的通信，而处理器系统运行用于与ATLAS实验的运行控制系统通信的软件。在本文中，我们将描述我们的经验与运行CentOS Linux的SoC。交叉编译与现有的框架一起构建的ATLAS触发器和数据采集（TDAQ）软件正在使用，以允许部署的TDAQ软件直接在SoC上。
2020-10-15 hep-ex physics.ins-det
Machine learning evaluation in the Global Event Processor FPGA for the ATLAS trigger upgrade
针对ATLAS实验GEP FPGA的触发过滤需求，提出自动生成适配APP框架的机器学习算法的方法，借助hls4ml等流程实现低延迟低资源占用的部署，验证了其在高能物理实时数据处理中的应用潜力。
2024-05-07 hep-ex physics.ins-det
Real-Time Stream Compaction for Sparse Machine Learning on FPGAs
Karlsruhe Institute of Technology（卡尔斯鲁厄理工学院）
本研究提出了一种FPGA上的实时数据压缩方法，通过优化稀疏性处理，实现高效的GNN硬件加速，适用于高吞吐量和低延迟的科学实验场景。
2026-02-26 cs.AR hep-ex
Real-time reconstruction of long-lived particles at LHCb using FPGAs
在最早的LHCb触发水平下寻找磁体下游的轨道不是升级触发的基线计划的一部分，因为执行搜索需要大量的CPU时间。许多长寿命粒子，如$K^0_S$和奇异重子，在顶点径迹探测器后衰变，从而限制了它们的重建效率。我们提出了一个基于FPGA的未来创新的实时跟踪系统的性能的研究，在研发工作的LHCb升级Ib（LHC运行~4）的背景下，致力于重建的前向跟踪探测器（闪烁光纤跟踪器）的磁铁下游的粒子，这是能够在30 MHz的全LHC碰撞率处理事件。
2020-06-19 hep-ex physics.ins-det
An Optimization of the FPGA Based Wavelet Trigger in Radio Detection of Cosmic Rays
观测由超高能宇宙射线引起的大范围空气簇射的相干射电发射的实验是为了详细研究空气簇射的电磁部分的发展而设计的。无线电探测器可以在100%的工作时间内工作，例如基于水切伦科夫罐的表面探测器。他们正在开发的地面实验（如皮埃尔俄歇天文台）作为另一种类型的空气簇射探测器除了荧光探测器，其中只有约10%的工作在黑暗的夜晚。来自空气簇射的无线电信号是由地磁辐射和电荷过剩过程引起的相干发射引起的。目前在无线电探测器中使用的自触发器通常会产生密集的数据流，然后进行分析。大量的注册数据需要大量的人力进行离线分析。触发效率的提高成为相关因素。在这项工作中，Morlet小波与各种缩放因子用于分析的实际数据从俄歇工程无线电阵列和优化的资源利用率在FPGA中。小波分析表明，事件的功率主要集中在频谱的有限范围内（与输入模拟带通滤波器施加的范围一致）。然而，我们发现了几个具有可疑频谱特征的事件，其中信号功率分布在由200 MHz数字化仪采样的全带宽上，具有非常高和非常低的频率的显著贡献。这些事件可能不是来自宇宙射线阵雨，但可能是人为污染。小波分析引擎可以在现代功能强大的FPGA中实现，可以在线去除可疑事件，降低触发率。
2014-06-04 astro-ph.IM hep-ex physics.ins-det
FPGA-based muon shower identification and graph neural network tracking algorithms for HL-LHC triggers
针对HL-LHC触发器，提出FPGA上的μ子簇射识别与图神经网络跟踪算法，分别处理桶部与重叠区域，通过INT8-PO2量化和位宽优化，将DSP利用率降至20%，推理延迟仅19个时钟周期，为长寿命粒子等非常规μ子特征触发奠定基础。
2026-10-06 hep-ex physics.ins-det
JetFormer: A Scalable and Efficient Transformer for Jet Tagging from Offline Analysis to FPGA Triggers
Imperial College London（帝国理工学院伦敦分校）；California Institute of Technology（加州理工学院）；SLAC National Accelerator Laboratory（SLAC国家加速器实验室）
JetFormer是一种高效的Transformer模型，适用于从离线分析到FPGA触发的喷注标记，通过优化实现高精度与低延迟的统一部署。
2026-01-23 cs.LG hep-ex
A Multifunctional Processing Board for the Fast Track Trigger of the H1 Experiment
电子质子对撞机HERA正在升级，以便从2001年底起提供更高的光度。为了提高排他性进程的选择性，正在为H1协作建立具有高动量分辨率的快速跟踪触发器（FTT）。FTT将在横向动量为100 MeV的1.1特斯拉磁场中对弯曲轨道进行三维重建。它能够在23 μ s内重建高达48个磁道，在高磁道多重性环境中。FTT由两个硬件级L1、L2和第三个软件级组成。450线的模拟信号在第一级被数字化，随后快速查找有效的轨道段模式。对于第二级的主要处理任务，如连接，拟合和决定，苏黎世联邦理工学院与超级计算系统（苏黎世）合作开发了一个多功能处理板。它集成了一个高密度FPGA（Altera APEX 20K600E）和四个浮点DSP（Texas Instruments TMS320C6701）。本演示文稿将主要集中在第二触发级硬件方面和用于链接和拟合的算法的实现。重点特别放在FPGA的集成CAM（内容可寻址存储器）功能上，该功能非常适合实现快速搜索任务，如轨道段链接。
2001-07-04 hep-ex
Integer Quantization of Graph Neural Networks for Real-Time FPGA Track Finding
Universidad de Oviedo（奥维耶多大学）；Instituto de Ciencias y Tecnológicas Espaciales de Asturias (ICTEA)（阿斯图里亚斯空间科技研究院）
本文提出一种可复现的位精确工作流程，通过训练后量化将图神经网络映射到FPGA，实现固定延迟推理，在CMS一级触发器中以19时钟周期延迟和75%准确率完成径迹查找。
2026-09-24 hep-ex
Continuous data acquisition for liquid argon time projection chamber neutrino detectors using FPGA-based real-time compression algorithms
液氩时间投影室（LArTPC）已被提议作为中微子探测器，它结合了大尺寸以最大化中微子相互作用的数量和详细记录的相互作用。以MHz采样率读出数千个通道产生具有毫米级分辨率的中微子-核相互作用的图像，从而能够识别产生的粒子，并提供多个手柄来测量它们的能量，但以牺牲大数据速率为代价。需要连续采集LArTPC数据，以便能够使用高延迟触发器来捕获非加速器射束事件。我们描述的情况下，连续读出的MicroBooNE LArTPC，授予的可能性，从超新星使用SNEWS（超新星预警系统）警报作为延迟触发获取中微子爆发。连续的数据采集是通过使用实时压缩算法（零抑制和霍夫曼压缩）实现在一个FPGA中的读出电子。
2019-09-06 hep-ex physics.ins-det
Design of a "Digital Atlas Vme Electronics" (DAVE) Module
ATLAS-SCT开发了一种新的ATLAS触发卡，“数字阿特拉斯Vme电子”（“DAVE”）。该单元旨在提供一系列通用的接口和逻辑资源，包括一个大型FPGA。它连接VME总线和USB主机。DAVE旨在提供精确的ATLAS CTP（ATLAS中央触发器处理器）功能，随机触发，简单和复杂的死区时间，ECR（事件计数器复位），BCR（束计数器复位）等正在生成，以提供完全相同的条件，在独立运行中经历的组合运行。DAVE提供了额外的硬件和大量的免费固件资源，允许用户添加或更改功能。大量可单独编程的各种格式的输入和输出与非常大的外部RAM和所有连接到FPGA的其他组件相结合，也使DAVE成为功能强大的多功能FPGA实用卡
2011-11-17 hep-ex physics.ins-det
Ultra Fast Transformers on FPGAs for Particle Physics Experiments
University of Washington（华盛顿大学）；Massachusetts Institute of Technology（麻省理工学院）；Institute of Physics Belgrade（贝尔格莱德物理研究所）
本研究利用hls4ml工具在FPGA上高效实现Transformer核心组件，经粒子物理喷注味道标记公开数据集测试，延迟低于2微秒，可满足大型强子对撞机的硬件触发要求。
2024-02-01 cs.AR cs.LG hep-ex
A Highly Selective First-Level Muon Trigger With MDT Chamber Data for ATLAS at HL-LHC
高度选择性的触发器是必不可少的物理方案的ATLAS实验在HL-LHC的瞬时光度将是大约一个数量级大于LHC的瞬时光度运行1。由于电阻板和薄间隙触发室的中等动量分辨率，第一级μ子触发率由低于标称触发阈值的低动量μ子主导。使用精密μ子漂移管室的数据进行触发决策，可以充分降低HL-LHC的高触发率。这需要实现快速MDT读出链和具有至多6微秒的延迟的快速MDT轨道重构算法。快速读出链的硬件演示器已在CERN伽马辐照设施的HL-LHC操作条件下成功测试。在快速触发处理器上实现了快速航迹重建算法。
2016-04-26 hep-ex physics.ins-det
Charged Particle Tracking with Machine Learning on FPGAs
在CERN大型强子对撞机（LHC）上，带电粒子碰撞轨迹的确定（跟踪）是强子对撞机事件重建的一个重要方面。这在LHC（HL-LHC）未来高亮度阶段的高条件下尤其如此，其中每个光束交叉的相互作用数量将增加五倍。深度学习算法已成功应用于离线应用程序的这项任务。然而，他们的研究在基于硬件的触发器的应用受到限制。在本文中，我们研究了两个不同的跟踪步骤的不同算法，并表明这种算法可以在现场可编程门阵列（FPGA）上运行。
2022-12-05 hep-ex physics.ins-det
A Multi-Layer SEU Mitigation Strategy to Improve FPGA Design Robustness for the ATLAS Muon Spectrometer Upgrade
我们提出了一种多层单粒子翻转缓解策略，在低成本的Xilinx Artix-7 FPGA中实现。该实现是针对ATLAS μ子谱仪升级的触发数据路由器。该缓解策略采用三层保护来提高整体FPGA设计的鲁棒性：在第一层中使用FPGA结构逻辑的三重模块冗余和嵌入式软错误缓解;在第二层中通过跨配置存储器的多个副本的多引导FPGA重新配置来进一步增强;以及在第三层中的FPGA电源循环和配置存储器重新初始化。该方案的有效性进行了评估，在两个不同的中子设施，LANSCE和NCSR Demokritos，与800 MeV和25 MeV的束流能量，分别。使用与最终操作计划相似的配置进行测试。我们讨论了测试策略，并总结了测试结果，估计超过10年的操作在ATLAS实验的预期数据丢失。
2019-04-16 hep-ex physics.ins-det
Progress report on the online processing upgrade at the NA62 experiment
一个新的基于FPGA的低电平触发处理器已安装在NA62实验。它旨在扩展其前身的功能，因为新平台上提供了更快的互连技术和额外的逻辑资源。为了提高触发器的选择性，探索复杂触发器计算的新结构，开发了一个GPU系统，并在FPGA上实现了一个神经网络。它们都处理来自实验的环形成像切伦科夫探测器的数据流，以实时提取触发逻辑的高级特征。本文介绍了该系统的特点、最新进展和设计流程。
2022-02-08 hep-ex physics.ins-det
A firmware oriented trigger algorithm for CMS Drift Tubes in HL-LHC
计划全面更换CMS（紧凑型μ子螺线管）探测器中现有的μ子触发系统，以在HL-LHC（高亮度大型强子对撞机）中预期的约$5-7.5\times10^{34}$ cm $^{-2}$ s $^{-1}$的最大瞬时亮度下工作。在该计划中，为DT（漂移管）探测器设计的新的探测器上电子设备将以其最大的时间分辨率读出所有的腔室信息。一个新的触发系统，基于最高性能的FPGA，正在设计中，将能够提供精确的μ子重建和束流交叉识别。设计了一种易于移植到FPGA架构的算法来实现DT检测器的新触发原语信息。该算法从单线DT命中重建μ子段，由于单元中的漂移时间，该命中包含400 ns的时间不确定性。该算法提供了DT室可实现的最大分辨率，并使硬件系统更接近离线性能。模拟结果和新的电子测试台的第一次实施将显示。
2019-10-31 hep-ex physics.ins-det
FPGA-based real-time data processing for accelerating reconstruction at LHCb
在运行3中，从2022年开始，LHCb软件触发器将以30 MHz的LHC平均交叉率开始重建事件。在升级后的DAQ系统中，LHCb为新的异构计算解决方案建立了一个测试平台，用于实时事件重建，以便将来在更高的亮度下运行。一种这样的解决方案是高度并行化的定制跟踪处理器（“人造视网膜”），其在通过快速串行链路连接的最先进的FPGA设备中实现。我们描述了一个现实的原型重建的像素跟踪检测器，将运行在运行3期间的真实数据的状态。
2022-01-20 hep-ex physics.ins-det
Knowledge Distillation of a Normalising Flow for Real-Time Anomaly Detection at LHC Level-1 Trigger
Physik-Institut, Universität Zürich (UZH)（苏黎世大学物理研究所）；European Organization for Nuclear Research (CERN)（欧洲核子研究中心）；California Institute of Technology（加州理工学院）；Scuola Normale Superiore（比萨高等师范学院）；Istituto Nazionale di Fisica Nucleare (INFN), Sezione di Pisa（意大利国家核物理研究所比萨分部）
本研究提出一种将正则化流教师模型的知识蒸馏至紧凑神经网络的方法，用于CMS一级触发器的实时异常检测，实现高精度、低延迟的FPGA部署，支持全速率新物理搜索。
2026-09-18 hep-ex
JEDI-linear: Fast and Efficient Graph Neural Networks for Jet Tagging on FPGAs
European Organization for Nuclear Research (CERN), Switzerland（欧洲核子研究中心（瑞士））
本文提出JEDI-linear，一种具有线性计算复杂度的图神经网络架构，通过共享转换和全局聚合消除显式成对交互，实现高效FPGA部署，显著降低延迟和资源消耗，同时提升模型精度。
2025-11-16 cs.AR cs.LG hep-ex
The Phase-1 Upgrade of the ATLAS Level-1 Endcap Muon Trigger
对于运行3（从2021年开始），LHC的瞬时光度将显著增加到当前值的1.5倍，这将导致收集到更大的统计数据，并增强对新物理的敏感性。ATLAS Level-1端盖μ子触发器的第1阶段升级对于保持运行3的物理验收至关重要。描述了一种新的触发逻辑，用于与磁场内外的探测器重合，并显示其可将触发率降低至低于运行3中所需的水平。一个新的触发板，NSL，整合所有的信息，从各种探测器，已被开发，并成功地证明了新的逻辑在FPGA上的实施。
2018-06-24 hep-ex physics.ins-det
Design of the Global Reconstruction Logic in the Belle II Level-1 Trigger system
本文介绍 Belle II 一级触发系统的 Global Reconstruction Logic 设计，说明其如何融合四个子触发系统信息并实现径迹、匹配和低多重数事件识别。
2025-03-04 hep-ex physics.ins-det
A Fast High Resolution Track Trigger for the H1 Experiment
2001年后，升级的ep对撞机HERA将为两个实验H1和ZEUS提供大约5倍的亮度。为了应对预期的更高事件率，H1合作正在构建一个基于跟踪的触发系统，即快速跟踪触发器（FTT）。它将被集成在H1触发方案的前三个级别（L1-L3）中，为带电粒子事件提供更高的选择性。的FTT将允许重建的3维轨道在中央漂移室下降到100 MeV/C的L2延迟~ 23 μ s。为了达到必要的动量分辨率~ 5%（在1 GeV/C）复杂的重建算法必须使用高密度现场可编程门阵列（FPGA）和嵌入式内容可寻址存储器（CAM）。将使用DSP中实现的非迭代拟合完成最终的轨道参数优化。虽然在第一触发级别将提供粗略的轨道信息，但在L2级别，具有高分辨率的轨道可用于形成关于拓扑和其他基于轨道的标准（例如多重性和动量）的触发决策。在第三个触发水平，一个商业处理器板农场将用于计算物理量，如不变质量。
2001-04-06 hep-ex
Real-Time Graph-based Point Cloud Networks on FPGAs via Stall-Free Deep Pipelining
本文提出一种在FPGA上通过无停顿深度流水线执行图点云网络的数据流架构，针对高能物理实时触发场景，实现低于10微秒延迟和高达5.25倍于GPU的吞吐量加速。
2025-07-07 eess.SP hep-ex
Towards Tensor Network Models for Low-Latency Jet Tagging on FPGAs
Dipartimento di Fisica e Astronomia "Galileo Galilei", University of Padua（伽利略·伽利莱物理与天文学系，帕多瓦大学）；PlanQC GmbH（PlanQC公司）；Institute for Complex Quantum Systems, Ulm University（复杂量子系统研究所，乌尔姆大学）；European Organization for Nuclear Research (CERN)（欧洲核子研究中心）；Padua Quantum Technologies Research Center, University of Padua（帕多瓦量子技术研究中心，帕多瓦大学）
本文提出基于张量网络模型的低延迟喷注标记方法，利用FPGA实现高效推理，展现其在高能物理实时触发系统中的应用潜力。
2026-01-15 cs.LG hep-ex physics.ins-det
Using AI on FPGAs for the CMS Overlap Muon Track Finder for the HL-LHC
针对 HL-LHC CMS 第一级触发中重叠区 μ 子重建难题，提出基于 GraphSAGE 的 FPGA 图神经网络方案，并验证其向 Phase-2 部署的可行性。
2025-09-27 hep-ex
Machine-Learning-Based Waveform Discrimination in the Front-End Electronics of the Belle II Central Drift Chamber for Cross-Talk Noise Reduction
High Energy Accelerator Research Organization (KEK)（高能加速器研究机构）；University of Hawaii（夏威夷大学）
针对 Belle II 中央漂移室前端电子学串扰噪声问题，开发基于机器学习的波形鉴别方法，在赛灵思 Virtex-5 FPGA 中实现紧凑快速的增强决策树模型，有效降低噪声，验证了该方法在探测器前端电子学中应用的可行性和潜力。
2026-07-29 hep-ex physics.ins-det
Hardware-Aware Design of a GNN-Based Hit Filtering Algorithm for the Belle II Level-1 Trigger
Karlsruhe Institute of Technology（卡尔斯鲁厄理工学院）
Belle II实验开发了一种基于GNN的击过滤算法，通过硬件感知的模型压缩技术在FPGA上实现高效部署，显著降低计算成本同时保持性能。
2026-02-19 hep-ex
Graph Neural Networks for Charged Particle Tracking on FPGAs
University of Pennsylvania（宾夕法尼亚大学）；University of California San Diego（加州大学圣地亚哥分校）；National Yang Ming Chiao Tung University（国立阳明交通大学）；University of Illinois at Urbana-Champaign（伊利诺伊大学厄巴纳-香槟分校）；Princeton University（普林斯顿大学）；University of Washington（华盛顿大学）
在欧洲核子研究中心（CERN）大型强子对撞机（LHC）上，带电粒子碰撞轨迹的确定是一个重要而又具有挑战性的问题，特别是在未来的高亮度阶段（HL-LHC）中所期望的高相互作用密度条件下。图神经网络（GNN）是一种几何深度学习算法，它已成功应用于此任务，通过将跟踪器数据嵌入为图-节点表示命中，而边缘表示可能的跟踪段-并将边缘分类为真或假跟踪段。然而，他们的研究在硬件或软件为基础的触发应用程序已受到限制，由于其巨大的计算成本。在本文中，我们介绍了一个自动化的翻译工作流程，集成到一个更广泛的工具称为$\texttt{hls4ml}$，用于将GNN转换为现场可编程门阵列（FPGA）的固件。我们使用这个翻译工具来实现用于带电粒子跟踪的GNN，使用TrackML挑战数据集进行训练，在FPGA上设计针对不同的图形大小，任务复杂度和延迟/吞吐量要求。这项工作可以在HL-LHC实验的触发水平上包含带电粒子跟踪GNN。
2022-03-23 cs.AR cs.LG hep-ex
The MicroTCA fast control board for generic control and data acquisition applications in HEP experiments
为了提供通用的时钟、触发和控制功能，满足高能物理实验对数据传输性能的要求，设计了一种基于高级夹层卡（AMC）规范的MicroTCA快速控制板（uFC）。uFC围绕Xilinx Kintex-7 FPGA构建，为用户提供了一个具有数据存储器、参考时钟、触发器和SFP+（小型可插拔）连接的平台，这些都是一般实验所需的。此外，它还可以访问两个板载FPGA夹层卡（FMC）插槽，这些插槽具有大量可配置I/O和高达10 Gbps的高速链路。本文介绍了第一套预生产原型的测试结果，并报告了在中国高能光子源中的应用情况。
2018-06-24 hep-ex physics.ins-det
Fast inference of Boosted Decision Trees in FPGAs for particle physics
European Organization for Nuclear Research (CERN)（欧洲核子研究组织（CERN））；Columbia University（哥伦比亚大学）；University of California San Diego（加利福尼亚大学圣迭戈分校）；Massachusetts Institute of Technology（麻省理工学院）；Rhodes College（罗德学院）；Fermi National Accelerator Laboratory（费米国家加速器实验室）；Institute of Physics Belgrade（贝尔格莱德物理研究所）；University of Illinois at Chicago（伊利诺伊大学芝加哥分校）
我们描述了提升决策树在hls 4 ml库中的实现，该库允许通过自动转换过程将训练模型转换为FPGA固件。由于其完全的片上实现，hls 4 ml以极低的延迟执行Boosted Decision Tree模型的推理。该解决方案的典型延迟小于100 ns，适用于基于FPGA的实时处理，例如对撞机实验的Level-1触发系统。这些发展为物理学家在FPGA中部署BDT开辟了前景，以识别喷流的起源，更好地重建μ子的能量，并能够更好地选择罕见的信号过程。
2020-02-19 astro-ph.IM cs.LG hep-ex
Design and deployment of a fast neural network for measuring the properties of muons originating from displaced vertices in the CMS Endcap Muon Track Finder
Rice University（莱斯大学）；Fermi National Accelerator Laboratory（费米国家加速器实验室）；University of Florida（佛罗里达大学）
该研究设计了一个快速神经网络，用于提高CMS实验中长寿命粒子衰变产物缪子的触发效率，拓展了实验的相空间搜索能力。
2025-11-20 hep-ex
Level 1 Track Finder at CMS
高亮度LHC预计每25 ns进行一次质子-质子碰撞，估计每个束团交叉有140-200个堆积相互作用。超快寻轨对于处理此类条件下的1级触发率至关重要。介绍了一种基于FPGA的径迹触发系统，该系统能够探测到动量大于2GeV的径迹。
2019-10-15 hep-ex physics.ins-det
Accelerating Graph-based Tracking Tasks with Symbolic Regression
提出使用符号回归替代基于图的神经网络进行粒子径迹重建，保留图结构与消息传递，使其更易在FPGA上实现且在CPU上运行更快。
2024-11-12 hep-ex
STOPGAP -- a Time-of-Flight Extension for the Belle II TOP Barrel PID System as a Demonstrator for CMOS Fast Timing Sensors
Belle II机筒区域配备了传播时间（TOP）粒子识别系统，该系统基于围绕相互作用点布置的16根熔融石英棒作为切伦科夫辐射器。由于TOP系统的机械设计，这些石英棒不会重叠，但在它们之间留下约2cm的间隙。这导致标称TOP接受区域中所有轨迹的约6%在没有穿过任何石英棒的情况下逃逸，因此不能从TOP系统提供任何可用的颗粒识别信息，并且另外3%的轨迹由于边缘效应而劣化。我们提出了一个可能的解决方案，以弥补这些差距在TOP验收的形式补充TOP GAP仪器（STOPGAP），覆盖了相邻的石英棒与快速硅探测器之间的死区，直接测量的时间的飞行时间的穿越颗粒颗粒识别的目的。现代快速定时硅传感器和读出器可以为手头的任务提供足够的时间分辨率，因此STOPGAP模块可以足够紧凑，以适应Belle II中央漂移室（CDC）和TOP系统之间感兴趣区域的有限空间。在这篇文章中，我们提出了一个模拟研究，证明了一个硅的飞行时间系统的可行性，其重建性能的基础上，在$Υ(4S)\rightarrow B\bar{B}$事件模拟使用Belle II模拟和重建软件。我们讨论了可能的传感器技术的性能要求，并表明，这样的项目可以实现新的，快速的单片CMOS传感器，预计将达到MIP的时间分辨率下降到50 ps。此外，我们还讨论了在较低半径下使用快速定时层进行径迹触发以及在低动量<1GeV/c下进行粒子识别。
2022-03-09 hep-ex physics.ins-det
Comparative Analysis of FPGA and GPU Performance for Machine Learning-Based Track Reconstruction at LHCb
LIP6, LPNHE Sorbonne Université CNRS, IN2P3 Paris, France（LIP6、LPNHE 索邦大学 CNRS、IN2P3 巴黎）；Massachusetts Institute of Technology（麻省理工学院）；Sorbonne Université CNRS, IN2P3 Paris, France（索邦大学 CNRS、IN2P3 巴黎）
本文比较了LHCb实验一级触发器中径迹重建流水线首步多层感知机在FPGA（使用HLS4ML）与GPU上的推断吞吐量，证明FPGA具备高吞吐、低延迟且低功耗的潜力。
2025-04-30 cs.DC cs.LG hep-ex
Accelerated Charged Particle Tracking with Graph Neural Networks on FPGAs
University of California San Diego（加州大学圣地亚哥分校）；Princeton University（普林斯顿大学）；University of Illinois at Urbana-Champaign（伊利诺伊大学厄巴纳-香槟分校）；Fermi National Accelerator Laboratory（费米国家加速器实验室）；Massachusetts Institute of Technology（麻省理工学院）；Institute of Physics Belgrade（贝尔格莱德物理研究所）；European Organization for Nuclear Research (CERN)（欧洲核子研究组织（CERN））；California Institute of Technology（加州理工学院）；Purdue University（普渡大学）；HawkEye360；University of Illinois at Chicago（伊利诺伊大学芝加哥分校）
我们开发和研究基于图神经网络的带电粒子跟踪算法的FPGA实现。这两个互补的FPGA设计基于OpenCL，一个用于编写跨异构平台执行的程序的框架，以及hls 4 ml，一个用于神经网络到固件转换的基于高级合成的编译器。我们基于基准数据集评估和比较我们实现的资源使用，延迟和跟踪性能。我们发现基于CPU的执行有可能获得相当大的加速，这可能使此类算法能够有效地用于未来的计算工作流程和CERN大型强子对撞机基于FPGA的Level-1触发器。
2020-11-30 cs.LG hep-ex physics.comp-ph
Fast inference of deep neural networks in FPGAs for particle physics
Fermi National Accelerator Laboratory（费米国家加速器实验室）；Massachusetts Institute of Technology（麻省理工学院）；CERN（欧洲核子研究中心）；University of Illinois at Chicago（伊利诺伊大学芝加哥分校）
大型强子对撞机（LHC）的最新结果表明，通过改进实时事件处理技术，增强了物理能力。机器学习方法无处不在，并已被证明在LHC物理学和整个粒子物理学中非常强大。然而，在低延迟、低功耗FPGA硬件中使用这种技术的探索才刚刚开始。基于FPGA的触发和数据采集（DAQ）系统具有极低的亚微秒延迟要求，这是粒子物理学所独有的。我们提出了一个案例研究的神经网络推理的FPGA集中在一个分类器的喷气子结构，这将使，在许多其他的物理场景，搜索新的暗扇区粒子和新的测量的希格斯玻色子。虽然我们关注的是一个具体的例子，但教训是深远的。我们开发了一个基于高级综合（HLS）的软件包，称为hls4ml，用于在FPGA中构建机器学习模型。HLS的使用增加了广泛的用户社区的可访问性，并允许大幅减少固件开发时间。我们绘制了FPGA资源使用和延迟与神经网络超参数的关系图，以确定粒子物理学中的问题，这些问题将受益于使用FPGA执行神经网络推理。对于我们的示例射流子结构模型，我们很好地适应了现代FPGA的可用资源，延迟为100 ns。
2018-06-28 cs.CV hep-ex physics.ins-det
Rapid Inference of Logic Gate Neural Networks for Anomaly Detection in High Energy Physics
针对LHC探测器数据速率与复杂性增加的需求，提出卷积可微逻辑门神经网络（CLGN）用于CMS Level-1 Trigger异常检测，其性能优于传统量化网络，且FPGA实现具有零DSP资源使用的优势。
2025-10-31 hep-ex physics.ins-det
Hardware-based Tracking at Trigger Level for ATLAS: The Fast TracKer (FTK) Project
物理碰撞在13 TeV预计在LHC与平均40-50质子碰撞每束交叉在标称条件下。触发级跟踪是在高堆积条件下控制速率同时保持相关物理过程的良好效率的重要工具。Fast TracKer是ATLAS探测器触发器升级的组成部分。对于通过1级触发器的每个事件（最大速率为100 kHz），FTK从硅探测器的所有通道接收数据，为高电平触发器提供跟踪信息，以确保选择对堆积具有鲁棒性。FTK执行基于硬件的轨道重建，使用基于使用定制芯片的关联存储器，设计用于以非常高的速度执行模式匹配。它在低分辨率（道路）下找到候选轨迹，这些轨迹是FPGA完成的全分辨率轨迹拟合的种子。将介绍FTK系统的概述，重点是模式匹配过程。此外，预期的性能和ATLAS触发系统内的FTK集成将进行讨论。
2015-12-17 hep-ex physics.ins-det
End-to-end codesign of Hessian-aware quantized neural networks for FPGAs and ASICs
Fermi National Accelerator Laboratory（费米国家加速器实验室）；University of California Berkeley（加州大学伯克利分校）；International Computer Science Institute（国际计算机科学研究所）；Lawrence Berkeley National Laboratory（劳伦斯伯克利国家实验室）；University of California San Diego（加州大学圣地亚哥分校）
本文提出端到端协同设计工作流，结合HAWQ量化、QONNX中间表示和hls4ml工具流，在FPGA和ASIC上高效部署神经网络，并在LHC 40 MHz触发场景中验证了混合精度分类器。
2023-04-13 cs.AR cs.LG hep-ex
