A High-Voltage Characterisation Platform For Emerging Resistive Switching Technologies
新兴的基于忆阻器的阵列架构由于其密度、可扩展性和存储信息的能力而被有效地用于非易失性存储器和类脑计算系统中。尽管如此，为了证明实际的基于片上忆阻器的系统，必须具有在各种忆阻器技术的表征过程期间施加大编程电压范围的能力。本工作提出了一个16 × 16高压忆阻器表征阵列采用高压CMOS电路。所提出的系统具有$\pm22V$的最大编程范围，以允许片上电铸和I-V扫描。此外，开尔文电压感测系统的实施，以提高低忆阻测量的读出精度。这项工作解决了传统CMOS忆阻器平台只能在低电压下工作的局限性，从而限制了忆阻器技术的特性范围和集成选项。
2022-05-17 cs.ET cs.SY eess.SY
Does the D.C. Response of Memristors Allow Robotic Short-Term Memory and a Possible Route to Artificial Time Perception?
University of the West of England（西英格兰大学）；Bristol Robotics Laboratory（布里斯托尔机器人实验室）
时间知觉对于任务转换是必不可少的，在哺乳动物的大脑中，时间知觉与其他过程一起出现。忆阻器是用作突触和神经元模型的电子元件。忆阻器的直流响应可以被认为是一种短期记忆。忆阻器直流响应在忆阻器网络内的相互作用导致振荡动力学和间歇性尖峰序列的出现，其类似于神经动力学。基于这些数据，一个忆阻器网络控制的机器人，因为它经历了任务切换的结构进行了讨论，并建议这些新兴的网络动态可以提高性能的角色切换和学习的人工智能，也许创造人工时间感知。
2014-02-17 cs.ET cs.NE cs.RO
Nonvolatile Memory Cell Based on Memristor Emulator
忆阻器是基本电路元件之一，理论上可以实现无限状态，在非易失性存储器和存储技术中具有广阔的应用前景。信息可以在这些状态下独立存储，并在需要时检索。本文提出了一种基于忆阻器仿真器的非易失性存储单元。该电路能够执行读和写操作。在这种基于忆阻器的存储单元中，单极性脉冲用于写入，双极性脉冲用于读取。与其他早期设计不同，该电路不需要外部读/写使能开关来在读和写操作之间切换;该切换是通过在写周期完成后给出的零平均双极性读脉冲来实现的。在我们提出的基于忆阻器的存储单元中，可以读取单个位，并且可以写入从0到5伏的任何电压。对基于忆阻器仿真器的读写电路进行了数学分析和仿真验证。
2019-05-13 cs.ET
A Comparative Study of Digital Memristor-Based Processing-In-Memory from a Device and Reliability Perspective
Northwestern University（西北大学）；Technion – Israel Institute of Technology（以色列理工学院）
本文从设备和可靠性角度比较了基于忆阻器的处理-in-内存技术，分析了不同非易失性存储技术的逻辑设计及可靠性挑战。
2026-02-03 cs.ET
TiO$_2$-based Memristors and ReRAM: Materials, Mechanisms and Models (a Review)
忆阻器是基本的非线性电路元件，用于计算和计算机存储器。ReRAM（电阻式随机存取存储器）是被提议作为非易失性存储器的电阻式开关存储器。在这篇综述中，我们将总结这些密切相关的领域的最新技术水平，集中在钛白，这两种材料的良好利用和原型材料。我们将介绍材料特性、开关机制和模型，以展示ReRAM和忆阻器科学家可以相互学习的内容，并研究这些技术的前景。
2016-11-09 cond-mat.mes-hall cond-mat.mtrl-sci cs.ET
Interfacial and bulk switching MoS2 memristors for an all-2D reservoir computing framework
Department of Electrical Engineering, Indian Institute of Technology Madras, Chennai, India（电子工程系，印度理工学院马德拉斯学院，钦奈，印度）；Department of Physics, Indian Institute of Technology Madras, Chennai, India（物理系，印度理工学院马德拉斯学院，钦奈，印度）；Center for Nano Science and Engineering, Indian Institute of Science, Bangalore, India（纳米科学与工程中心，印度科学研究院，班加罗尔，印度）；The Pennsylvania State University, University Park, PA, USA（宾夕法尼亚州立大学，大学公园，宾夕法尼亚州，美国）
本研究设计了基于MoS₂突变器的全二维共振计算框架，利用易失性和非易失性电阻切换实现高精度语音识别和非线性时间序列分析。
2025-11-20 cs.AI cs.ET
Low-power switching of memristors exhibiting fractional-order dynamics
本研究提出了一种基于分数阶动态的忆阻器低功耗切换方法，通过分析焦耳损耗确定最佳脉冲策略，为高效神经形态计算架构的发展提供理论支持。
2025-07-24 cond-mat.mes-hall cs.ET
Voltage Controlled Memristor Threshold Logic Gates
在本文中，我们提出了一个阻变忆阻器单元实现通用逻辑门。该单元具有加权控制输入，其电阻基于控制信号来设置，该控制信号将操作机制从NAND功能推广到NOR功能。我们进一步展示了如何在电压控制的电阻单元的阈值逻辑可以用来实现XOR逻辑。基于同样的原理，我们实现了一个半加器和一个4位的CLA（超前进位加法器），并表明，在比较CMOS逻辑，所提出的系统显示出显着的改善，在器件面积，功耗和泄漏功率。
2016-09-16 cs.ET
Stochastic Memristive Devices for Computing and Neuromorphic Applications
纳米级电阻开关器件（忆阻器件或忆阻器）已经被研究用于从非易失性存储器、逻辑到神经形态系统的许多应用。然而，一个主要的挑战是解决这些纳米级器件在空间和时间上的潜在大变化。在这里，我们表明，在基于金属丝的忆阻器件的开关可以是完全随机的。虽然单个切换事件是随机的，但切换的分布和概率可以很好地预测和控制。电阻开关的固有随机性质允许这些二进制器件用作新型容错计算方案（例如随机计算）的构建块，而不是试图使用过多的电压或时间来强制高开关概率，并在神经形态应用中提供所需的“模拟”特征。为了验证这种潜力，我们在时间和空间域中展示了基于忆阻器的随机比特流，并表明二进制忆阻器阵列可以作为神经形态应用的多级“模拟”设备。
2013-04-22 cond-mat.other cs.ET
Integration of Physics-Derived Memristor Models with Machine Learning Frameworks
针对现有忆阻器仿真模型无法准确捕捉器件非理想特性的问题，本研究将物理推导的SPICE级价变存储器模型与aihwkit集成，经MNIST测试发现破坏SET/RESET匹配的噪声对网络性能影响最大，可为器件开发提供评估工具。
2024-03-11 cs.ET
Bulk-Switching Memristor-based Compute-In-Memory Module for Deep Neural Network Training
University of Michigan（密歇根大学）；Applied Materials, Inc.（应用材料公司）
本研究提出一种基于批量切换忆阻器CIM模块的混合精度训练方案，通过片上系统实现LeNet快速收敛至97.73%，并验证了其在大型DNN训练中的高效性与对硬件变化的鲁棒性。
2023-05-23 cs.AR cs.ET cs.LG
Physics inspired compact modelling of BiFeO$_3$ based memristors for hardware security applications
随着物联网的出现，纳米电子设备或忆阻器作为新的硬件安全基元已成为人们关注的主题。在现有的几种忆阻器中，基于BiFe $\rm O_{3}$（BFO）的免电铸忆阻器由于其优异的特性，例如长保留时间、自整流、内在随机性和快速开关而引起了相当大的关注。它们已经被积极地研究用于物理不可克隆功能（PUF）密钥存储模块、神经网络中的人工突触、非易失性电阻开关和可重构逻辑应用。在这项工作中，我们提出了一个受物理启发的BFO忆阻器的1D紧凑模型，以了解其在此类应用（主要是PUF）中的实现，并进行电路仿真。基于电场驱动的空位迁移和BFO忆阻器的固有随机行为的电阻开关建模使用云在一个细胞计划。成功地再现了BFO忆阻器的实验电流-电压特性。分析了BFO忆阻器对电特性、环境特性（如温度）和应力变化的响应，并与实验结果一致。
2022-10-07 cond-mat.mes-hall cs.CR cs.ET
Low-Power Control of Resistance Switching Transitions in First-Order Memristors
Institute of Physics, Opole University（奥波莱大学物理研究所）；Department of Electronics and Telecommunications Politecnico di Torino（都灵理工大学电子与电信系）；Department of Physics and Astronomy, University of South Carolina（南卡罗来纳大学物理与天文学系）
本文研究了第一阶忆阻器的低功耗控制方法，提出了一种优化开关转换的通用策略，通过电压控制模型展示了在不同物理特性和编程约束下，最优协议可能需要单一平方脉冲或更复杂的电压刺激。
2026-01-12 cond-mat.mes-hall cs.ET
Investigating the Effect of Electrical and Thermal Transport Properties on Oxide-Based Memristors Performance and Reliability
本研究开发物理模型，探究电导率和热导率对TaOx忆阻器导电细丝动力学及开关均匀性的影响，揭示高电导率降低形成电压、高热导率提高形成电压，并识别实现高阻态和低阻态均匀性的最优条件，为RRAM材料选择提供指导。
2024-12-17 cs.AR cs.ET physics.app-ph
Boolean Logic Gates From A Single Memristor Via Low-Level Sequential Logic
通过使用忆阻器的存储器来存储位并利用第二输入位执行操作，已经用单个忆阻器构建了简单的布尔逻辑门。该操作利用忆阻器和其他器件中发现的电流尖峰（有时称为电流瞬变）的相互作用。顺序时基逻辑方法允许通过发送在时间上分开的位来在一个端口上使用两个逻辑输入位。所得到的逻辑门比依赖于忆阻器的状态切换的逻辑门更快，功耗低，并且仅需要一个忆阻器。我们实验证明了工作或和“异”门与一个单一的灵活的二氧化钛溶胶-凝胶忆阻器。
2014-02-17 cs.AR cs.ET
Analog Feedback-Controlled Memristor programming Circuit for analog Content Addressable Memory
Forschungszentrum Jülich（于利希研究中心）；Technical University of Munich（慕尼黑工业大学）；Nanyang Technological University（南洋理工大学）；RWTH Aachen University（亚琛工业大学）
针对忆阻模拟CAM编程中编程-验证频繁切换导致的高功耗与长耗时问题，提出基于LUT的模拟反馈控制编程电路及aCAM阵列，并通过TSMC 28nm SPICE仿真验证其可行性与可扩展性。
2023-04-21 cs.AI cs.ET
Memristor-based Synaptic Networks and Logical Operations Using In-Situ Computing
我们提出了基于忆阻器件的新的计算构建块。这些块可以用于实现监督或无监督学习模块。这是使用交叉点架构来实现的，交叉点架构是纳米级双端子忆阻器件的有效阵列实现。基于这些块和实验验证的SPICE宏模型的忆阻器，我们证明，首先，尖峰定时依赖的可塑性（STDP）可以实现由一个单一的忆阻器设备，其次，基于忆阻器的竞争性赫布学习通过STDP使用$1\times 1000$突触网络。这是通过根据突触前和突触后尖峰之间的定时差来调整忆阻器的电导值（权重）来实现的。这些实现方式由于忆阻器的特性而具有许多缺点，诸如记忆衰减、作为所施加的电压/电流的函数的高度非线性切换行为以及功能均匀性。这些缺点可以通过利用混合门来解决，该混合门可以与仿生计算的模拟行为结合使用。本文中的数字实现使用忆阻器的原位计算能力。
2011-08-21 cond-mat.mtrl-sci cs.ET
Modeling of High and Low Resistant States in Single Defect Atomristors
电阻变化随机存取存储器（RRAM）器件是纳米级金属-绝缘体-金属结构，其可以在其电阻状态（即高电阻（HRS）和低电阻（LRS）状态）下存储信息。它们是通用存储器的潜在候选者，因为这些非易失性存储器元件可以提供快速切换、长保持和切换周期，并且另外，还适合于类脑计算中的直接应用。在这项研究中，我们首先提出了一个模型来分析不同的电阻状态的RRAM设备或所谓的“atomristors”，利用新的二维材料作为开关材料，而不是绝缘体。然后，所开发的模型被用来研究单缺陷单层MoS $_{2}$忆阻器的电特性。HRS和LRS之间的器件电阻的变化与当2D材料中的空位缺陷被来自电极的金属原子取代时的隧穿概率的变化相关联。由于缺陷和取代的金属原子的失真被捕获在一维势能分布通过平均沿横向方向的效果。这种简化使我们能够在考虑缺陷的存在的同时，用不太广泛的量子输运模型来建模单缺陷忆阻器。
2022-06-11 cs.ET
A Wide Dynamic Range Read-out System For Resistive Switching Technology
由于忆阻器在较宽的动态电阻范围内具有可控性，因此已成为数据存储和模拟计算的一种有前途的器件。一个主要的挑战是在宽动态范围内精确测量忆阻。本文提出了一种新型的带反馈调节的读出电路，用于测量和数字化20 nA至2 mA范围内的输入电流。输入电流的大小由一个5级对数电流-电压放大器来估计，该放大器缩放一个线性模数转换器。这样，最低有效位跟踪绝对输入幅度。该电路适用于读取单个忆阻器电导，并且在读出精度特别关键的模拟计算中也是优选的。该电路已在双极CMOS DMOS（BCD）Gen 2技术中实现。
2022-05-17 cs.ET cs.SY eess.SY
Design and Synthesis of Ultra Low Energy Spin-Memristor Threshold Logic
阈值逻辑门（TLG）执行多个输入的加权和，并将和与阈值进行比较。我们提出了自旋记忆阈值逻辑（SMTL）门，它采用忆阻交叉阵列（MCA）执行二进制输入的电流模式求和，而低电压快速开关自旋电子阈值器件（STD）以节能的方式进行阈值操作。现场可编程SMTL门阵列可以在~ 50 mV的小端电压下工作，从而实现门和可编程互连网络的超低功耗。我们使用阈值逻辑综合评估SMTL的性能。常见的基准测试结果表明，基于SMTL的可编程逻辑硬件可以比最先进的CMOS FPGA节能100倍以上。
2014-02-10 cond-mat.mes-hall cs.ET
Emulating long-term synaptic dynamics with memristive devices
忆阻器件的潜力经常被用于实现类脑计算的神经形态架构。然而，设计过程不允许材料的扩展操作，与CMOS技术不同，在生物突触是忆阻器的观点下，忆阻材料的性质应该在这种计算的背景下被利用。在这里，我们表明，单固态二氧化钛忆阻器可以表现出在生物皮层突触中观察到的关联可塑性现象，并被捕获的现象学可塑性模型称为三联体规则。该规则包括一个尖峰定时依赖的可塑性制度和一个经典的赫布联想制度，并与大量的电生理数据兼容。通过一组实验与我们的人工，忆阻，突触，我们表明，与传统的固态存储器的使用，场和热驱动的开关机制，可以呈现双极和/或单极编程模式的共存是一个显着的特点捕捉长时程增强和抑郁症突触动态。我们进一步证明了忆阻器的非线性累积性质促进了长时程增强或抑制记忆转换。
2016-04-22 cs.ET
KNOWM Memristors in a Bridge Synapse delay-based Reservoir Computing system for detection of epileptic seizures
本研究利用KNOWM忆阻器构建基于桥突触的单节点回声状态机储备计算系统，用于癫痫发作检测，并展示了其在神经形态应用中的潜力。
2025-02-27 cs.ET physics.med-ph
Fully CMOS-compatible passive TiO2-based memristor crossbars for in-memory computing
脑启发计算和神经形态硬件是有前途的方法，提供了巨大的潜力，以克服基于传统冯诺依曼架构的当前计算范式所面临的限制。在这方面，由于忆阻器交叉杆阵列本机执行存内计算和神经网络实现所需的基本突触操作的能力，对开发忆阻器交叉杆阵列的兴趣已经增加。为了获得最佳效率，基于交叉开关的电路需要与工业CMOS技术的制造工艺和材料兼容。在这里，我们报告了一个完整的CMOS兼容的制造工艺的TiO 2基无源忆阻器的交叉杆与700 nm宽的电极。我们成功地显示了底部电极制造的一个MEMS工艺，从而优化的地形和表面粗糙度低至1.1纳米。DC扫描和电压脉冲编程产生与突触样多电平开关相关的统计结果。研究了周期间和器械间的变异性。使用200 ns的电压脉冲序列的电导的animplantable编程表明，由于周期到周期的再现性，所制造的存储器具有至少3位的多级容量。
2021-12-08 cs.ET physics.app-ph
Physical based compact model of Y-Flash memristor for neuromorphic computation
本文提出一种基于物理的Y-Flash忆阻器紧凑模型，准确描述其在DC和AC状态下的动态编程与擦除操作，并已集成至商业电路设计工具，为神经形态计算应用提供支持。
2022-02-16 cs.ET physics.app-ph
A Nonlinear HP-Type Complementary Resistive Switch
电阻开关（RS）是电介质在外部电流或电场的影响下电阻的变化。这种变化是非易失性的，并且是忆阻器和电阻式随机存取存储器的基础。在后者中，高集成密度有利于将两个RS元件反串联组合成单个单元，称为互补电阻开关（CRS）。由于灯丝伸入器件的不规则形状，我们提出了电阻插值函数的非线性，从而扩展了原有的HP忆阻器。我们数值模拟和解析求解这个模型。此外，非线性允许其应用于CRS。
2015-09-29 cond-mat.mes-hall cs.ET
Three-Dimensional Stateful Material Implication Logic
存储器和逻辑电路的单片三维集成可以显著提高计算系统的性能和能量效率。一些传统的和新兴的存储器适合于垂直集成，包括高度可扩展的金属氧化物电阻开关器件（忆阻器），然而逻辑电路的集成被证明更具挑战性。在这里，我们展示了内存和逻辑功能的单片三维电路，通过适应最近提出的基于忆阻器的有状态的材料蕴涵逻辑。虽然这样的逻辑已经实现了各种存储器设备，在最有前途的忆阻器为基础的电路中，过大的设备可变性限制了实验演示简单的门和几个周期的操作。通过开发一种低温，低可变性的制造工艺，并修改原始电路，以增加其鲁棒性的设备缺陷，我们实验表明，第一次，可靠的多周期多门材料的含义逻辑运算内的三维堆叠的单片集成忆阻器。三维的直接数据操作实现了极其紧凑和高吞吐量的逻辑-存内计算，并且值得注意的是，为费曼在纳米级实现8位加法器的巨大挑战提供了可行的解决方案。
2015-09-10 cond-mat.mes-hall cs.ET
Demonstration of low power and highly uniform 6-bit operation in SiO2-based memristors embedded with Pt nanoparticles
本研究针对嵌入Pt纳米颗粒的SiO2基忆阻器多比特操作受限问题，通过改进电阻电平控制方案，实现了低功耗高均匀性的6位可靠操作，为高密度低能耗存储器研发提供参考。
2024-06-19 cs.AR cs.ET physics.app-ph
Reduction of Joule Losses in Memristive Switching Using Optimal Control
针对ReRAM忆阻器件开关过程中的焦耳损耗问题，研究分别用Euler-Lagrange方程和Lagrange乘子法推导理想忆阻器与忆阻系统的最优电压/电流控制协议，并证明其优于恒压或恒流驱动。
2024-12-19 cond-mat.mes-hall cs.ET
Cryogenic in-memory computing using magnetic topological insulators
本文提出利用磁拓扑绝缘体作为忆阻器，结合手性边缘态与拓扑表面态实现低温存内计算，在分类任务中取得高准确率，并在图像识别和量子态制备仿真中展现出优于现有磁忆阻器和CMOS技术的能效。
2025-06-03 cond-mat.mes-hall cs.ET physics.app-ph
Minimizing energy dissipation during programming of resistive switching memory devices using their dynamical attractor states
Institute of Physics, Opole University（奥波莱大学物理研究所）；Department of Electronics and Telecommunications Politecnico di Torino（都灵理工大学电子与电信系）；Department of Physics and Astronomy, University of South Carolina（南卡罗来纳大学物理与天文系）
本文研究利用动态吸引子状态优化电阻开关存储器编程，减少能量消耗，提出基于理论的能量最小化策略，应用于VTEAM模型，设计定制脉冲序列以实现高效编程。
2026-01-12 cond-mat.mes-hall cs.ET
Memristive Memory Enhancement by Device Miniaturization for Neuromorphic Computing
忆阻器的面积足迹是基于材料的神经形态计算和大规模架构集成中的关键考虑因素。最广泛研究的忆阻器件中的电子传输是由细丝介导的，这对它们在架构实现中的可扩展性构成了挑战。在这里，我们提出了一个令人信服的替代忆阻器件，并证明面积缩小导致忆阻记忆窗口的增强，同时保持模拟行为，与预期相反。我们的器件设计直接集成在半导体Nb-SrTiO $_3$上，可以利用边缘的电场效应，提高较小器件的动态范围。我们的研究结果证实了使用扫描透射电子显微镜，在不同的电阻状态下，揭示了其物理范围的影响所施加的电场的界面层的开关的微观性质。Nb-SrTiO $_3$忆阻器能够满足硬件和软件要求，同时显著增强忆阻功能，使其成为CMOS之外的非冯·诺依曼计算的有力竞争者。
2023-01-09 cond-mat.mtrl-sci cs.ET physics.app-ph
