Skybridge-3D-CMOS: A Vertically-Composed Fine-Grained 3D CMOS Integrated Circuit Technology
并行和单片3D集成方向提供了实现3D集成电路（IC）的途径，但仍然导致逐层实现，每个功能层首先在2D中组成。这种思维方式导致在3D连接时层之间的连接性，布线和层对齐具有挑战性，布线访问可能比2D CMOS更糟糕，这从根本上限制了它们的潜力。为了充分利用第三维的机会，我们提出了Skybridge-3D-CMOS（S3 DC），这是一种直接在3D中组成的细粒度3D集成方法，利用垂直维度与使用逐层组装思维。S3 DC使用了一种新颖的晶圆结构，具有直接的3D设计和垂直维度的连接性。它建立在一个统一的垂直纳米线模板上，该模板作为单个晶圆进行处理;它结合了专门的架构结构，用于直接在3D中实现器件，电路和热管理。新颖的3D互连概念，包括硅层内的互连，能够显著提高所有三个维度的布线灵活性和整体高密度3D设计范例。介绍了用于织物级3D热管理的固有组件。广泛的自下而上的模拟和实验已经提出来验证关键的织物使能概念。评估结果表明，与传统的16 nm CMOS相比，所研究的电路具有高达40倍的密度和10倍的性能功耗优势;这些优势也至少比其他3D方向的优势高出一个数量级。
2016-04-29 cs.ET
A Life-Cycle Energy and Inventory Analysis of Adiabatic Quantum-Flux-Parametron Circuits
本研究首次对AQFP集成电路开展基于工艺的生命周期评估与清单分析，对比体CMOS技术，发现32位AQFP RISC-V处理器使用阶段能耗低几个数量级，总生命周期能耗至少提升两个数量级。
2023-07-23 cs.ET
Skybridge: 3-D Integrated Circuit Technology Alternative to CMOS
CMOS的持续缩放是集成电路（IC）小型化的主要催化剂，对全球社会经济进步至关重要。然而，随着MOSFET达到其基本极限，互连瓶颈正在主导IC的工作功率和性能，扩展到20 nm以下的技术被证明是具有挑战性的。迁移到3-D，作为一种推进扩展的方式，由于CMOS中与3-D组织不兼容的固有定制和制造要求，我们一直无法实现。部分尝试的芯片-芯片和层-层堆叠有其自身的局限性。我们提出了一种三维集成电路结构技术，天桥[TM]，它提供了技术缩放以及设计的范式转变。我们以统一的3D模板为基础，以3D结构为中心，共同构建Skybridge的核心方面，从器件到电路样式、连接性、热管理和制造路径。我们广泛的自下而上的模拟，考虑到详细的材料系统结构，制造工艺，器件和电路寄生效应，对包括设计的微处理器在内的几种设计进行了模拟，结果显示，与缩放的16 nm CMOS相比，密度为30- 60倍，性能为3.5倍，互连长度减少了10倍。制造级的热提取功能，成功地管理IC的3-D的热配置文件。Skybridge可以在21世纪提供超越CMOS的集成电路的连续缩放。
2014-04-02 cs.AR cs.ET
Design Automation for Adiabatic Circuits
绝热电路被大量研究，因为它们允许每次操作的能量耗散渐近接近于零的计算-作为许多场景的替代技术，其中能源效率优于快速执行。他们的概念的动机是这样一个事实，即从传统电路中丢失的信息会导致熵增加，从而导致能量耗散。为了克服这个问题，计算以（有条件）可逆的方式执行，另外，必须满足与传统电路不同的切换规则-迫切需要专用的设计自动化解决方案。虽然以前的方法要么专注于它们的电气实现（仅导致小型手工制作的电路），要么专注于设计完全可逆的构建模块（不必要的开销），但这项工作旨在提供一种自动和专用的设计方案，该方案明确考虑了该领域的最新研究结果。为此，我们回顾了绝热电路的理论和技术背景，并提出了专门实现绝热电路所需功能的自动化方法。由此产生的方法得到进一步优化-从而为这项有前途的技术实现自动化和高效的设计自动化。评估证实了所提出的解决方案的好处和适用性。
2018-11-05 cs.ET
Design and modelling of different SRAM's based on CNTFET 32nm technology
碳纳米管场效应晶体管（CNTFET）是指利用单个碳纳米管或碳纳米管阵列作为沟道材料而不是传统MOSFET结构中的体硅的场效应晶体管。自1998年首次展示以来，CNTF已经取得了巨大的发展，有望成为未来电子产品中替代硅的替代材料。碳纳米管是一种很有前途的纳米级电子器件材料，如超高密度集成电路的纳米管场效应晶体管和新型智能电路的量子效应器件，有望给当前的硅技术带来突破。静态随机存取存储器（SRAM）被设计为满足两种需求：i）SRAM提供作为高速缓存存储器，在中央处理单元和动态随机存取存储器（DRAM）之间进行通信。ii）SRAM技术作为低功率应用的驱动力，因为SRAM与DRAM相比是便携式的，并且SRAM不需要任何刷新电流。在所获得的知识的基础上，我们提出了不同的SRAM的设计为传统的CNTFET。HSPICE仿真结果表明，该电路在节省功耗方面有很大的改善。
2012-03-09 cs.ET
GNN-based Path-aware multi-view Circuit Learning for Technology Mapping
Faculty of Electrical Engineering and Computer Science, NingBo University（电子工程与计算机科学学院，宁波大学）；University of Michigan-Shanghai Jiao Tong University Joint Institute, Shanghai Jiao Tong University（密歇根大学-上海交通大学联合研究所，上海交通大学）；Department of Computer Science and Engineering, The Chinese University of Hong Kong（中国香港中文大学计算机科学与工程系）
GPA通过融合多视图电路结构学习，提升技术映射中延迟预测的准确性，实现更高效的映射决策。
2026-09-22 cs.ET cs.LG
Digital Circuits Implementation On Rpga Simulator
对于可逆计算，目标技术尚未成为可用。目前还没有为可逆技术开发出适当的工具。模拟仍在开发中。经典的逻辑综合方法和仿真工具不能用于可逆计算。因为这些工作在不可逆逻辑块上，但在可逆计算中，可逆逻辑块用于设计和实现。因此，我们需要一个仿真平台来分析和开发这方面的内容。因此，我们致力于这一领域，并开发了一个基于GUI的模拟器。在论文工作中，我们对FPGA的可逆替代品RPGA进行了仿真。在我们的项目中，我们开发了一个RPGA模拟器。RPGA模拟器结合了PLD/FPGA/CPLD阵列技术。我们的RPGA模拟器，实现了一个给定的对称可逆电路上的RPGA结构。我们还研究了RPGA结构门（picton和kerntopf门），以开发更好的RPGA结构。RPGA结构的分步执行也在RPGA模拟器中执行。设计了新的真值表生成算法和对称性分析算法。本论文的工作旨在开发整个模拟器是基于GUI的，易于学习，使其用户友好。用户可以在我们的RPGA模拟器的GUI中轻松查看所有模拟结果。
2013-10-22 cs.ET
Using ZDDs in the Mapping of Quantum Circuits
量子编译的关键步骤是将技术无关的量子线路转换为目标设备的技术相关形式。除了将量子门映射到支持的门集合之外，还需要将技术无关电路中的伪量子位映射到技术相关电路的物理量子位，使得满足作用于多量子位门中的量子位之间的耦合约束。如果不在电路中加入交换门，通常不可能找到这样的映射。为了应对NISQ时代量子器件的技术限制，找到一种需要尽可能少的额外门的映射是有利的。可能的映射的大搜索空间使这个任务成为一个困难的组合优化问题。在这项工作中，我们演示了零抑制决策图（ZDD）可以用于量子映射算法中的典型实现任务。我们展示了如何最大限度地分区的量子线路成块的相邻门，如果电路内的相邻门不共享共同的映射排列，我们试图将它们结合起来使用并行化的交换操作表示在ZDD。分区的边界形成在相邻栅极不能组合的地方。在每个分区块内，ZDD表示伪量子位到物理量子位的所有可能映射。
2020-05-01 cs.ET quant-ph
Synthesis and Optimization of Multi-Objective Multi-Output QCA Circuit using Genetic Algorithm
CMOS技术的物理限制引发了一些寻找替代技术的研究。QCA是新兴的纳米技术之一，作为CMOS的替代品正在受到关注。QCA的主要潜力在于其超低功耗、较小的面积开销和高速。择多门和反相门是QCA中的基本门，它们共同构成一个通用逻辑门，可以实现任何QCA电路。本文提出了一种有效的任意多输出布尔函数的QCA电路优化综合方法。提出了一种基于多目标遗传算法的QCA电路优化设计方法，用于减少QCA电路最坏情况下的延迟“与”门数。不同的重要性是考虑到最坏情况下的延迟，没有。多数和数量。为了达到最优结果和降低计算复杂性，使用了几种有效的技术，此外还使用了额外的方法来消除最终解中的冗余。与现有最佳技术的比较表明，所提出的技术优于最坏情况下的延迟“与”门数。
2017-05-11 cs.ET
A QCA Layout Design Methodology. Part I
量子点元胞自动机（QCA）作为一种纳米级无晶体管器件技术，在CMOS电路的局限性上具有显着的优势。虽然超过20年的设计进展已经取得了与QCA，一个全面的组成方法，在这项技术的布局设计是必要的。在这项研究中，优先级阶段分解驱动（PPDD）QCA逻辑设计方法的建议。在该方法中，在将组合电路和时序电路划分为包括2：1 MUX和“异”门的初级优先级块和包括多输入择多门的次级优先级块之后，开发了三种流线型方法来使用来自每个优先级的块组成期望的QCA电路。
2018-01-30 cs.ET
Novel Memory Structures in QCA Nano Technology
量子点元胞自动机（QCA）是一种新兴的纳米级电子电路设计技术。QCA技术克服了CMOS的局限性，并因其能够在超高速下工作而成为一个很好的替代方案。由于QCA具有低功耗、小特征尺寸和高频率等特点，引起了研究者的关注。在QCA技术中，以最小的单元数和面积等成本设计电路是非常重要的。本文提出了一种新的D锁存器和D触发器结构，它具有面积小、单元数少的特点。所提出的触发器具有SET和可扩展性。所提出的锁存器和触发器具有较低的复杂度相比，在32%和26%的细胞计数分别。在QCADesigner软件中对所提出的电路进行了设计和仿真。
2020-07-03 cond-mat.other cs.ET
Hybrid CMOS/Memristor Circuit Design Methodology
针对RRAM技术从实验室落地市场缺乏成熟设计流程的问题，提出一套从定制模型导入CAD工具到含RRAM的后版图检查的端到端设计流程，为器件开发者和电路设计者提供参考。
2021-10-20 cs.ET
Automated Atomic Silicon Quantum Dot Circuit Design via Deep Reinforcement Learning
强大的自动化设计工具对于任何计算技术的扩散都至关重要。我们介绍了硅悬挂键量子点计算技术的第一个自动化设计工具，这是一个非常通用和灵活的单原子计算电路框架。自动化设计器能够通过采用tabula rasa双深度Q学习强化学习算法来导航任意大小的设计区域和真值表的复杂的多维设计空间。鲁棒的政策收敛证明了广泛的两个输入，一个输出逻辑电路和两个输入，两个输出半加法器，设计了一个数量级少的SiDBs在几个数量级的时间比文献中唯一的其他半加法器。我们预计，基于强化学习的自动化设计工具将加速SiDB量子点计算技术的发展，最终将其应用于专业计算硬件。
2022-04-13 cond-mat.mes-hall cs.ET
Heracles: A HfO2 Ferroelectric Capacitor Compact Model for Efficient Circuit Simulations
University of Groningen（格罗宁根大学）；Indian Institute of Technology Bombay（孟买印度理工学院）；Politecnico di Torino（都灵理工大学）
Heracles模型通过基于物理的紧凑模型，实现了HfO2铁电电容器在电路模拟中的高效性能评估与设计-技术协同优化
2025-03-14 cs.ET
Bridging AQFP Technology Legalization and Physical Design: Layout-Aware Buffer and Splitter Insertion via Width--Depth Product Minimization
University of Southern California（南加州大学）
研究 AQFP 技术中缓冲器和分离器插入优化问题，核心方法是将其重新定义为最小化电路宽度-深度乘积，并开发可扩展启发式算法，主要贡献是相比现有方法有效降低了实际设计成本。
2026-07-28 cs.ET
Study of Decoherence in Quantum Computers: A Circuit-Design Perspective
量子态的退相干是实现可扩展和可靠量子计算的主要障碍。较低的退相干（即，更高的保真度）可以减轻纠错开销并减少对能量密集型降噪技术的需要（例如，低温冷却在本文中，我们使用基于物理的模拟方法对单量子比特和多量子比特量子门进行了噪声诱导的退相干分析。分析表明：（1）退相干依赖于输入态和门类型。较大数量的$|1\rangle$状态恶化的退相干;（ii）振幅阻尼比相位阻尼更有害;（iii）较短的深度实现的量子函数可以实现较低的退相干。仿真结果表明，使用较低的深度拓扑结构实现时，量子加法器的保真度提高了20%。电路设计人员可以利用本文中开发的见解来选择正确的门和逻辑实现，以优化系统级保真度。
2019-04-08 cs.ET quant-ph
Design of Adiabatic MTJ-CMOS Hybrid Circuits
随着电池供电的便携式设备需求的增加，低功耗设计是必要的。在许多这样的设备中，操作速度不如电池寿命重要。使用纳米器件的逻辑存储器结构和绝热设计分别是降低静态和动态功耗的两种方法。磁性隧道结（MTJ）是一种新兴的技术，当结合CMOS用于存储器中的逻辑结构时具有许多优点。本文介绍了一种新颖的绝热混合MTJ/CMOS结构，并将其用于AND/NAND、XOR/XNOR和1位全加器电路的设计。我们使用HSPICE模拟的设计与32纳米CMOS工艺，并比较它与非绝热混合MTJ/CMOS电路。所提出的绝热MTJ/CMOS全加器设计与以前的MTJ/CMOS全加器相比，功耗降低了7倍以上。
2017-08-25 cs.AR cs.ET
A Wide Dynamic Range Read-out System For Resistive Switching Technology
由于忆阻器在较宽的动态电阻范围内具有可控性，因此已成为数据存储和模拟计算的一种有前途的器件。一个主要的挑战是在宽动态范围内精确测量忆阻。本文提出了一种新型的带反馈调节的读出电路，用于测量和数字化20 nA至2 mA范围内的输入电流。输入电流的大小由一个5级对数电流-电压放大器来估计，该放大器缩放一个线性模数转换器。这样，最低有效位跟踪绝对输入幅度。该电路适用于读取单个忆阻器电导，并且在读出精度特别关键的模拟计算中也是优选的。该电路已在双极CMOS DMOS（BCD）Gen 2技术中实现。
2022-05-17 cs.ET cs.SY eess.SY
Deep Neuromorphic Networks with Superconducting Single Flux Quanta
University of Rochester（罗切斯特大学）；The University of Texas at Dallas（德克萨斯大学达拉斯分校）
本文提出一种基于单磁通量子（SFQ）超导技术的深度神经形态网络设计方法，通过SFQ突触和神经元电路构建深度异或网络，实现宽分类裕度且无需非常规超导器件或晶体管，并可通过外部电流调节，为可扩展低温神经形态计算提供有效方案。
2023-09-21 cs.ET cs.LG cs.NE
Synchronous Counter Design Using Novel Level Sensitive T-FF in QCA Technology
量子点元胞自动机（QCA）纳米技术以其低功耗、体积小等显著特点吸引了计算机科学家的注意。在文献中已经发表了许多关于利用这种技术设计许多QCA电路和以最佳结构呈现逻辑门的论文。T触发器是数字电路设计的重要组成部分，可用于同步和异步计数器的设计。本文提出了一种新的T触发器结构的优化形式。利用该门电路设计了一个N位二进制同步计数器。使用QCADesigner软件对设计的电路进行验证并给出仿真结果，使用QCAPro工具进行功耗分析。所提出的设计需要最小的功率，并表现出良好的改进，比以前的设计。
2020-02-04 cs.ET quant-ph
A FinTech Clustering Framework: Technology, Model, and Stakeholder Perspectives
针对现有金融科技（FinTech）定义不统一、研究缺乏整体性的问题，本文基于百余篇相关研究报告构建了涵盖技术、模型、利益相关者视角的FinTech聚类框架，并以印度企业为例验证了其应用价值。
2024-11-21 cs.ET q-fin.GN
Perspectives of Using Oscillators for Computing and Signal Processing
使用振荡器作为电子计算机的基本构件是一个有趣的概念。这个想法并不新鲜，但目前正在进行深入的研究，作为寻求“超越摩尔”电子设备的一部分。在本文中，我们给出了一个工程头脑的调查，以了解他们的承诺和限制下一代计算的目标，基于并行计算的计算架构。我们将主要讨论非布尔，神经启发的计算概念，并把重点放在硬件和电路上，其中振荡器是从新兴的纳米级构建模块实现的。尽管所有的承诺，振荡计算举行，现有的文献给出了非常明确的论点，使用振荡器在其他模拟非线性电路元件的可能好处。在这次调查中，我们将讨论使用振荡构建块的基本原理，并呼吁进行基准研究，比较振荡计算电路的水平为基础的（模拟）实现。
2018-05-23 cs.ET nlin.PS
A Cyberpunk 2077 perspective on the prediction and understanding of future technology
本文以《赛博朋克2077》为视角，分析人工智能、边缘计算、增强人类等技术主题，论证科幻游戏对引导未来技术发展和塑造公众认知的价值。
2023-09-25 cs.ET cs.HC
Synthesizing quantum circuits via numerical optimization
我们提供了一个简单的框架，基于数值优化算法的量子电路的合成。该算法用于捕获离子技术的背景下。我们推导出实现任何量子算法所需的量子门数量的理论下限。然后，我们提出了随机量子算子的数值实验，我们计算的电路的最佳参数，我们说明了理论下限的正确性。我们最后讨论了该方法的可扩展性与量子比特的数量。
2020-04-16 cs.ET quant-ph
A tunable and versatile 28nm FD-SOI crossbar output circuit for low power analog SNN inference with eNVM synapses
本文提出一种28nm FD-SOI模拟SNN交叉开关输出电路协同设计方法，集成可调电流衰减器与漏积分发放神经元，支持多种eNVM突触，并通过仿真与实验数据评估神经元扇入能力。
2023-05-25 cs.ET cs.SY eess.SY
A Temperature Independent Readout Circuit for ISFET-Based Sensor Applications
离子敏感场效应晶体管（ISFET）是一种新兴的技术，在许多研究领域受到了广泛关注，包括生物化学，医学和安全应用。然而，与其他类型的传感器相比，ISFET的复杂性使得实现灵敏、快速和可重复的响应更具挑战性。因此，人们开发了各种读出电路来提高ISFET的性能，特别是消除温度效应。提出了一种利用ISFET-MOSFET对阈值电压差实现温度无关读出电路的新方法。利用集成电路仿真软件LTspice分析了ISFET读出电路的性能。使用宏模型来模拟ISFET行为，包括用于MOSFET部分的第一级Spice模型和用于模拟ISFET的表面电势、参考电极和电解质的Verilog-A，以确定变量之间的关系。这样，ISFET的行为通过基于电解质的氢电势（pH）的变化的读出电路的输出电压来监控，由模拟决定。所提出的读出电路对于0-100 $°C$的温度范围和1至13之间的pH具有11.9 $ppm/°C$的温度系数。所提出的ISFET读出电路在简单性方面优于其他设计，并且不需要额外的传感器。
2022-08-09 cs.ET cs.SY eess.SY
