28-nm FDSOI CMOS工艺在低温下的表征和建模

CMOS技术的高效大规模低温表征方法

Method for efficient large-scale cryogenic characterization of CMOS technologies

本文提出一种基于片上多路复用器和开尔文感测的低温表征方法，在4.2 K下实现数千个CMOS晶体管的高效批量DC测量，为量子计算低温电子学的PDK建模与仿真提供关键数据支持。

量子计算用标准CMOS的液氦低温制冷与建模

Cryogenic Characerization and Modeling of Standard CMOS down to Liquid Helium Temperature for Quantum Computing

本文介绍了0.18 μ m CMOS工艺（1.8V和5V）的低温特性和模型。在300 K到4.2 K的温度范围内，对几种不同宽长比（W/L）的PMOS和NMOS晶体管在不同偏压条件下的特性进行了广泛的研究。我们提取了它们的基本物理参数，并基于BSIM 3V 3开发了一个紧凑的模型。除了它们的I-V特性，阈值电压（Vth）值，开/关电流比，MOS晶体管的导通电阻和芯片上的电阻在300 K到4.2 K的温度下测量。建立了一个简单的子电路来校正扭结效应。本文的工作为低温CMOS工艺的实现提供了实验依据，为低温CMOS工艺的工业流片工艺提供了有效的模型，为集成电路在低温环境中的应用，包括低温下量子芯片的量子测量和控制系统提供了实验依据。

用于量子计算的Cryo-CMOS带隙基准电路

Cryo-CMOS Band-gap Reference Circuits for Quantum Computing

大规模量子计算机的控制接口可能需要电子子系统在极低温下靠近量子位运行。在这里，我们报告的自定义低温CMOS带隙基准电路的低温性能，旨在提供稳定的电压和电流的片上，独立于本地温度波动。我们的电路是在0.35微米硅锗（SiGe）BiCMOS和28纳米全耗尽绝缘体上硅（FDSOI）CMOS工艺制造的，我们比较每一个的性能。除了作为低功耗基准电压源的特定应用外，这些电路还是开发设计方法的理想测试工具，可减轻低温对电路性能的不利影响。

面向低温CMOS亚阈值摆幅的基于物理且具有闭合形式的模型

Physics-Based and Closed-Form Model for Cryo-CMOS Subthreshold Swing

本文针对低温CMOS亚阈值摆幅饱和现象，首次推导出基于物理且具有闭合形式的模型，完整描述室温至4.2 K的饱和趋势，并用28纳米体CMOS器件实验数据验证了模型有效性。

Compact gate-based read-out of multiplexed quantum devices with a cryogenic CMOS active inductor

In the strive for scalable quantum processors, significant effort is being devoted to the development of cryogenic classical hardware for the control and readout of a growing number of qubits. Here we report on a cryogenic circuit incorporating a CMOS-based active inductor enabling fast impedance measurements with a sensitivity of 10 aF and an input-referred noise of 3.7 aF/sqrt(Hz). This type of circuit is especially conceived for the readout of semiconductor spin qubits. As opposed to commonly used schemes based on dispersive rf reflectometry, which require mm-scale passive inductors, it all…

低温MOS晶体管模型

Cryogenic MOS Transistor Model

本文提出了一个基于物理的分析模型的MOS晶体管连续工作从室温到液氦温度（4.2 K）从耗尽到强反转和在线性和饱和制度。该模型的开发依赖于一维泊松方程和漂移扩散输运机制。麦克斯韦-玻尔兹曼近似的有效性证明在零开尔文的限制，作为一个结果，掺杂剂冻结出低温平衡。明确的MOS晶体管表达式，然后推导出包括不完全的掺杂剂电离，带隙加宽，迁移率降低，和界面电荷陷阱。界面俘获过程的温度依赖性解释了亚阈值摆动的测量值与深低温下的热极限之间的差异。所开发的模型的准确性进行了验证的实验结果上的商业可用的28纳米体CMOS工艺。该模型为低温CMOS电路仿真提供了物理精确的紧凑模型的核心表达式。

Integrated multiplexed microwave readout of silicon quantum dots in a cryogenic CMOS chip

Solid-state quantum computers require classical electronics to control and readout individual qubits and to enable fast classical data processing [1-3]. Integrating both subsystems at deep cryogenic temperatures [4], where solid-state quantum processors operate best, may solve some major scaling challenges, such as system size and input/output (I/O) data management [5]. Spin qubits in silicon quantum dots (QDs) could be monolithically integrated with complementary metal-oxide-semiconductor (CMOS) electronics using very-large-scale integration (VLSI) and thus leveraging over wide manufacturing …

CMOS兼容光刻电子泵的设计与工作

Design and operation of CMOS-compatible electron pumps fabricated with optical lithography

我们报告CMOS兼容的量子化电流源（电子泵）制造的纳米线（NW）上300毫米SOI晶片。与其他基于Al、GaAs或Si的金属或半导体泵不同，制造不依赖于电子束光刻。该结构由纳米线上串联的两个栅极组成，与SOI纳米线工艺的唯一区别在于长（40 nm）的氮化物间隔物。结果，单个硅化岛在栅极之间被隔离，并且由于该岛的小尺寸和电容，在低温下传输由库仑阻塞主导。操作和性能相当于电子束光刻的设备被证明在非绝热泵浦制度，泵浦频率高达300 MHz。我们还确定和模型签名的电荷陷阱影响电荷泵在绝热制度。在接近28FDSOI技术的过程中，量化电流参考的可用性可能会引发这些泵的新应用，并允许将它们与低温CMOS电路共同集成，例如在新兴的量子比特接口领域。

n型金属氧化物半导体单电子晶体管的少电子极限

Few Electron Limit of n-type Metal Oxide Semiconductor Single Electron Transistors

本文报道了用互补金属氧化物半导体（CMOS）工艺制造的n型硅单电子晶体管（SET）的电子输运特性。n-MOSSET采用工业化前的全耗尽绝缘体上硅（FDSOI）技术制造，在200 mm晶圆上硅厚度低至10 nm。通过采用电子束光刻用于有源层和栅极层图案化来获得20 $\times$ 20 nm $^{2}$的标称沟道尺寸。库仑阻塞稳定性图在4.2 K下得到精确解析，并表现出数十meV的大附加能量。采用电流自旋密度泛函理论（CS-DFT）方法模拟了量子点中电子的禁闭。CMOS技术使得能够大规模生产用于最终纳米电子学和基于量子变量的器件的SET。

深低温下的CMOS片上测温技术

CMOS on-chip thermometry at deep cryogenic temperatures

本文提出四种基于CMOS工业工艺的片上测温方法，覆盖毫开尔文至室温范围，并利用超导和库仑阻塞等低温现象实现高灵敏度局部温度监测。

28nm 全耗尽 SOI 技术：用于量子计算的低温控制电子器件

28nm Fully-Depleted SOI Technology: Cryogenic Control Electronics for Quantum Computing

本文首次对 28nm FDSOI CMOS 技术进行低温表征，证明其在液氦温度下仍保持优异的体偏置可控性、更高驱动电流和低至 7mV/dec 的亚阈值摆幅，为量子计算低温低功耗控制电子器件提供了可行方案。

CMOS-based cryogenic control of silicon quantum circuits

The most promising quantum algorithms require quantum processors hosting millions of quantum bits when targeting practical applications. A major challenge towards large-scale quantum computation is the interconnect complexity. In current solid-state qubit implementations, a major bottleneck appears between the quantum chip in a dilution refrigerator and the room temperature electronics. Advanced lithography supports the fabrication of both CMOS control electronics and qubits in silicon. When the electronics are designed to operate at cryogenic temperatures, it can ultimately be integrated with…

低温MOSFET阈值电压模型

Cryogenic MOSFET Threshold Voltage Model

本文提出了一种基于物理的模型，适用于从室温到低温（4.2 K）的体MOSFET的阈值电压。该模型是来自泊松方程，包括带隙加宽，本征载流子密度缩放，和不完全电离。我们表明，占不完全电离的阈值电压的表达式是一个准确的估计电流的关键。该模型与我们的实验结果进行了验证，从nMOSFET的28 nm CMOS工艺。所开发的模型是低温CMOS紧凑型模型的关键要素，可以作为高性能低温计算和超低功耗量子计算的优化过程的指导。

亚开尔文温度下0.18μm CMOS工艺的表征与建模

Characterization and Modeling of 0.18μm CMOS Technology at sub-Kelvin Temperature

以前的低温电子学研究大多在4.2K以上。本文介绍了0.18μm标准体CMOS工艺（1.8V和5V）在270 mK附近亚开尔文温度下的低温特性。在300 ~ 270 mK的温度范围内，对不同宽长比（W/L）的PMOS和NMOS器件在不同偏压条件下进行了测试和表征。结果表明，0.18μm标准体CMOS工艺仍能在亚开尔文温度下工作。在亚开尔文温度下观察到了扭结效应和电流过冲现象。特别是首次发现了亚开尔文温度下PMOS器件的电流过冲现象。采用简化的EKV模型模拟了亚开尔文温度下大尺寸薄氧化层器件的传输特性。这一工作为CMOS电路的设计以及CMOS电路与硅基量子芯片在极低温度下的集成提供了便利。

300毫米FDSOI量子点自动电荷状态调节：基于神经网络的电荷稳定性图分割

Automatic Charge State Tuning of 300 mm FDSOI Quantum Dots Using Neural Network Segmentation of Charge Stability Diagram

本文提出基于深度学习的语义分割流程，通过识别电荷稳定性图中的过渡线实现量子点自动电荷调节，提升硅量子点量子比特的高通量电荷调节效率。

使用BSIM4的开源SkyWater 130 nm MOSFET在77 K下的直流低温建模

DC Cryogenic Modeling of Open-Source SkyWater 130 nm MOSFETs at 77 K Using BSIM4

针对高能物理低温应用，基于开源SkyWater 130 nm CMOS工艺，通过直流特性测量和BSIM4模型，实现了77 K下低阈值电压晶体管的精确建模，平均误差约20%。

在亚开尔文温度下使用商用现成CMOS的多路复用量子传输

Multiplexed quantum transport using commercial off-the-shelf CMOS at sub-kelvin temperatures

量子信息处理的持续进步已经引起了研究范式的转变，从主要集中在测试量子力学的现实性到工程量子比特设备与实际量子计算所需的数字。向大规模固态系统扩展的主要挑战之一是在亚开尔文温度下运行的低温恒温器中存在的有限输入/输出（I/O）连接器，这些连接器需要以高保真度执行量子逻辑。这种互连瓶颈同样存在于设备制造-测量周期中，这需要高吞吐量和低温表征来开发量子处理器。在这里，我们多重量子输运的二维电子气体在亚开尔文温度。我们使用商业现成的CMOS多路复用器，以实现一个数量级的增加线的数量。利用这种技术，我们将在工业CMOS工厂中制造的300 mm外延晶片推进到（3.9 $\pm$ 0.6）$\times$ 10 $^5$ cm $^2$ \slash Vs的创纪录电子迁移率和（6.9 $\pm$ 0.4）$\times$ 10 $^{10}$ cm $^{-2}$的渗透密度，这代表了迈向大型硅量子位阵列的关键一步。我们设想，该演示将激发量子信息低温电子学的发展，并且由于组装简单，成本低，但多功能性，我们预计类似的低温CMOS电路将广泛用于高通量量子测量和量子工程系统的控制。

低温下工作的平面Al-Si肖特基势垒MOSFET

A planar Al-Si Schottky Barrier MOSFET operated at cryogenic temperatures

肖特基势垒（SB）-MOSFET技术为低温纳米级器件（如Si量子器件和超导器件）提供了有趣的可能性。我们提出了一种新的器件结构的栅电极是自对准的器件沟道和重叠的源极和漏极的实验结果。这有助于在源极/漏极和沟道之间形成小于5 nm的间隙，并且不需要间隔物。在低温下，这种器件用作p-MOS隧道FET，如由Al-Si界面处的肖特基势垒所确定的，并且作为另一个优点，制造工艺与CMOS和超导逻辑技术兼容。

栅极全环绕硅纳米线在低温下的双重工作模式：场效应晶体管与量子点

Dual Operation of Gate-All-Around Silicon Nanowires at Cryogenic Temperatures: FET and Quantum Dot

本文研究栅极全环绕硅纳米线MOSFET在低至1.7 K下的电学特性，证明其可同时作为高性能晶体管和系统性形成量子点的平台，为硅自旋量子比特与经典控制电路共集成提供器件基础。

控制多量子比特的低温界面

A Cryogenic Interface for Controlling Many Qubits

一台按比例放大的量子计算机将需要一个高效的控制接口，可以自主操纵和读取大量的量子位，对于固态实现来说，这些量子位通常保持在毫开尔文（mK）温度下。先进的CMOS技术与量子系统紧密集成，是实现这种控制接口的理想选择，但通常会因其功耗而打折，导致脆弱的量子位发热。在这里，我们展示了一个超低功耗，基于CMOS的量子控制平台，它以数字命令为输入，并生成许多并行的量子位控制信号。通过使用100，000个在100 mK附近工作的晶体管实现，我们的平台通过利用晶体管在低温下的低泄漏来将电荷存储在用于调整量子器件的浮栅结构上，从而减少了对每个量子位的单独控制线的需求。然后，这种电荷可以在片上电容器之间快速洗牌，以生成动态量子位控制所需的快速电压脉冲。我们基准这种架构上的量子点测试设备，显示出成千上万的栅电极的控制是可行的商用稀释制冷机的冷却功率内。

基于单电子晶体管与低温CMOS的SiMOS量子点电荷读出的设计与建模

Design and Modeling of the Charge Readout of a SiMOS Quantum Dot with a Single Electron Transistor and CryoCMOS

该研究针对SiMOS量子点自旋量子比特，设计出首款Quandarum项目的低温读出ASIC QNDR1，结合SET与低温CMOS，实现用于高能物理的多通道自旋量子比特探测器的读出方案。

用能带展宽描述FD-SOI MOSFET的低温亚阈值摆幅饱和

Cryogenic Subthreshold Swing Saturation in FD-SOI MOSFETs described with Band Broadening

在作为施加的栅极电压$V_{GS}$的函数的漏极电流$I_{D}$的标准MOSFET描述中，亚阈值摆幅$SS(T)\equiv dV_{GS}/d\log I_{D}$具有由$SS(T) = \ln10~k_BT/e$给出的作为温度$T$的函数的基本下限。然而，最近对不同先进CMOS技术的低温研究报告了至少大一个数量级的$SS$（4K或更低）值。在这里，我们提出并分析了$SS(T)$在28 nm全耗尽绝缘体上硅（FD-SOI）器件的饱和度为n型和p型MOSFET的不同栅极氧化层厚度和栅极长度下降到4K。到目前为止，已经提出了随着温度降低，靠近带边的界面陷阱密度增加来理解饱和。在这里，一个原始的解释的现象是通过考虑在导（价）带边的状态密度的无序诱导的尾巴的MOS沟道输运的计算，通过应用费米-狄拉克统计。这导致具有饱和值$SS(T<T_0) = \ln 10~k_BT_0/e$的$T_0=35$ K的亚阈值$I_{D}\sim e^{eV_{GS}/k_BT_0}$。所提出的模型充分地描述了从300到4 K的实验数据，使用$k_BT_0 \simeq 3$ meV的指数尾的宽度，也可以准确地描述$SS(I_{D})$在整个亚阈值区域内。我们的分析可以直接确定的技术依赖的带尾延伸形成一个关键因素，在未来紧凑的建模和设计的低温电路。

基于商用CMOS工艺技术的可扩展量子电流源

Scalable quantum current source on commercial CMOS process technology

本文展示了商用22纳米CMOS工艺制造的电荷泵器件可作为SI量子电流标准，在50 MHz下测得精度为(1.2±0.1)E-3 A/A，并提出集成百万并联电荷泵的单片芯片方案，可实现微安级桌面量子电流源。

超导容错量子计算机的 cryoelectronics 整合与资源估算

Integration and Resource Estimation of Cryoelectronics for Superconducting Fault-Tolerant Quantum Computers

本文提出了一种超导容错量子计算机的低温电子学整合方法，通过分析扩展需求，探讨了低温电子学在多路复用和功率分配中的关键约束。

基于22nm工艺技术的TiN动力学电感谐振器实现的快速片上温度测量

Fast On-Chip Thermometry with TiN Kinetic Inductance Resonators in 22 nm Process Technology

本研究基于22nm FDSOI芯片集成的TiN动力学电感谐振器，实现了亚毫开尔文灵敏度的快速片上测温，揭示了低温下热传播与弛豫的两种机制，可用于探测量子处理器的非平衡温度动态。

硅碳大面积晶体管中的射频反射法

Radio-frequency reflectometry in silicon carbide large-area transistors

研究了在低温下大面积硅碳晶体管中应用射频反射法进行高带宽读取的可行性，发现寄生电容影响了射频响应，提出改进电路配置以恢复灵敏度。

用于超导量子硬件的无线毫开尔文互连

Wireless millikelvin interconnects for superconducting quantum hardware

研究可扩展量子计算中电气互连瓶颈，通过在低温环境对比有线和无线操作，展示对超导微波谐振器的无线激发，揭示寄生电磁路径，为无线互连等与超导量子硬件的协同设计建立框架。