P-Type Tunnel FETs With Triple Heterojunctions
采用三异质结（3 HJ）设计来改进p型InAs/GaSb异质结（HJ）隧道FET。添加的两个异质结（源极中的AlInAsSb/InAs和沟道中的GaSb/AlSb）显著缩短了隧道距离并产生两个共振态，大大提高了导通态隧穿概率。此外，源极费米简并通过增加源极（AlInAsSb）态密度而减小，并且关态泄漏通过较重的沟道（AlSb）空穴有效质量而减小。量子弹道输运模拟表明，当V_{DD} = 0.3V，I_{OFF} = 10^{-3}A/m时，沟道长度为30 nm（15 nm）时，器件的I_{ON}为582 A =m（488 A =m），与n型3 HJ器件相当，明显超过p型硅MOSFET。同时，输出特性中的非线性开通和延迟饱和也得到了很大的改善。
2016-05-23 cond-mat.mes-hall
Charge sensing and controllable tunnel coupling in a Si/SiGe double quantum dot
本文报道了Si/SiGe双量子点的集成电荷传感测量。该量子点被证明是可调谐的，从一个单一的，大的点，以及隔离的双点。电荷感测测量使得能够提取量子点之间的隧道耦合t作为限定器件的顶栅上的电压的函数。对单个这样的栅极上的电压的控制调谐分隔两个点的屏障。测得的隧道耦合是栅极电压的指数函数。控制t的能力是控制硅量子点中自旋量子比特的重要一步。
2009-05-11 cond-mat.mes-hall
Undoped accumulation-mode Si/SiGe quantum dots
我们报告了一种量子点器件设计，它结合了未掺杂SiGe异质结构材料的低无序特性和重叠栅极堆叠，其中每个静电栅极具有主导和独特的功能-控制单个量子点的占据和横向隧穿进入量子点和量子点之间。点和电子浴之间的隧穿速率的控制被证明超过九个数量级，并通过我们的放大器的带宽内的直接测量独立确认。直接测量在（0，2）<-->（1，1）电荷配置反交叉处的点间隧道耦合以量化单个点间隧道势垒栅极的控制。一个简单的指数相关性足以描述这些隧穿过程中的每一个作为控制栅极电压的函数。
2014-08-04 cond-mat.mes-hall
Probing the Magnetodynamics of Magnetic Tunnel Junctions with the Aid of SiGe HBTs
高阻抗（约1兆欧）磁性隧道结（MTJ）用于观察和记录形成结本身的纳米磁体的磁动力学。为了抵消结的高阻抗和任何低温系统固有的寄生电容引起的带宽限制，硅锗异质结双极晶体管（SiGe HBT）被用作MTJ的低温前置放大器。所得到的测量改进包括带宽增加了3.89倍，信噪比增加了6.62倍，以及MTJ产生的TMR信号的增益为7.75。发现测量系统的局限性来自外部室温电子器件。尽管有这种限制，这些改进允许更好的时间分辨的MTJ的磁动力学测量。这些实验为未来低温、磁动力学测量的改进铺平了道路，甚至可能在低温存储器应用中有用。
2018-09-20 cond-mat.mes-hall
Ultra-Thin SiGe in the Source Modifies Performance of Thin-Film Tunneling FET
在这项工作中，一个n型薄膜隧穿场效应晶体管的源极结构的工程，以获得更好的性能。超薄SiGe与Si一起用于硅基TFET的源极。与传统的TFET相比，SiGe位于源极Si顶部的TFET和SiGe位于源极Si顶部的TFET具有两种结构。仿真结果表明，这种结构可以降低亚阈值摆幅，降低关断电流数倍，提高开关比。研究了导带和价带的能带图，并使用带带隧穿（BTBT）产生率来寻找更好的性能。我们发现电流流动在Si的源极具有较宽的带隙。研究了SiGe中Ge的摩尔分数对TFET性能的影响。探索两种结构的SiGe厚度以获得SiGe的最佳厚度。
2020-08-24 cond-mat.mes-hall cond-mat.mtrl-sci
Ab initio simulation of band-to-band tunneling FETs with single- and few-layer 2-D materials as channels
基于第一性原理的全带原子量子输运模拟被用来评估具有2-D沟道材料的带-带隧穿FET（TFFET）作为未来电子电路元件的潜力。我们证明，单层（SL）过渡金属二硫属化物是不是很适合TFET应用。然而，可能存在着各种各样的2-D半导体，甚至还没有剥离，本文指出其中一些最有前途的候选人，以实现高效的TFPs。SL SnTe、As、TiNBr和Bi在0.5 V电源电压和0.1 nA/μm关断电流值下都能提供大于100μA/μm的理想导通电流。我们表明，从单层到多层可以提高TFET的性能，只要增益从窄带隙超过从恶化的栅极控制的损失。最后，一个2-D的范德华异质结TFET显示执行几乎以及最好的SL同质结，铺平了道路，研究在最佳的2-D材料组合。
2020-12-08 cond-mat.mes-hall
High-Performance Complementary III-V Tunnel FETs with Strain Engineering
应变工程最近已被探索以改进隧道场效应晶体管（TFFET）。在这里，我们报告的设计和性能的应变超薄体（UTB）III-V TFT的量子输运模拟。研究发现，对于[001]取向的InAs UTB，[100]或[110]取向的单轴压缩应变使带隙缩小，同时降低（增加）输运（横向）有效质量。因此，它提高了n型和p型UTB InAs TFT的导通状态电流，而不降低源极态密度。在源极区域中局部施加应变通过抑制关断状态泄漏而进一步改进。对于p型TFFET，局部应变区域可以延伸到沟道中以形成量子阱，从而产生与n型TFFET相当的甚至更大的导通状态电流。因此，应变工程是一个很有前途的选择，以改善互补电路的基础上UTB III-V TFT。
2016-05-03 cond-mat.mes-hall
A Multiscale Modeling of Triple-Heterojunction Tunneling FETs
先前已经提出了用于隧穿FET（TFFET）的高性能三重异质结（3 HJ）设计。与单异质结（HJ）薄膜晶体管相比，3 HJ薄膜晶体管具有更短的隧穿距离和两个透射共振，显著提高了通态电流（$I_{\rm{ON}}$）。相干量子输运模拟预测，$I_{\rm{ON}}=460\rm{μA/μm}$可以在栅极长度$Lg=15\rm{nm}$、电源电压$V_{\rm{DD}}=0.3\rm{V}$和关态电流$I_{\rm{OFF}}=1\rm{nA/μm}$下实现。然而，强的电子-声子和电子-电子散射在重掺杂的铅意味着，3 HJ设备的操作远离理想的相干限制。在这项研究中，这样的散射效应进行评估，由一个新开发的多尺度传输模型，它结合了弹道非平衡格林函数方法的通道和漂移扩散散射方法的铅。模拟结果表明，引线中的热散射不仅通过散射引起的漏电流降低了3 HJ TFET的亚阈值摆幅，而且通过接入电阻降低了TFET的导通电流。假设体散射率和载流子迁移率，$I_{\rm{ON}}$从$460\rm{μA/μm}$下降到$254\rm{μA/μm}$，这仍然比单HJ TFET的情况大得多。
2017-04-03 cond-mat.mes-hall
Scalable GaSb/InAs tunnel FETs with non-uniform body thickness
GaSb/InAs异质结隧穿场效应晶体管具有亚阈值摆幅大、通态电流大（$I_{\rm{ON}}$）的优点，是未来低功耗集成电路的强有力候选器件。然而，在短的通道长度，他们遭受来自小的带隙和小的有效质量的InAs通道的大隧穿泄漏。如本文所提出的，通过减小沟道厚度同时保留厚的源极-沟道隧道结，从而形成具有非均匀体厚度的设计，可以显著减轻该问题。由于量子限制，薄的InAs沟道提供了大的带隙和大的有效质量，减少了双极和源漏隧穿泄漏在截止状态。厚的GaSb/InAs隧道结，相反，提供了一个低的隧道势垒和小的有效质量，允许一个大的隧道概率在ON状态。此外，限制诱导的带不连续性增强了隧道电场并产生共振态，进一步改善了$I_{\rm{ON}}$。原子量子输运模拟表明，在15 nm沟道长度、$I_{\rm{OFF}}=1\times10^{-3}$ A/m和$V_{\rm{DD}}=0.3$ V下，可获得弹道式$I_{\rm{ON}}=284$ A/m。而在均匀体厚度下，可获得的最大$I_{\rm{ON}}$仅为25 A/m。模拟还表明，该设计可扩展到亚10 nm的沟道长度。
2016-07-17 cond-mat.mes-hall
p-i-n Tunnel FETs vs. n-i-n MOSFETs: Performance Comparison from Devices to Circuits
带-带隧穿晶体管由于具有<60 mV/dec的亚阈值斜率，与传统MOSFET相比具有一些性能优势。在本文中，碳纳米管被用作模型沟道材料，以解决我们认为将更普遍地应用于BTBT FET与MOSFET的问题。我们使用pz轨道紧束缚哈密顿量和非平衡格林函数（NEGF）形式主义严格处理耗散量子输运。在弹道和耗散情况下，p-i-n TFT和n-i-n MOSFET的器件级比较之前已经进行过。本文利用严格的数值模拟器研究了p-i-n型薄膜晶体管在超低功耗亚阈值逻辑电路中应用的可能性。结果表明，在亚阈值电路操作中，p-i-n TFT具有更好的DC特性，并且在iso-P_LEAKAGE、iso-VDD条件下可以提供约15倍的性能。由于p-i-n型TFT可以在比n-i-n型MOSFET更低的VDD下工作，因此它们可以在相同功率（P_OPERATION）下提供约3倍的性能。这导致在等延迟条件下约3x的能量减少。因此，p-i-n TFT更适合于亚阈值逻辑操作。
2010-01-28 cond-mat.mes-hall
Inhomogeneous screening of gate electric field by interface states in graphene FETs
利用扫描隧道显微镜获得的局域隧道谱的背栅电压依赖性研究了石墨烯-SiO $_2$界面的电子态及其不均匀性。电导谱显示两个，或偶尔三个，最小值，沿偏置电压轴与背栅电压。这种演变是使用尖端门控和界面状态建模。能量依赖的界面态的密度，$D_{it}(E)$，需要模拟背栅演化的最小值，被发现有显着的不均匀性，在其能量宽度。宽的$D_{it}(E)$导致类似于费米速度降低的效应，而窄的$D_{it}(E)$导致费米能量钉扎在狄拉克点附近，如在某些地方所观察到的，这是由于窄的$D_{it}(E)$增强了栅极电场的屏蔽
2016-12-31 cond-mat.mes-hall
Pauli spin blockade and lifetime-enhanced transport in a Si/SiGe double quantum dot
我们分析了通过Si/SiGe双量子点的自旋阻塞和寿命增强传输（LET），这是通过激发态，这是由长的自旋弛豫时间的传输方面的电子输运数据。我们提出了一系列的低偏置电压测量显示突然出现的电流，我们认为是一个明确的签名时，偏置电压变得大于（2，0）电子态的单重态-三重态分裂的LET出现的强尾巴。我们提出了八个独立的数据集，四个在正向偏压（自旋封锁）制度和四个在反向偏压（寿命增强运输）制度，并表明，所有八个数据集可以适合一个一致的参数集。我们还进行了详细的分析的反向偏置（LET）制度，使用传输速率方程，包括单重态和三重态传输通道。该模型还包括电子穿过量子势垒的能量依赖隧穿，以及共振和非弹性隧穿效应。通过这种方式，我们获得了很好的拟合实验数据，我们得到的隧道速率和运输电流在整个反向偏置制度的定量估计。我们提供了一个物理上的理解不同的封锁制度，并提出详细的预测条件下，LET可能会被观察到。
2011-04-05 cond-mat.mes-hall
On-chip cryogenic multiplexing of Si/SiGe quantum devices
本文提出将片上FET多路复用电路与Si/SiGe量子器件集成，实现控制布线减少近十倍，并在16个霍尔棒阵列中验证低温量子霍尔效应，为大规模硅量子处理器的有限连接读出提供方案。
2024-10-17 cond-mat.mes-hall quant-ph
Transport through an impurity tunnel coupled to a Si/SiGe quantum dot
实现硅中掺杂剂的可控耦合对于操作基于施主的量子比特器件至关重要，但由于施主束缚电子波函数的尺寸很小，因此很难实现。在这里，我们报告的特性的量子点耦合到一个本地化的电子态，我们提出的证据之间的量子点和本地化的状态可控耦合。一组通过该装置的传输测量使得能够确定局域态的最可能位置，这与量子点边缘附近的量子阱中的电子活性杂质一致。我们报告的实验是一致的栅极电压可控的隧道耦合，这是一个重要的构建块的混合施主和栅极定义的量子点设备。
2015-05-12 cond-mat.mes-hall quant-ph
ReS2/h-BN/Graphene Heterostructure Based Multifunctional Devices: Tunnelling Diodes, FETs, Logic Gates & Memory
我们研究了一个二维（2D）异质结构组成的几层直接带隙ReS 2，一个薄的h-BN层和单层石墨烯应用于各种电子器件。具有二维（2D）范德华（vdW）异质结构的金属-绝缘体-半导体（MIS）型器件最近被研究为实现模拟和数字电子学中的各种多功能器件应用的重要组件。ReS 2/h-BN/graphene隧道二极管具有理想因子低、电特性与温度无关的光调谐整流特性。这些器件的性能类似于用于逻辑门应用的传统MIS型隧道二极管。此外，类似的垂直异质结构被示出为在具有低阈值电压的场效应晶体管和具有大存储器栅极的存储器器件中操作，以用于未来的多功能器件应用。
2020-12-06 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Experimental demonstration of an integrated on-chip p-bit core utilizing stochastic Magnetic Tunnel Junctions and 2D-MoS2 FETs
本文首次实验演示了将随机磁性隧道结与2D-MoS2 FET集成的片上p-bit核心，实现电压可控随机性，并通过电路仿真分析3T-1MTJ设计中各组件特性对输出的影响，为未来规模化片上p-bit网络提供关键设计规则。
2023-10-17 cond-mat.mes-hall cs.ET
Charge Relaxation in a Single Electron Si/SiGe Double Quantum Dot
测量了Si/SiGe积累型双量子点中单个电子的点间电荷弛豫时间T_1。电荷量子比特的能级结构是利用光子辅助隧穿确定的，这揭示了一个低的激发态的存在。我们系统地测量T_1作为失谐和interdot隧道耦合的函数，并表明它是可调的超过四个数量级，最大为45微秒，我们的设备配置。测量的弛豫时间是一致的声子介导的能量弛豫过程，并表明低躺激发态可能有重要的影响，在硅自旋量子比特的发展。
2013-04-15 cond-mat.mes-hall quant-ph
Classical-to-Quantum Crossover in 2D TMD Field-Effect Transistors: A First-Principles Study via Sub-10 nm Channel Scaling Beyond the Boltzmann Tyranny
National Yang Ming Chiao Tung University（国立阳明交通大学）
本研究通过亚10纳米通道缩放，揭示了二维TMDFETs中经典到量子传输机制的交叉点，明确了量子隧穿电流与半经典热离子发射的平衡条件。
2025-11-18 cond-mat.mes-hall
Microwave-frequency scanning gate microscopy of a Si/SiGe double quantum dot
传统的量子输运方法可以提供量子点中自旋、轨道和谷态的定量信息，但往往缺乏空间分辨率。另一方面，扫描隧道显微镜提供了局部电子态密度的精细空间分辨率，但通常以牺牲速度为代价。工作相结合的空间分辨率和能量灵敏度的扫描探针显微镜与微波测量的速度，我们耦合的金属探针尖的Si/SiGe双量子点，是集成了本地电荷检测器。我们首先证明了直流偏置的尖端可以用来改变双点的电荷占有率。然后，我们通过扫描尖端施加微波激发来驱动双点中的光子辅助隧穿跃迁。我们从光子辅助隧穿共振条件的频率和失谐依赖性推断出双点能级图。这些测量使我们能够分辨出$\sim$ 65 $μ$ eV的激发态，这是与Si/SiGe中典型的谷分裂一致的能量尺度。这种方法的未来扩展可能允许Si器件中谷分裂的空间映射，这对于基于自旋的量子处理器至关重要。
2022-03-11 cond-mat.mes-hall quant-ph
Characterization of a gate-defined double quantum dot in a Si/SiGe nanomembrane
我们报道了在Si/SiGe纳米膜中形成的栅限定的双量子点的制备和表征。在过去，Si/SiGe异质结构中的所有栅极限定的量子点都形成在应变梯度虚拟衬底的顶部上。应变分级过程必然将失配位错引入异质结构中，并且这些缺陷引入横向应变不均匀性、镶嵌倾斜和穿透位错。使用SiGe纳米膜作为虚拟衬底使得应变弛豫完全是弹性的，从而消除了对失配位错的需要。然而，在这种方法中，异质结构的形成更复杂，涉及通过湿转移工艺分离的两个单独的外延生长过程，这导致距离量子点625 nm的掩埋非外延界面。我们证明，尽管这个埋在接近设备的接口，可以形成一个双量子点，是可控的，足以使调谐的点间隧道耦合，自旋态的识别，并测量作为一个功能的单重态到三重态的转变施加磁场。
2015-10-29 cond-mat.mes-hall
Density dependence of the excitation gaps in an undoped Si/SiGe double-quantum-well heterostructure
本文报道了非掺杂Si/SiGe非对称双量子阱异质结的低温磁输运测量结果。利用顶部和底部栅极独立地调整两层中的密度，从而允许在不平衡和匹配密度下对量子阱进行调查。在这两种密度下都观察到了总填充因子为$ν_{\text{T}} = 1$和$ν_{\text{T}} = 2$的量子霍尔态，并报道了它们的激发能隙随密度的变化。$ν_{\text{T}} = 1$间隙演变偏离了通常在单层区域中观察到的谷分裂行为。此外，通过将$ν_{\text{T}} = 2$能隙与从薛定谔-泊松（SP）模拟获得的单粒子隧穿能量$Δ_{\text{SAS}}$进行比较，对于小于${\sim}50\%$的相对填充分数不平衡，观察到自发层间相干（SIC）开始的证据
2021-12-06 cond-mat.mes-hall
A 2D quantum dot array in planar $^{28}$Si/SiGe
该研究利用高质量 $^{28}$Si/SiGe 异质结构与优化栅极设计，实现可加载单电子并调控隧穿耦合的 2×2 量子点阵列，为二维硅自旋量子比特扩展奠定基础。
2023-06-06 cond-mat.mes-hall quant-ph
Quantum dots in Si/SiGe 2DEGs with Schottky top-gated leads
我们报道了在肖特基栅控硅/硅锗二维电子气（2DEG）中量子点器件的制备和表征。点被横向限制在蚀刻限定的沟道内，而它们的电势由点的平面中的蚀刻限定的2DEG栅极调制。在这种材料中，肖特基顶栅首次用于定义和调整点的隧道势垒。通过最小化栅极的有源面积来减小栅极的漏电流。通过增加沟道的蚀刻深度来实现对泄漏的进一步抑制。顶栅用于将点置于库仑阻塞状态，并且当侧栅上的电压变化时观察到电导振荡。
2005-08-16 cond-mat.mes-hall
A Reconfigurable Gate Architecture for Si/SiGe Quantum Dots
我们展示了一个可重构的量子点门架构，包括两个可互换的传输通道。一个通道用于形成量子点，另一个用于电荷感测。量子点传输通道可以支持单个或双量子点。我们证明了几个电子占领在一个单一的量子点和提取充电能量高达6.6毫电子伏。磁谱仪用于测量35-70微电子伏特范围内的谷分裂。通过激励两个额外的栅极，我们形成了一个少电子双量子点，并展示了可调隧道耦合在（1，0）到（0，1）点间电荷跃迁。
2015-02-05 cond-mat.mes-hall quant-ph
Ultralow Schottky Barriers in hBN-Encapsulated Monolayer WSe$_2$ Tunnel Field-Effect Transistors
为了探索基于二维半导体沟道（SC）单层的场效应晶体管（FET）在自旋电子学中的应用潜力，两个最重要的问题是确保形成可变的低电阻隧道铁磁接触（FC）和在制造过程中保持SC的本征特性。大的肖特基势垒导致形成高阻接触和方法，采用控制的障碍往往会改变SC的固有特性。这项工作的目的是解决这两个问题，在完全封装的单层WSe $_2$场效应管通过使用双层h-BN作为隧道势垒在FC/SC接口。我们研究了单层WSe $_2$ FET中的电输运，该FET具有面内电流几何形状，在240 K下产生空穴迁移率$\sim$ 38.3 $cm^{2}V^{-1}s^{-1}$，开/关比为10 $^7$的数量级，受接触区域的限制。我们已经实现了超低有效的肖特基势垒（$\sim$ 5.34 meV）与封装的隧穿器件，而不是一个非封装的设备，其中的势垒高度相当高。这些观察提供了对FC/h-BN/SC/h-BN异质结构的电学行为的洞察，并且对势垒高度的这种控制开辟了基于WSe $_2$的自旋电子器件的可能性。
2020-04-23 cond-mat.mes-hall physics.app-ph
Short-Channel Field Effect Transistors with 9-Atom and 13-Atom wide Graphene Nanoribbons
自下而上合成GNR和GNR异质结构具有用于高性能场效应晶体管（FET）和超低功率器件（诸如隧穿FET）的有前途的电子性质。然而，这些GNR的短长度和宽带隙已经阻止了具有期望性能和开关行为的器件的制造。在这里，通过用薄的高k栅极电介质和9原子宽（0.95 nm）的扶手椅型GNR作为沟道材料制造短沟道（Lch ~20 nm）器件，我们展示了室温下具有高导通电流（在Vd = -1 V时Ion >1 uA）和高Ion/Ioff ~10^5的FET。我们发现，这些设备的性能是有限的隧道通过肖特基势垒（SB）的接触，我们观察到的势垒的透明度增加，通过增加附近的接触栅场。因此，我们的研究结果表明，成功地制造高性能的短沟道FET与自下而上合成扶手椅GNRs。
2017-01-27 cond-mat.mes-hall cond-mat.mtrl-sci
Single and Double Hole Quantum Dots in Strained Ge/SiGe Quantum Wells
即使当今最突出的基于自旋的量子位技术在能力和复杂性方面正在成熟，人们对探索可能提供优势的替代材料平台的兴趣也越来越大，例如增强的量子位控制，更长的相干时间和改进的可扩展性。异质结构材料生长的最新进展为在半导体中采用空穴自旋用于量子位应用开辟了新的可能性。未掺杂的应变Ge/SiGe量子阱由于其低无序度、大的本征自旋轨道耦合强度和不存在谷态而成为基于空穴自旋的量子比特的有希望的候选宿主。在这里，我们使用一个简单的单层栅控器件结构来演示单个量子点以及两个相邻量子点之间的耦合。这些未掺杂结构中的空穴有效质量$m$ * ~ 0.08 $m$ $_0$显著低于Si/SiGe中的电子，这表明量子点中增强的隧道耦合和工业兼容半导体平台中有利的量子位-量子位相互作用的可能性。
2019-03-18 cond-mat.mes-hall quant-ph
Site-selective quantum control in an isotopically enriched 28Si/SiGe quadruple quantum dot
硅自旋量子比特是一种有前途的量子计算平台，提供长的相干时间、小的器件尺寸以及与工业支持的器件制造技术的兼容性。近年来，高保真度的单量子比特和双量子比特操作已经在Si中得到了证实。在这里，我们展示了相干自旋控制的四重量子点使用同位素富集28 Si制造。我们调整的基态电荷配置的四重点下降到单电子制度，并展示了可调interdot隧道耦合高达20 GHz，这使得交换为基础的两个量子位门操作。在磁场梯度中使用电偶极自旋共振实现了位点选择性单自旋旋转。我们在270 ns内在两个相邻自旋之间执行谐振CNOT门。
2019-03-14 cond-mat.mes-hall quant-ph
Scaling Behaviors of Graphene Nanoribbon FETs: A Three Dimensional Quantum Simulation Study
采用原子基组非平衡格林函数输运方程和三维泊松方程自洽求解，研究了石墨烯纳米管（GNR）肖特基势垒场效应晶体管（SBFET）的标度行为.扶手椅边缘GNR通道与锯齿形CNT具有相似之处，但在横向方向上具有不同的几何形状和量子限制边界条件。结果表明，由于GNR的带隙与其宽度近似成反比，其I-V特性是双极性的，并且强烈依赖于GNR的宽度，这与最近的实验结果一致。多栅极几何结构提高了对短沟道效应的抗扰度，但在导通电流和导通电阻方面，它提供的改善比Si MOSFET要小。减少氧化物厚度对于改善晶体管性能比使用高k栅极绝缘体更有用。当沟道长度小于10 nm时，观察到最小漏电流的显著增加，因为小的有效质量促进了强的源漏隧穿。因此，GNRFET并不能保证扩展Si MOSFET的最终缩放极限。然而，GNR SBFET的固有开关速度比Si MOSFET快几倍，这可能导致有前途的高速电子应用，其中GNR SBFET的大泄漏较少受到关注。
2007-05-27 cond-mat.mes-hall
Blueprint of a scalable spin qubit shuttle device for coherent mid-range qubit transfer in disordered Si/SiGe/SiO$_2$
本文提出一种约10 μm长的Si/SiGe自旋量子比特穿梭器蓝图，通过少量门电极组实现与链路长度无关的控制，并证明在现实无序和噪声条件下传送带模式可实现99.9%的传输保真度。
2023-04-12 cond-mat.mes-hall
Can Tunnel Transistors Scale Below 10nm?
隧道FET（TFFET）的主要前景是能够实现电源电压（$V_{DD}$）缩放以及晶体管的尺寸缩放以降低功耗。然而，减小$V_{DD}$和沟道长度（$L_{ch}$）通常分别使TFT的导通和关断状态性能劣化。因此，还没有关于具有低V $_{DD}$（$\sim$ 0.2V）和小$L_{ch}$（$\sim$ 6nm）的高性能TFET的任何报道。在这项工作中，它示出，缩放TFRENT一般需要按比例缩小的带隙$E_g$和按比例增加的有效质量$m^*$的高性能。定量地，具有优化的带隙（$E_g\sim1.2qV_{DD} [eV]$）和工程化的有效质量（$m*^{-1}\sim40 V_{DD}^{2.5} [m_0^{-1}]$）的沟道材料使得$V_{DD}$和$L_{ch}$两者的缩放都是可行的，对于从15 nm到6 nm的$L_{ch}$和从0.5 V到0.2 V的相应的$V_{DD}$，缩放规则为$L_{ch}/V_{DD}=30~nm/V$。
2015-09-29 cond-mat.mes-hall
Intersubband transition engineering in the conduction band of asymmetric coupled Ge/SiGe quantum wells
n型Ge/SiGe非对称耦合量子阱代表了各种纳米级量子器件的构建块，包括最近提出的硅基太赫兹量子级联激光器的设计。在本文中，我们结合结构和光谱实验上的20个模块的上层结构，每个具有两个Ge井耦合通过富锗隧道势垒，作为设计的几何参数和P掺杂浓度的函数。通过太赫兹光谱数据与子带间光吸收共振的数值计算的比较，我们证明了通过设计来调节异质结构导带中量子限制子带的能量和空间重叠是可能的。样品的高结构/界面质量和子带杂化上实现的控制是朝向工作电泵浦发光器件的有希望的起点。
2020-02-12 cond-mat.mes-hall cond-mat.mtrl-sci cond-mat.other
Field-Effect Transistors based on 2-D Materials: a Modeling Perspective
本文提出一种从头算建模方法，用于仿真基于单层和多层二维材料的场效应晶体管（包括热离子和隧穿器件），揭示金属-二维半导体接触物理并分析散射对迁移率的影响，为预测二维FET性能和指导实验设计提供支持。
2023-10-26 cond-mat.mes-hall
Statistical Structure of Charge Disorder in Si/SiGe Quantum Dots
Institute of Physics, Polish Academy of Sciences（波兰科学院物理研究所）；Applied Quantum Algorithms, Lorentz Institute and Leiden Institute of Advanced Computer Science, Leiden University（莱顿大学洛伦兹研究所应用量子算法及高级计算机科学研究室）
本研究针对半导体纳米结构中电荷无序导致量子点自旋量子比特器件间性能差异的问题，通过Si/SiGe双量子点有限元建模生成统计集合，建立预测模型并结合主成分分析揭示无序主导模式，为提高器件可控性和良率提供框架。
2025-11-19 cond-mat.mes-hall quant-ph
A Fitting Model for Asymmetric I-V Characteristics of Graphene Field-Effect Transistors for Extraction of Intrinsic Mobilities
建立了一个拟合模型，用于解释沟道掺杂的石墨烯场效应晶体管（G-FET）的I-V特性中的非对称双极性，该双极性起源于栅区和接入区之间结处的电子发射和带间隧穿.使用该模型，栅电压依赖的本征迁移率以及其他本征和非本征器件参数可以提取。我们将其应用于我们之前报道的具有生长在SiC衬底上的石墨烯沟道和SiN栅极电介质的顶栅G-FET，并且我们证明它可以很好地拟合其不对称I-V特性。
2016-02-29 cond-mat.mes-hall
Calculation of tunnel-couplings in open gate-defined disordered quantum dot systems
基于半导体电子自旋量子比特的量子计算需要对跨量子点以及量子点与储层之间的隧道耦合进行高度控制。与储存器的隧道耦合为能量分辨的自旋到电荷转换设置了量子位检测和初始化带宽，并且对于调谐通常用作电荷检测器的单电子晶体管至关重要。二维栅极定义的量子计算器件的势无序和日益增加的复杂性对栅极设计和隧道势垒的电压调谐提出了很高的要求。我们提出了一个格林公式计算量子点和水库之间的隧道耦合的方法。我们的方法充分考虑了量子点，隧道势垒和水库的二维静电势的细节。马尔可夫近似仅在远离状态密度足够大的隧道势垒区的情况下使用。我们计算隧道耦合包括潜在的无序效应，这对大规模硅基自旋量子比特器件变得越来越重要。研究的单电子晶体管的隧道耦合在Si/SiGe作为展示，我们发现，带电缺陷是导致四个数量级的隧道耦合的变化的无序的主要来源。
2018-05-04 cond-mat.mes-hall quant-ph
Channel thickness optimization for ultra thin and 2D chemically doped TFETs
基于2D材料的隧道FET是低功率电子应用中最有前途的候选者之一，因为它们提供了在器件操作期间通过小的隧穿距离可实现的最终栅极控制和高电流驱动。理想器件的特征在于最小化的隧穿距离。然而，具有尽可能薄的主体的设备不一定提供最佳性能。例如，减小沟道厚度增加了源极中的耗尽宽度，其可以是总隧穿距离的重要部分。因此，重要的是单独确定每种沟道材料的最佳沟道厚度。在这项工作中，我们研究了最佳的通道厚度为三个通道材料：WSe $_{2}$，黑磷（BP），和InAs使用全波段自洽量子输运模拟。为了确定在特定掺杂密度下每种材料的理想沟道厚度，提出了一种新的分析模型，并对数值模拟进行了基准测试。
2018-04-30 cond-mat.mes-hall physics.comp-ph
Germanium quantum well Josephson field effect transistors and interferometers
由于超导-半导体混合结构在量子计算器件中的各种潜在应用，其吸引了越来越多的关注。它们可以用于实现拓扑超导系统，以及门可调谐超导量子比特。在这里，我们结合了SiGe/Ge/SiGe量子阱异质结构托管高迁移率的二维孔和铝超导导致实现原型混合器件，如约瑟夫逊场效应晶体管（JoFET）和超导量子干涉器件（SQUID）。我们观察到栅极控制的超电流传输与Ge通道长达1微米，估计诱导的超导能隙从隧道光谱测量超导点接触设备。透射电子显微镜揭示了锗扩散到铝接触，而没有铝被检测到在锗通道。
2018-10-23 cond-mat.mes-hall physics.app-ph quant-ph
Assessment of High-Frequency Performance Limits of Graphene Field-Effect Transistors
采用自洽量子模拟研究了沟道长度小于20 nm的石墨烯场效应晶体管（FET）的高频性能极限。结果表明，尽管Klein带-带隧穿对于亚100 nm石墨烯FET是显著的，但即使在20 nm的沟道长度下也可以实现大于3的良好的介电和弹道开关比。在20 nm的沟道长度下，对于各种栅极绝缘体厚度值，本征截止频率保持在几个THz，但是薄的栅极绝缘体对于在存在寄生电容的情况下良好的介电常数和较小的截止频率退化是必要的。本征截止频率接近由石墨烯动力学电感和量子电容设定的LC特征频率，约为100 GHz \cdot μm除以栅极长度。
2011-02-07 cond-mat.mes-hall
High Resolution Valley Spectroscopy of Si Quantum Dots
本文研究了超导腔中的积累模式Si/SiGe双量子点（DQD），其中含有一个与微波光子偶极耦合的单电子。腔透射率的测量揭示了由于Si中的DQD谷态而引起的色散特征。可以通过升高温度或跨DQD施加有限的源极-漏极偏压来增加谷态的占用，从而导致增加的信号。利用腔输入-输出理论和DQD的四能级模型，可以有效地提取谷分裂和谷间和谷内隧道耦合。
2017-04-20 cond-mat.mes-hall quant-ph
Single-shot latched readout of a quantum dot qubit using barrier gate pulsing
University of Wisconsin-Madison（威斯康星大学麦迪逊分校）；Intel Corporation（英特尔公司）；HRL Laboratories, LLC.（HRL实验室有限公司）；University of New South Wales（新南威尔士大学）
本文提出了一种利用屏障门脉冲动态控制量子比特与蓄水池隧道速率的方法，用于单次测量量子点量子比特，并减少了相干拉莫尔振荡测量中的量子比特重置时间。
2026-02-20 cond-mat.mes-hall quant-ph
Mitigating variability in epitaxial-heterostructure-based spin-qubit devices by optimizing gate layout
本文针对自旋量子比特器件中界面电荷陷阱导致的变异性问题，通过数值模拟分析其对SiGe异质结构双量子点参数的影响，并提出尖端形状栅极布局以增强屏蔽效果、降低器件间变异性。
2024-08-06 cond-mat.mes-hall
Inhomogeneous hysteresis in local STM tunnel conductance with gate-voltage in single-layer MoS$_2$ on SiO$_2$
本文利用STM/S研究SiO$_2$上单层MoS$_2$的局域隧道电导随栅压的滞后行为，揭示陷阱密度与能量分布的非均匀性及局域费米能级钉扎现象。
2024-09-05 cond-mat.mes-hall cond-mat.mtrl-sci
A planar Al-Si Schottky Barrier MOSFET operated at cryogenic temperatures
肖特基势垒（SB）-MOSFET技术为低温纳米级器件（如Si量子器件和超导器件）提供了有趣的可能性。我们提出了一种新的器件结构的栅电极是自对准的器件沟道和重叠的源极和漏极的实验结果。这有助于在源极/漏极和沟道之间形成小于5 nm的间隙，并且不需要间隔物。在低温下，这种器件用作p-MOS隧道FET，如由Al-Si界面处的肖特基势垒所确定的，并且作为另一个优点，制造工艺与CMOS和超导逻辑技术兼容。
2015-08-09 cond-mat.mes-hall cond-mat.mtrl-sci
An efficient tight-binding mode-space NEGF model enabling up to million atoms III-V nanowire MOSFETs and TFETs simulations
我们报告的能力，以模拟在量子力学紧束缚（TB）原子的方式NW设备具有数百至数百万的原子和直径高达18纳米。这样的模拟远远超出了使用传统的真实空间（RS）TB哈密顿技术的当今超级计算机通常负担得起的范围。我们采用了一种创新的TB模式空间（MS）技术，与RS NEGF方法相比，具有很大的加速比（高达10，000倍），同时保持了良好的精度（误差小于1%）。这种技术和能力为探索和理解由量子效应主导的纳米和介观器件的物理开辟了新的途径。特别是，我们的方法以前所未有的方式解决了III-V纳米线MOSFET和断隙异质结隧道FET（TFFET）中的带间隧道（BTBT）的技术相关情况。我们证明了一个精确的匹配模拟BTBT电流的实验测量在[111] InAs NW具有12 nm的直径和300 nm长的通道。我们应用我们的TB MS模拟的预测性，并报告了一个深入的原子论研究的缩放潜力的III-V GAA纳米线异质结n和pTFPs量化的好处，这种技术的低功耗，低电压CMOS应用。在VDD = 0.3 V和IOFF = 50 pA/um时，Si NW GAA MOSFET的导通电流（Ion）和能量延迟积（ETP）增益分别为58倍和56倍。
2017-05-02 cond-mat.mes-hall physics.app-ph
