数字电路中故障容错估计与可视化生成网络
Fault tolerance estimation in digital circuits with visualised generative networks
AI总结：
本文提出一种新的数值方法，通过生成网络采样技术估计数字电路结构中故障模式的容错性，通过比较理想数字化的模拟电流的随机输入与生成对抗网络（GAN）判别器部分的现实信号，计算与理想数字电子信号的偏差，包括缺失或互换逻辑器件等误差模式。
摘要：
我们提出了一种新的数值方法，用于估计数字电路结构中故障模式的容错性，采用生成网络采样技术。从由理想数字化的模拟电流的随机输入生成的位配置开始，在经典逻辑门的数字电路设计中，将预期输出电流与生成对抗网络（GAN）判别器部分的数值实验中的现实信号进行比较，以计算与理想数字电子信号的偏差，包括各种误差模式，如缺失或互换的逻辑器件。从GAN在复变量中的表示分析来看，可以通过区分与不同经典逻辑元件相关的故障模式的影响来评估电子设计的鲁棒性。
英文摘要：
We propose a new numerical method to estimate the fault tolerance of failure modes in digital circuit structures with a generative network sampling technique. From a random input of generated bitwise configurations of ideally digitalised analog currents in the digital circuit design with classical logical gates, expected output currents are compared to the realistic signals of a numerical experiment at the discriminator part of the Generative Adversarial Network (GAN) to calculate the deviation from ideal digital electronic signals, including various error modes, such as missing or interchanged logical devices. From the present analysis of a representation of the GAN in terms of complex variables, it is possible to evaluate the robustness in electronic designs by differentiating the impact of failure modes associated with different classical logical elements in the circuit.
机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。
