A Workload and Programming Ease Driven Perspective of Processing-in-Memory
许多现代和新兴的应用程序必须处理越来越大的数据量。不幸的是,流行的计算范例并没有被设计为有效地处理这样的大规模数据:在内存子系统和CPU之间移动这些数据的能量和性能成本现在占了计算的总成本的主导地位。这迫使系统架构师和设计师从根本上重新思考如何设计计算机。内存处理(PIM)是一种计算范例,通过将计算引入数据来避免大多数数据移动成本。现代存储器系统中的新机会使得能够在存储器子系统内执行不同程度的处理的架构成为可能。然而,构建PIM架构必须解决许多实际的系统级问题,包括使工作负载和程序员能够轻松地利用PIM。本文研究了实现PIM架构的实际构建和广泛采用的三个关键领域。首先,我们描述了我们在系统地识别PIM在实际应用中的机会方面的工作,并量化了流行的新兴应用的潜在收益(例如,机器学习、数据分析、基因组分析)。其次,我们的目标是解决几个关键问题,这些程序的PIM架构。第三,我们描述了广泛采用PIM仍然面临的挑战。
2019-07-26 cs.AR cs.DC
Dataflow-Aware PIM-Enabled Manycore Architecture for Deep Learning Workloads
Washington State University(华盛顿州立大学);University of Wisconsin Madison(威斯康星大学麦迪逊分校)
本文针对深度学习工作负载,提出数据流感知的PIM众核架构设计原则,强调片上通信与ReRAM计算资源的协同优化,并探讨2.5D与3D集成方案下的设计挑战。
2024-03-28 cs.AI cs.AR cs.ET
PIM-MMU: A Memory Management Unit for Accelerating Data Transfers in Commercial PIM Systems
针对 UPMEM 商用 PIM 系统中 DRAM-PIM 数据传输瓶颈,提出软硬件协同的 PIM-MMU,将传输吞吐与能效均提升 4.1 倍,并实现 2.2 倍端到端加速。
2024-09-10 cs.AR
Methodologies, Workloads, and Tools for Processing-in-Memory: Enabling the Adoption of Data-Centric Architectures
现代应用中数据的日益普及和不断增长的规模已经导致传统的以处理器为中心的计算系统中的高计算成本。在存储器设备之间移动大量数据(例如,DRAM)和计算元件(例如,在现代系统中,跨带宽受限的内存通道的CPU、GPU(图形处理器)可以消耗超过60%的总能量。为了降低这些成本,内存处理(PIM)范式将计算移动到更靠近数据所在的位置,减少(在某些情况下消除)在内存和处理器之间移动数据的需要。PIM有两种主要方法:(1)近存储器处理(PnM),其中PIM逻辑被添加到与存储器相同的管芯或3D堆叠存储器的逻辑层;以及(2)使用存储器处理(PuM),其使用存储单元的操作原理来执行计算。来自学术界和工业界的许多作品已经展示了PnM和PuM对于来自不同领域的各种工作负载的好处。然而,在商业系统中完全采用PIM仍然是非常具有挑战性的,这是由于缺乏跨计算机体系结构栈的PIM体系结构的工具和系统支持,所述计算机体系结构栈包括:(i)针对PIM体系结构的工作负载表征方法和基准测试套件;(ii)可以促进使用底层PIM原语的复杂操作和算法的实现的框架;(iii)编译器支持和针对PIM架构的编译器优化;(iv)对PIM感知虚拟内存、存储管理、数据分配和数据映射的操作系统支持;以及(v)高效的数据一致性和一致性机制。我们在这项工作中的目标是为PnM和PuM架构提供工具和系统支持,旨在简化PIM在当前和未来系统中的采用。
2022-05-31 cs.AR cs.DC cs.PF
PIM-malloc: A Fast and Scalable Dynamic Memory Allocator for Processing-In-Memory (PIM) Architectures
KAIST(韩国科学技术院);Samsung Electronics(三星电子)
PIM-malloc是一种针对PIM架构优化的快速且可扩展的动态内存分配器,通过硬件缓存和设计空间探索实现了内存分配性能的显著提升。
2026-01-27 cs.AR
PIMMiner: A High-performance PIM Architecture-aware Graph Mining Framework
针对图挖掘应用在PIM架构上性能不佳的问题,提出PIMMiner框架,通过算法与架构协同优化局部性、带宽利用并减少远程访问和负载不均,显著优于现有最先进框架。
2023-06-17 cs.AR
PIM-DRAM: Accelerating Machine Learning Workloads using Processing in Commodity DRAM
School of Electrical and Computer Engineering, Purdue University(普渡大学电气与计算机工程学院)
深度神经网络(DNN)已经改变了机器学习的领域,并且被广泛部署在涉及图像、视频、语音和自然语言处理的许多应用中。DNN日益增长的计算需求已经通过图形处理单元(GPU)和专用加速器得到了广泛的解决。然而,随着模型大小的增长,这些冯·诺依曼架构需要非常高的内存带宽来保持处理元件被利用,因为大部分数据驻留在主内存中。内存中的处理已被提出作为ML工作负载的内存墙瓶颈的一个有前途的解决方案。在这项工作中,我们提出了一种新的基于DRAM的内存处理(PIM)乘法原语,结合内部存储库累积,以加速ML工作负载中的矩阵向量运算。所提出的乘法原语增加了< 1%的面积开销,并且不需要DRAM外围设备的任何改变。因此,所提出的乘法可以很容易地在商品DRAM芯片中采用。随后,我们设计了一个基于DRAM的PIM架构,数据映射方案和在DRAM中执行DNN的流程。在AlexNet、VGG 16和ResNet 18等网络上进行的系统评估表明,所提出的架构、映射和数据流可以在NVIDIA Titan Xp GPU上提供高达19.5倍的加速,这凸显了克服未来几代DNN硬件内存瓶颈的必要性。
2021-08-16 cs.AI cs.AR cs.LG
RACAM: Enhancing DRAM with Reuse-Aware Computation and Automated Mapping for ML Inference
University of Texas at Austin(德克萨斯大学奥斯汀分校);Arizona State University(亚利桑那州立大学);Fairleigh Dickinson University(费尔莱迪金逊大学)
RACAM通过重用感知计算和自动映射提升DRAM性能,实现LLM推理的高加速和高能效。
2025-12-10 cs.AR
Pathfinding Future PIM Architectures by Demystifying a Commercial PIM Technology
本研究针对商用PIM技术落地及未来架构设计问题,开发了可仿真UPMEM-PIM的PIMulator框架,通过表征研究揭秘UPMEM设计,并经案例研究探索未来PIM架构的关键特性。
2024-03-07 cs.AR
The Bitlet Model: A Parameterized Analytical Model to Compare PIM and CPU Systems
如今,数据密集型应用程序越来越受欢迎,随着这一趋势,基于内存处理(PIM)的系统受到更多关注,并且变得更加相关。本文描述了一种称为Bitlet的分析建模工具,可以使用它来以参数化的方式估计基于PIM的系统的性能和功率/能量,从而评估工作负载对PIM的亲和力,而不是传统的计算。该工具主要揭示了PIM计算复杂性(通过PIM执行计算所需的周期)、PIM所用的内存量、系统内存带宽和数据传输大小之间的有趣权衡。尽管简单,但该模型在应用于现实生活中的例子时揭示了新的见解。该模型被证明为几个合成的例子,然后应用于探索不同的参数对两个系统的影响- IMAGING和FloatPIM。在此基础上,总结了PIM及其与CPU结合的一些见解.
2021-07-21 cs.AR
Rethinking Unified Memory for NPU-PIM Systems: Dual-View Memory for Dynamic Inference of LLM
Institute of Computing Technology Chinese Academy of Sciences(中国科学院计算技术研究所);University of Chinese Academy of Sciences(中国科学院大学)
针对NPU-PIM系统现有统一内存无法适配LLM动态推理导致的带宽浪费问题,提出双视图内存方案PFM,可将端到端吞吐量提升最高达2.32倍。
2026-08-10 cs.AR
HPIM: Heterogeneous Processing-In-Memory-based Accelerator for Large Language Models Inference
Beihang University(北京航空航天大学);Shandong Laboratory of ASIC and Intelligent Instruments in Qingdao, Beihang University(青岛山东大学实验室(ASIC与智能仪器))
针对大语言模型推理挑战,提出HPIM,用软硬件协同设计,将工作负载依特性分至SRAM-PIM和HBM-PIM子系统,引入耦合管道策略,显著优于现有加速器。
2026-07-07 cs.AR
FAT-PIM: Low-Cost Error Detection for Processing-In-Memory
内存处理(PIM)加速器是一种很有前途的架构,可以在各种应用中提供大规模并行和高效率。这种架构可以即时提供对大量数据的超快操作,从而在数据密集型工作负载中实现实时性能。例如,基于电阻式存储器(ReRAM)的PIM架构因其固有的点积计算能力而广为人知。虽然这种架构的性能至关重要,但可靠性和准确性也很重要,特别是在关键任务实时系统中。不幸的是,PIM体系结构在保证无错误操作方面具有基本限制。结果,当前方法必须付出高的实现成本或性能损失来实现PIM加速器中的可靠执行。在本文中,我们对基于ReRAM的PIM架构的可靠性限制进行了基本观察。因此,我们提出了一种新的解决方案-容错PIM或FAT-PIM,可以提高这种系统的可靠性显着在低成本。我们的评估表明,我们可以提高容错显着只有4.9%的性能成本和3.9%的存储开销。
2022-07-25 cs.AR
PIM-Opt: Demystifying Distributed Optimization Algorithms on a Real-World Processing-In-Memory System
ETH Zurich(苏黎世联邦理工学院);NVIDIA(英伟达公司);Wuhan University(武汉大学);University of Chicago(芝加哥大学)
本文在真实UPMEM存内计算系统上实现并评估了多种分布式SGD算法,发现PIM在受内存限制的ML训练中是CPU/GPU的可行替代方案,但需算法-硬件协同设计且扩展性存在非线性限制。
2024-09-27 cs.AI cs.AR cs.DC
PIMCQG: Co-Designing Billion-Scale Graph-Based Approximate Nearest Neighbor Search for Processing-in-Memory
Hong Kong Baptist University(香港浸会大学);Nankai University(南开大学);Huazhong University of Science and Technology(华中科技大学);Tencent(腾讯);Shenzhen Institutes of Advanced Technology(深圳先进技术研究院)
针对处理中内存(PIM)架构,通过算法-硬件协同设计(紧凑索引布局、异步流水线调度、无乘法距离核)实现十亿级图基近似最近邻搜索,吞吐量比CPU和GPU基线分别提升20倍和17.1倍。
2026-11-04 cs.AR
PIM-Enclave: Bringing Confidential Computation Inside Memory
本文提出PIM-Enclave软硬件协同设计,利用存内计算加速机密计算,在提供抗侧信道攻击的安全计算卸载的同时,保持极低的性能开销。
2021-11-05 cs.AR cs.CR
Performance Analysis of Digital Processing-in-Memory through a Case Study on Convolutional-Neural-Network Acceleration
Technion – Israel Institute of Technology(以色列理工学院)
本文通过理论分析和与GPU的定量对比,系统评估数字PIM架构在CNN加速中的性能,揭示其局限性并指导未来应用加速。
2026-06-19 cs.AR
On Design Principles for Efficient Heterogeneous DRAM-PIM-GPU Systems
IBM Research(IBM 研究院)
该研究针对异构DRAM-PIM-GPU系统,通过系统评估OPT、Mamba2系列模型,揭示了三项设计原则,为内存加速LLM系统架构设计提供了指导。
2026-08-06 cs.AR cs.ET
Benchmarking Memory-Centric Computing Systems: Analysis of Real Processing-in-Memory Hardware
本文全面分析了首个公开可用的真实UPMEM存内计算(PIM)架构,结合DRAM阵列与DPUs核心,为软硬件设计者提供关键见解与优化建议。
2023-04-03 cs.AR cs.DC cs.PF
CD-PIM: A High-Bandwidth and Compute-Efficient LPDDR5-Based PIM for Low-Batch LLM Acceleration on Edge-Device
School of Electronic Science and Engineering, Nanjing University(南京大学电子科学与工程学院);China Mobile Research Institute(中国移动研究院)
本文提出CD-PIM,通过高带宽计算高效模式、低批量交错模式和计算高效CU设计,解决边缘设备上低批量大语言模型执行内存密集型矩阵向量乘法时的带宽瓶颈问题,实现显著加速。
2026-01-18 cs.AR
Benchmarking a New Paradigm: An Experimental Analysis of a Real Processing-in-Memory Architecture
许多现代工作负载,如神经网络、数据库和图形处理,基本上都是内存受限的。对于这样的工作负载,主存储器和CPU核心之间的数据移动在延迟和能量方面都带来了显著的开销。一个主要原因是这种通信是通过具有高延迟和有限带宽的窄总线进行的,并且内存限制工作负载中的低数据重用不足以分摊主存访问的成本。从根本上解决这个数据移动瓶颈需要一个范例,其中存储器系统通过集成处理能力在计算中发挥积极作用。这种范例被称为内存处理(PIM)。最近的研究探索了不同形式的PIM架构,其动机是新的3D堆栈存储器技术的出现,该技术将存储器与逻辑层集成在一起,可以轻松放置处理元件。过去的作品评估这些体系结构的模拟,或在最好的情况下,简化的硬件原型。相比之下,UPMEM公司已经设计并制造了第一个公开可用的真实世界PIM架构。本文提供了第一个全面的分析,第一个公开的现实世界的PIM架构。我们做出了两个重要贡献。首先,我们进行了实验表征UPMEM为基础的PIM系统使用微基准评估各种架构的限制,如计算吞吐量和内存带宽,产生新的见解。其次,我们介绍了PrIM,这是一个包含来自不同应用领域(例如,线性代数、数据库、图形处理、神经网络、生物信息学)。
2022-05-04 cs.AR cs.DC cs.PF
IANUS: Integrated Accelerator based on NPU-PIM Unified Memory System
本文提出IANUS集成加速器,通过NPU与PIM统一内存系统及PIM访问调度机制,在GPT-2上相比A100 GPU和最先进加速器分别实现6.2倍和3.2倍性能提升。
2024-10-19 cs.AR
STT-RAM-based Hierarchical In-Memory Computing
本文探索基于STT-RAM的分层存内计算,通过在存储与缓存层级引入处理单元并结合易失性与非易失性STT-RAM,分析不同工作负载下的权衡,发现特定负载下PiC优于PiM。
2024-07-29 cs.AR cs.CY
ALLMod: Exploring $\underline{\mathbf{A}}$rea-Efficiency of $\underline{\mathbf{L}}$UT-based $\underline{\mathbf{L}}$arge Number $\underline{\mathbf{Mod}}$ular Reduction via Hybrid Workloads
ALLMod提出一种混合工作负载分割方法,提升基于查找表的大数模约简的面积效率,在128位和8192位下分别实现1.65倍和3倍的面积效率提升。
2025-05-27 cs.AR cs.CR
ReVolt: Power Delivery Network-Aware Voltage Droop Control for 2.5D PIM Chiplet Architectures
针对2.5D PIM小芯片架构的电压降问题,提出基于LSTM-PDN代理的ReVolt框架,通过动态调整OU大小缓解电压降,EDP平均降低76倍且不影响推理精度。
2026-08-11 cs.AR cs.ET
UpANNS: Enhancing Billion-Scale ANNS Efficiency with Real-World PIM Architecture
针对十亿级ANNS在CPU内存带宽瓶颈和GPU资源利用率低的问题,提出基于PIM架构的UpANNS框架,通过四项创新实现4.3倍于CPU Faiss的QPS,匹配GPU性能且能效提升2.3倍,支持近线性扩展。
2025-08-20 cs.AR
Processing-in-memory for genomics workloads
IBM Research Zurich(苏黎世IBM研究院);Bar-Ilan University(巴伊兰大学);ETH Zurich(苏黎世联邦理工学院);UPMEM(优倍忆科技);Institut Pasteur(巴斯德研究所);Université de Rennes, CNRS-IRISA, Inria(雷恩大学、法国国家科学研究中心IRISA实验室、法国国家数字科学研究所Inria);Bilkent University(比尔肯特大学)
BioPIM项目通过内存处理技术实现基因组分析的节能和低成本
2026-02-04 cs.AR q-bio.GN
HH-PIM: Dynamic Optimization of Power and Performance with Heterogeneous-Hybrid PIM for Edge AI Devices
School of Intelligent Semiconductor Engineering, Chung-Ang University(智能半导体工程学院, Chung-Ang 大学)
HH-PIM通过异构混合架构和动态数据分配算法,实现边缘AI设备中能效与性能的动态优化。
2025-04-02 cs.AI cs.AR
PIMSAB: A Processing-In-Memory System with Spatially-Aware Communication and Bit-Serial-Aware Computation
提出PIMSAB架构,通过空间感知通信网络和位串行感知计算优化存内处理,在深度学习任务中性能超越GPU 3倍,能耗降低4.2倍,并显著优于现有SRAM和DRAM PIM方案。
2023-11-19 cs.AR
LP-Spec: Leveraging LPDDR PIM for Efficient LLM Mobile Speculative Inference with Architecture-Dataflow Co-Optimization
提出 LP-Spec 协同优化 LPDDR5 PIM 架构与数据流,通过草稿 token 剪枝、动态调度和近数据管理,显著提升移动端 LLM 投机推理的性能、能效与 EDP。
2025-08-30 cs.AR
ModSRAM: Algorithm-Hardware Co-Design for Large Number Modular Multiplication in SRAM
本文提出ModSRAM,首个8T SRAM存内处理架构,并配套R4CSA-LUT算法,通过算法-硬件协同设计实现大数模乘加速,相比先前工作减少52%周期,面积开销仅32%。
2024-02-21 cs.AR cs.CR
A Fresh Perspective on DNN Accelerators by Performing Holistic Analysis Across Paradigms
采用冯·诺依曼架构的传统计算机无法满足深度神经网络(DNN)工作负载的延迟和可扩展性挑战。已经提出了基于传统计算硬件加速器(CHA)、近数据处理(NDP)和存储器中处理(PIM)范例的各种DNN加速器来应对这些挑战。我们在这项工作中的目标是对DNN加速器范例中最先进的加速器进行严格的比较,我们使用了MLPerf推理基准的MobileNet,ResNet,BERT和DLRM的独特层进行分析。详细的模型是基于硬件实现的最先进的设计。我们观察到,对于内存密集型的全连接层(FCL)DNN,基于NDP的加速器比最先进的CHA快10.6倍,比基于PIM的加速器快39.9倍。对于计算密集型图像分类和目标检测DNN,最先进的CHA比NDP快约10倍,比基于PIM的加速器快约2000倍。基于PIM的加速器适用于能量受限的DNN应用(与传统ASIC系统相比,CNN和FCL应用的能量分别低约2.7倍和约21倍)。此外,我们确定架构的变化(如增加内存带宽,缓冲区重组),可以增加吞吐量(线性增加)和降低能量(线性减少)ML应用程序与CHA,NDP和PIM的加速器的相关组件的详细敏感性分析。
2022-08-10 cs.AR
Torch-PIM: Automated Profile-Guided PIM Offloading for PyTorch
Yonsei University(延世大学);Kiel University(基尔大学)
Torch-PIM是一个编译器框架,利用配置文件引导优化在循环嵌套级别自动决定主机与PIM的卸载,在多种PIM配置下对张量操作符、MLP、Attention及大模型实现高达8.6倍的加速。
2026-09-29 cs.AR cs.DC
The Bitlet Model: Defining a Litmus Test for the Bitwise Processing-in-Memory Paradigm
本文描述了一种名为Bitlet的分析建模工具,它可以以参数化的方式用于了解工作负载对内存处理(PIM)的亲和力,而不是传统的计算。该工具揭示了操作复杂性(通过PIM执行操作所需的周期)和其他关键参数(如系统内存带宽、数据传输大小、数据对齐程度以及PIM计算中涉及的有效内存容量)之间的有趣权衡。尽管它很简单,但该模型已经被证明是有用的。在未来,我们打算扩展和完善Bitlet,以进一步提高其实用性。
2019-10-22 cs.AR cs.PF
GEN-Graph: Heterogeneous PIM Accelerator for General Computational Patterns in Graph-based Dynamic Programming
University of California San Diego(加州大学圣地亚哥分校);Ecole Polytechnique Fédérale de Lausanne(洛桑联邦理工学院)
GEN-Graph通过异构PIM芯片整合矩阵计算和遍历计算模块,解决图基动态规划中计算模式冲突问题,实现高效能的通用动态规划数据流处理。
2026-04-13 cs.AR cs.SI
Membrane: Accelerating Database Analytics with Bank-Level DRAM-PIM Filtering
本文提出协同利用 CPU 与 DRAM 存储体级 PIM 的查询处理框架,将 JOIN 简化为过滤任务,在 TPCH 和 SSB 上实现最高 6.5 倍加速,并分析了选择性、内存开销与软件优化。
2025-04-08 cs.AR
Res-DPU: Resource-shared Digital Processing-in-memory Unit for Edge-AI Workloads
针对边缘AI数字存内计算单元计算密度低的问题,提出资源共享型Res-DPU单元,通过精简位单元、加法树及迭代近似乘法方法,显著降低晶体管数与功耗,提升了宏单元的能效与可扩展性。
2025-10-22 cs.AR cs.ET eess.IV
COSM: A Cooperative Scheduling Framework for Concurrent PIM and CPU Execution on Mobile Devices
Shanghai Jiao Tong University(上海交通大学);Shanghai Qi Zhi Institute(上海人工智能实验室);ETH Zurich(苏黎世联邦理工学院);Tsinghua University(清华大学);Beihang University(北京航空航天大学);Huawei Technologies Co., Ltd(华为技术有限公司)
提出COSM框架,通过低干扰PIM控制接口和空闲感知调度方法,实现移动设备上PIM与CPU的并发执行,提升PIM吞吐量达2.8倍且CPU性能损失小于2.0%。
2026-07-01 cs.AR cs.DC
ALPHA-PIM: Analysis of Linear Algebraic Processing for High-Performance Graph Applications on a Real Processing-In-Memory System
Simon Fraser University(西蒙菲莎大学);ETH Zürich(苏黎世联邦理工学院);University of Toronto(多伦多大学);NVIDIA(英伟达);American University of Beirut(贝鲁特美国大学)
本研究探讨了在真实PIM系统中优化图算法性能,通过数据分区策略和硬件改进提升计算效率。
2026-02-09 cs.AR cs.DC
A$^3$PIM: An Automated, Analytic and Accurate Processing-in-Memory Offloader
本文提出 A³PIM,利用静态代码分析综合评估跨段数据移动与内存访问模式,以自动识别适合 PIM 的代码段,并在 GAP、PrIM 等工作负载上取得显著加速。
2024-02-23 cs.AR cs.PF
ADEPT: Architecture-Driven Energy-Efficient CNN Fine-Tuning on PIM Accelerators
研究针对PIM架构上CNN微调计算和内存密集问题,提出硬件感知框架ADEPT。该框架考虑训练开销和层敏感度,引入新度量量化权衡,产生依赖平台的微调配置,能减少可训练参数和片外数据访问,微调时预测准确性损失最小。
2026-07-21 cs.AR cs.ET
Machine Learning Training on a Real Processing-in-Memory System
ETH Zürich(苏黎世联邦理工学院);UPMEM(UPMEM公司)
训练机器学习算法是一个计算密集型的过程,由于重复访问大型训练数据集,该过程通常是内存受限的。因此,以处理器为中心的系统(例如,CPU、GPU)遭受存储器单元和处理单元之间的昂贵的数据移动,这消耗了大量的能量和执行周期。以存储器为中心的计算系统,即,具有存储器中处理(PIM)能力的计算系统可以缓解这种数据移动瓶颈。我们的目标是了解现代通用PIM架构加速机器学习训练的潜力。为此,我们(1)实现了几个典型的经典机器学习算法(即,线性回归,逻辑回归,决策树,K均值聚类)在现实世界的通用PIM架构,(2)表征他们的准确性,性能和可扩展性,(3)比较他们在CPU和GPU上的对应实现。我们的实验评估内存为中心的计算系统,超过2500 PIM核心表明,通用PIM架构可以大大加快内存限制的机器学习工作负载,当必要的操作和数据库是原生的PIM硬件支持。据我们所知,我们的工作是第一个评估训练的机器学习算法在现实世界的通用PIM架构。
2022-08-03 cs.AR cs.LG
An Experimental Evaluation of Machine Learning Training on a Real Processing-in-Memory System
ETH Zürich(苏黎世联邦理工学院);UPMEM
本研究在真实通用PIM系统上评估ML训练,实现并比较多种经典算法,证明PIM能大幅加速内存受限工作负载,为未来内存计算提供指导。
2023-09-05 cs.AI cs.AR cs.DC
TransPimLib: A Library for Efficient Transcendental Functions on Processing-in-Memory Systems
ETH Zürich(苏黎世联邦理工学院)
针对通用存内计算系统难以执行超越函数等复杂操作的问题,提出TransPimLib库,基于CORDIC和LUT方法支持多种超越函数,并在UPMEM架构上实现与评估,有效提升了性能与准确性。
2023-09-05 cs.AR cs.DC cs.LG
Evaluating Homomorphic Operations on a Real-World Processing-In-Memory System
针对同态加密运算的内存与数据移动瓶颈,本研究基于真实UPMEM PIM系统加速BFV同态运算,在多类统计工作负载上实现了相较CPU、GPU的显著性能提升,同时揭示了第一代PIM系统的乘法性能局限与扩展性权衡。
2023-10-03 cs.AR cs.CR
pLUTo: Enabling Massively Parallel Computation in DRAM via Lookup Tables
提出pLUTo,一种基于DRAM的存内处理架构,利用查找表实现大规模并行计算,平均比CPU和GPU快713倍和1.2倍,能耗降低1855倍和39.5倍。
2025-01-23 cs.AR cs.DC
YAVIN: A Unified Architecture for Secure Edge Processing in Memory
Syracuse University(雪城大学);Brown University(布朗大学)
针对边缘计算中多租户安全执行及内存处理的挑战,提出将TEE扩展至内存的YAVIN架构,实现后量子密码与认证加密的PIM协同设计,在量化LLM执行时获超20倍加速且开销极低。
2026-08-14 cs.AR
DaPPA: A Unified Data-Parallel Programming Framework for Efficient Processing-in-Memory Execution
ETH Zürich(苏黎世联邦理工学院);LIRMM, Univ. Montpellier, CNRS(蒙彼利埃大学国家科学研究中心计算机与微电子研究所);CISPA(赛普斯信息保障中心);Univ. of Illinois Urbana-Champaign(伊利诺伊大学厄巴纳-香槟分校);NVIDIA Research(英伟达研究院);New York University(纽约大学)
DaPPA是一个面向UPMEM处理近内存架构的数据并行编程框架,通过自动管理数据移动和负载分配,平均提升性能2.1倍,减少94%代码量。
2026-10-20 cs.AR
Understanding Bulk-Bitwise Processing In-Memory Through Database Analytics
本文构建基于忆阻状态逻辑的PIMDB系统,以关系数据库分析为负载评估批量位PIM,证明其可显著减少内存读取、提升查询性能并降低能耗。
2023-09-26 cs.AR cs.ET
H3PIMAP: A Heterogeneity-Aware Multi-Objective DNN Mapping Framework on Electronic-Photonic Processing-in-Memory Architectures
Arizona State University(亚利桑那州立大学);University of North Carolina at Chapel Hill(北卡罗来纳大学教堂山分校)
H3PIMAP框架通过混合电子-光子-PIM架构,实现异质性感知的多目标深度神经网络映射,提升AI加速的效率与性能。
2026-01-13 cs.AR cs.ET
Accelerating Triangle Counting with Real Processing-in-Memory Systems
ETH Zürich(苏黎世联邦理工学院);NVIDIA Research(英伟达研究院);University of Padova(帕多瓦大学)
本文提出一种利用UPMEM架构的三角形计数算法,通过顶点着色技术减少PIM核心间的通信开销,并采用Reservoir采样和Misra-Gries摘要加速高阶节点和图边的处理,从而在动态图中超越传统CPU实现。
2026-03-20 cs.AR cs.DC
ThRIve: Thermally Robust CNN Inference via Low-Rank Adaptation in Heterogeneous PIM Architectures
Washington State University(华盛顿州立大学)
研究针对基于非易失性内存的PIM架构存在热噪声影响推理准确性的问题,提出ThRIve方法,利用低秩自适应实现热鲁棒推理,在异构PIM架构上实验,准确率与SRAM相当,且降低了能量延迟积。
2026-07-21 cs.AR cs.ET cs.LG
JSPIM: A Skew-Aware PIM Accelerator for High-Performance Databases Join and Select Operations
JSPIM 通过算法-硬件协同设计加速数据库的 hash join 与 select 查询,利用 subarray 级并行和 rank 级处理缓解数据 skew,相比 DuckDB 实现了最高 1000 倍的查询加速和 2.5 倍的整体吞吐量提升。
2025-08-11 cs.AR cs.DB cs.PF
AIM: Software and Hardware Co-design for Architecture-level IR-drop Mitigation in High-performance PIM
School of Integrated Circuits(集成电路学院);Peking University(北京大学);Beijing Advanced Innovation Center for Integrated Circuits(北京集成电路先进创新中心);Southeast University(东南大学);School of Computer Science(计算机科学学院)
本文提出AIM软硬件协同设计框架,通过建立PIM工作负载与IR-drop的关联、软件优化、动态V-f调节及HR感知任务映射,在7nm 256-TOPS PIM芯片上实现69.2%的IR-drop缓解、2.29倍能效提升和1.152倍加速。
2025-11-06 cs.AI cs.AR cs.LG