Non Volatile MoS$_{2}$ Field Effect Transistors Directly Gated By Single Crystalline Epitaxial Ferroelectric
我们展示了非易失性，n型，背栅，MOS $_{2}$晶体管，直接放置在外延生长，单晶，PbZr $_{0.2}$ Ti $_{0.8}$ O $_{3}$（PZT）铁电体。该晶体管显示出良好的导通电流（19 $μA/μ$ m）、高的通断比（10 $^{7}$）和亚阈值摆幅（SS ~ 92 mV/dec），其中100 nm厚的PZT层作为背栅氧化物。重要的是，铁电极化可以直接控制沟道电荷，表现出明显的逆时针滞后。我们自洽地证实了铁电体的开关和相应的变化，从直接的时间依赖性测量的通道电流。我们的研究结果表明，它是可能的，以获得晶体管操作直接在极性表面上，因此，它应该是可能的集成二维电子与单晶功能氧化物。
2017-07-24 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Back-end and Flexible Substrate Compatible Analog Ferroelectric Field Effect Transistors for Accurate Online Training in Deep Neural Network Accelerators
深度神经网络（DNN）的在线训练可以通过在模拟存储器的交叉阵列中执行原位向量矩阵乘法来显著加速。然而，训练精度往往受到设备的非理想性，如非线性，不对称性，有限的比特精度和动态权重更新范围内的约束功率预算。在这里，我们报告了一个三端铁电场双稳态晶体管的基础上低热预算的过程，可以有效地作为一个模拟突触晶体管。铁电聚合物P（VDF-TrFE）作为栅极绝缘体和2D半导体MoS 2作为n型半导体沟道材料使它们适合于柔性和耐磨的衬底集成。通过采用铁电介质层作为栅堆叠，可以精确地操纵FeFET的模拟电导。纯铁电器件显示出作为在+-5V下操作的数字非易失性存储器的优异性能，而混合铁电-介电器件显示出由逐渐的铁电畴旋转引起的准连续电阻切换，这对于它们的多位操作是重要的。混合器件的模拟电导状态允许权重更新的线性和对称性，并产生具有>16个可再现导电状态的104的动态电导范围。这些FeFET的网络训练实验显示，MNIST手写数据集的分类准确率>96%，突出了它们在缩放DNN架构中实现的潜力。
2023-02-23 cond-mat.mtrl-sci physics.app-ph
A Ferroelectric Semiconductor Field-Effect Transistor
铁电场效应晶体管采用铁电材料作为栅极绝缘体，其极化状态可以使用器件的沟道电导来检测。因此，这些器件具有在非易失性存储器技术中使用的潜力，但是具有短的保持时间，这限制了它们的更广泛的应用。本文报道了一种铁电半导体场效应晶体管，它采用二维铁电半导体硒化铟（α-In_2Se_3）作为沟道材料。选择α-In 2Se 3是因为它具有合适的带隙、室温铁电性、将铁电性保持到几个原子层的能力以及大面积生长的潜力。为了保护和提高晶体管的性能，提出了一种基于原子层沉积氧化铝（Al 2 O3）的钝化方法。采用厚度为15 nm的氧化铪（HfO 2）作为缩小的栅极介质，所得到的器件具有高性能、大存储窗口、超过108的高开/关比、862 μA μm-1的最大导通电流和低电源电压。
2020-01-09 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Ferroelectric Materials for Synaptic Transistors and Their Neuromorphic Applications
本文综述了用于突触晶体管的四类主流铁电材料体系的原理、研究进展、类脑优化方向及应用进展，明确各体系适用范围以助力按需选材。
2024-06-20 cond-mat.mtrl-sci cs.ET physics.app-ph
Indium-Tin-Oxide Transistors with One Nanometer Thick Channel and Ferroelectric Gating
在这项工作中，我们展示了高性能的铟锡氧化物（ITO）晶体管的沟道厚度下降到1 nm和铁电Hf0.5Zr0.5O2作为栅极电介质。在沟道厚度为1 nm的亚微米栅长ITO晶体管上实现了0.243 A/mm的导通电流，而当沟道厚度增加到2 nm时，导通电流增加到高达1.06 A/mm。采用厚度为10 nm的凸起源极/漏极结构，有助于0.15 Ωmm的低接触电阻和1.1{ \times } × 10-7 Ω cm 2的低接触电阻率。具有凹陷沟道和铁电选通的ITO晶体管显示出优于2D半导体晶体管和其他薄膜晶体管的几个优点，包括大面积晶片尺寸纳米薄膜形成、低接触电阻和接触电阻率、原子薄沟道不受短沟道效应的影响、通过铁电选通对高载流子密度的大栅极调制、高质量栅极电介质和钝化形成，以及用于低功率后段工艺（BEOL）CMOS应用的大带隙。
2020-08-22 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Strain-Based Room-Temperature Non-Volatile MoTe$_2$ Ferroelectric Phase Change Transistor
如今，几乎所有晶体管的主要工作机制都依赖于半导体沟道中的电场效应，以将其电导率从导电的“开”状态调整到非导电的“关”状态。随着晶体管继续按比例缩小以提高计算性能，来自纳米级场效应操作的物理限制开始引起不期望的电流泄漏，这对计算的持续进步是有害的。使用从根本上不同的操作机制，我们表明，通过纳米级应变工程与薄膜和铁电体（FEs）的过渡金属二硫属化物（TMDC）MoTe $_2$可以可逆地切换与电场诱导的应变之间的1 T '-MoTe $_2$（半金属）相的半导体MoTe $_2$相的场效应晶体管的几何形状。这种晶体管开关的替代机制回避了传统场效应晶体管（FET）中的所有静态和动态功耗问题。使用应变，我们在室温下实现了沟道电导率的大的非易失性变化（G $_{on}$ /G $_{off}$ ~10 $^7$对对照器件中的G $_{on}$ /G $_{off}$ ~0.04）。铁电器件提供了在阿焦耳/比特级达到亚ns非易失性应变开关的潜力，在超快低功耗非易失性逻辑和存储器中具有直接应用，同时也改变了计算架构的格局，因为微电子学的传统功率，速度和易失性考虑可能不再存在。
2019-05-17 cond-mat.mtrl-sci physics.app-ph
Reversible and nonvolatile manipulation of the spin-orbit interaction in ferroelectric field-effect transistors based on a two-dimensional bismuth oxychalcogenide
该研究构建二维Bi₂O₂Se/PMN-PT铁电场效应晶体管，利用可切换铁电极化实现自旋轨道相互作用的可逆非易失性调控，为自旋电子学器件的非易失电调控提供新方案。
2023-07-25 cond-mat.mtrl-sci physics.app-ph
Asynchronous Charge Carrier Injection in Perovskite Light-Emitting Transistors
提出独立控制漏源与栅源偏压脉冲并优化相位同步的方法，以补偿空间电荷效应，使钙钛矿发光晶体管电致发光强度提升四倍。
2023-04-23 physics.app-ph
Breaking the material-limited temperature coefficient of resistance via carrier feedback in a single transistor
本文提出在InGaAs/InP n-p-n单晶体管中利用内部相干载流子反馈机制，将300 K附近的电阻温度系数提升至150%/K，证明器件工程可突破材料固有物理极限。
2025-08-19 physics.app-ph
A Thermodynamic Perspective of Negative-capacitance Field-effect-transistors
铁电场效应晶体管（FeFET）的操作的物理现象在一个统一的模拟框架内处理。该框架结合了Landau平均场处理的自由能的铁电体和极化动力学根据Landau-Khalatnikov（LK）方程。这些方程与一维金属氧化物半导体（MOS）结构的静电和漂移扩散的解决方案，在半导体沟道中的电流自洽解决。数值模拟表明，取决于铁电体（FE）的厚度，两个制度的滞后切换（相关的非易失性存储器）和较高的导通电流和陡峭的亚阈值斜率（SS）与一个可以忽略不计的滞后（相关的逻辑）通过负电容效应。
2017-06-17 cond-mat.mes-hall physics.app-ph
The Critical Role of Charge Balance on the Memory Characteristics of Ferroelectric Field-Effect Transistors
具有铁电氧化铪（FE HfO 2）作为栅极绝缘体的铁电场效应晶体管（Fe-FET）作为用于三维（3D）NAND存储器应用的有前途的器件候选者被广泛地探索。FE HfO 2具有超过10年的长保持时间、超过1012次循环的高耐久性、亚ns极化切换的高速以及10-30 μC/cm 2的高剩余极化。然而，已知Fe-FET的性能比FE HfO 2电容器差得多，这一点尚未完全了解。在这项工作中，我们开发了一个全面的Fe-FET模型的基础上的电荷平衡框架。研究了M/FE/DE/S（Metal/Ferroelectric/Dielectric/Semiconductor）栅叠层铁电场效应晶体（Fe-FET）中电荷平衡的作用以及漏电流辅助开关机制对存储特性的影响。结果表明，FE/DE界面和DE层是决定Fe-FET记忆特性的关键，而FE层则是决定记忆特性的关键，该模型可以很好地解释实验Fe-FET，成功地解释了FE电容器和Fe-FET之间的差异。
2021-05-27 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Low-voltage Ferroelectric Field-Effect Transistors with Ultrathin Aluminum Scandium Nitride and 2D channels
该研究在超薄AlScN铁电薄膜上制备MoS2单层沟道FeFET，通过减薄铁电层将栅极电压降至3V以下，并系统分析厚度、制备方法和环境对磁滞行为的影响，为低功耗CMOS兼容存储计算器件提供优化路径。
2025-04-09 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
CMOS-Compatible Ising Machines built using Bistable Latches Coupled through Ferroelectric Transistor Arrays
实现与CMOS工艺技术兼容的紧凑和可扩展的伊辛机对于使用这种硬件平台加速计算上棘手的问题的有效性和实用性至关重要。除了需要实现紧凑的伊辛自旋，耦合网络的实现，它描述了自旋相互作用，也是一个潜在的瓶颈，在这种平台的可扩展性。因此，在这项工作中，我们提出了一个伊辛机平台，利用紧凑的双稳态CMOS锁存器（交叉耦合逆变器）的新颖行为，作为经典的伊辛自旋通过高度可扩展和CMOS工艺兼容的铁电HfO 2基铁电FET（FeFET）作为耦合元件相互作用。我们通过实验证明了这个系统的原型构建块，并使用模拟来评估缩放系统的行为。我们预计，所提出的架构可以计算伊辛解决方案的效率约为1.04 × 10^8解决方案/W/秒。我们的工作不仅为实现CMOS兼容的设计提供了一条途径，而且还克服了它们的扩展挑战。
2022-05-29 cs.ET physics.app-ph
Could the negative capacitance effect be used in field-effect transistors with a ferroelectric gate?
本文分析了由SiO_2和弱铁电HfO_2构成栅绝缘层的金属氧化物-铁电场效应晶体管（MOSFET）的电势、电场、极化和电荷分布以及微分电容。当HfO_2层的厚度接近尺寸诱导铁电-顺电相变的临界厚度时，有可能获得准稳态的负电容C_（HfO_2）<0。准稳态负电容是铁电体的一种非常缓慢变化的瞬态，对应于整个系统的正电容，因此它的出现并不违反任何热力学原理。栅极绝缘层的准稳态负电容C_ins的实现可以打开将MOSFET亚阈值摆幅降低到临界值以下以及将栅极电压降低到基本玻尔兹曼极限以下的主要可能性。然而，我们没有找到在准稳态下C_ins为负的参数，因此，负的C_（HfO_2）不能使亚阈值摆幅降低到基本极限以下。然而，随着C_（HfO_2）<0，C_ins的增加可以减小摆幅，减少器件在工作循环中的发热，从而有助于进一步改善MOSFET的性能。
2022-08-28 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Non-volatile hybrid optical phase shifter driven by a ferroelectric transistor
本研究利用源极跟随模式铁电晶体管驱动III-V/Si混合MOS移相器，制备出CMOS兼容、多态、低能耗的非易失性光学移相器，还提出交叉阵列架构简化大规模PIC控制，为新型计算用可编程PIC奠定基础。
2023-10-10 physics.app-ph physics.optics
Post-CMOS Compatible Aluminum Scandium Nitride/2D Channel Ferroelectric Field-Effect-Transistor
在1963年，Moll和Tarui提出半导体的场效应电导可以通过铁电（FE）材料的反向极化来控制，以创建铁电场效应晶体管（FE-FET）。然而，生产实用、紧凑的FE-FET的后续努力受到低保持力和与互补金属氧化物半导体（CMOS）工艺集成不兼容的困扰。这些困难导致了基于捕获电荷的存储器设备（也称为浮栅或闪存）的发展，并且这些现在是主流的非易失性存储器（NVM）技术。在过去的二十年里，氧化物铁电材料的进步使铁电领域重新焕发活力，并使铁电随机存取存储器（FE-RAM）成为商业现实。尽管取得了这些进展，但由于工艺挑战，基于锆钛酸铅（PZT）的商业FE-RAM在130 nm处停滞不前。350 ℃）。该温度与CMOS后端工艺兼容。在这里，我们提出了一个FE-FET器件的AlScN FE电介质层集成的范德华二维（2D）半导体，MoS 2的沟道层。我们的器件显示开/关比约为10^6，同时具有0.3 V/nm的归一化存储窗口。这些器件还表现出稳定的双态存储器保持时间长达10^4秒。我们的模拟和实验结果表明，AlScN和2D半导体的组合几乎是理想的低功耗FE-FET存储器。这些结果展示了嵌入式内存和内存计算的新方法，甚至可能导致有效的神经形态计算架构。
2020-10-22 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Temperature and gate effects on contact resistance and mobility in graphene transistors by TLM and Y-function methods
金属-石墨烯接触电阻是石墨烯在电子器件和传感器中技术开发的主要限制因素之一。高接触电阻可能对器件性能有害，并破坏石墨烯固有的优良特性。在本文中，我们制作了具有不同几何形状的石墨烯场效应晶体管，以研究接触和沟道电阻以及载流子迁移率作为栅极电压和温度的函数。我们应用的传输长度的方法和y函数的方法表明，这两种方法可以相互补充，以评估接触电阻和防止文物的载流子迁移率的栅电压依赖性的估计。我们发现，栅电压调制的接触和沟道电阻以类似的方式，但不改变载流子迁移率。我们还表明，升高的温度降低载流子迁移率，对接触电阻的影响可以忽略不计，并且可以诱导从半导体到石墨烯片电阻的金属行为的转变，这取决于所施加的栅极电压。最后，我们表明，消除接触电阻对晶体管沟道电流的不利影响，几乎增加了一倍的载流子场效应迁移率和竞争力的接触电阻可以实现由锯齿形的Ni接触。
2019-12-10 physics.app-ph
Moire-Engineered Ferroelectric Transistors for Nearly Trap-free, Low-Power and Non-Volatile 2D Electronics
Indian Institute of Science（印度科学研究所）；National Institute for Materials Science（国立材料研究所）；National Institute of Technology, Agartala（阿加塔拉国立技术学院）
通过莫尔工程铁电晶体管实现低功耗、非易失性二维电子功能，利用原子级清洁界面和超快铁电切换。
2025-12-08 cond-mat.mes-hall cond-mat.mtrl-sci cond-mat.str-el
Reconfigurable SWCNT ferroelectric field-effect transistor arrays
本研究提出基于单栅SWCNT铁电晶体管阵列的可重构器件，兼容CMOS后端工艺，实现高均匀性、双极传输及非易失存储，并通过仿真证明其能以更少器件实现TCAM。
2024-11-05 cond-mat.mtrl-sci physics.app-ph
A back-end, CMOS compatible ferroelectric Field Effect Transistor for synaptic weights
类脑计算架构使得能够在单个电路内密集地共同定位存储器和处理元件。这种协同定位消除了在单独的存储器和计算单元之间传输数据的通信瓶颈，如在用于包括机器学习的数据关键应用的标准冯·诺依曼架构中。神经形态系统的基本构建块是非易失性突触元件，例如忆阻器。关键忆阻器特性包括合适的非易失性电阻范围、连续线性电阻调制和对称切换。在这项工作中，我们展示了具有良好线性的铁电Hf $_{57}$ Zr $_{43}$ O $_{2}$（HZO）场效应晶体管（FeFET）的电压控制的，对称的和模拟的增强和抑制。我们的FeFET具有低写入能量（fJ）和快速编程时间（40 ns）。在氧化钨（WO $_{x}$）读出通道中，以低噪声（1%）在4位深度上进行了保留测量。通过将沟道厚度从15 nm调整到8 nm，FeFET的开/关比可以从1%设计到200%，导通电阻理想地> 100 kOhm，这取决于沟道几何形状。该器件的概念是使用地球丰富的材料，并与后端线（BEOL）集成到互补金属氧化物半导体（CMOS）工艺兼容。因此，它具有很大的潜力，为制造高密度，大规模集成阵列的人工模拟突触。
2020-01-17 cs.ET physics.app-ph
Negative Capacitance as Digital and Analog Performance Booster for Complementary MOS Transistors
玻尔兹曼暴政对降低传统MOS器件的能量耗散提出了基本限制，在300 K时，漏源电流增加10倍需要栅极电压的最小增加，即60 mV。铁电材料中的负电容（NC）是为了解决CMOS工艺的这一物理限制而提出的。铁电体中的极化不稳定导致有效的负介电常数，从而在集成到晶体管的栅极堆叠中时导致差分电压放大和减小的亚阈值摆幅。最近的负电容演示主要涉及n型MOSFET及其亚阈值斜率。一个有效的技术助推器应该能够提高n型和p型晶体管的性能。在这项工作中，我们报告了一个显着的增强，在数字（亚阈值摆幅，关断电流比的导通电流，和）和模拟（导通电流和电流效率因子）FoM的商业28纳米CMOS工艺利用PZT电容器作为负电容升压器。因此，在室温下，在n型和p型MOSFET中获得了低至10 mV/decade的亚热摆幅以及高达10 $^5$ V $^{-1}$的增强的电流效率因子。在此基础上，将工作电压提高到0.45V，使电源电压降低了50%。
2018-04-27 physics.app-ph
Does carrier velocity saturation help to enhance fmax in graphene field-effect transistors?
有人认为，需要石墨烯场效应晶体管（GFET）中的电流饱和以获得最高可能的最大振荡频率（fmax）。本文数值研究是否速度饱和可以帮助得到更好的电流饱和，如果与增强fmax。为此，我们使用了漂移扩散模拟器，其中包括几个因素，影响输出电导，特别是在短沟道长度和或大漏极偏压：短沟道静电，饱和速度，石墨烯介电界面陷阱，和自热效应。作为我们研究的测试平台，我们分析了具有高截止频率fT，x（34 GHz）和fmax（37 GHz）的GFET。我们的模拟允许微观（本地）分析的通道parameteres，如载流子浓度，漂移和饱和速度。对于远离狄拉克电压的偏置，其中沟道表现为单极，我们证实了漂移速度越高，尽可能接近饱和速度，fmax越大。然而，在接近单极和双极行为之间的交叉处的偏置处记录最大fmax，其中不认为最高漂移速度使fmax最大化。事实上，最大fmax的位置和幅度取决于载流子浓度和总速度之间的复杂相互作用，而载流子浓度和总速度又受到自加热的影响。重要的是，发现这种效应严重限制了射频性能，将最大fmax从60 GHz左右降低到40 GHz。
2019-10-18 physics.app-ph
Negative Capacitance for Stabilizing Logic State in Tunnel Field-Effect Transistor
本研究提出基于铁离子晶体的NC-TFET，利用铁电/顺电相空间分布产生的负电容，在Vth以下稳定n沟道电导，实现非易失性逻辑状态。
2024-03-18 cond-mat.mtrl-sci physics.app-ph
Single wavelength operating neuromorphic device based on a graphene-ferroelectric transistor
针对全光学非热单波长神经形态计算的挑战，提出基于石墨烯-铁电晶体管的光学单色信号处理方法，利用光铁电基底的光伏效应实现多级突触可塑性，其低功耗原型器件响应速度比脑组织快两个数量级以上。
2024-01-03 cond-mat.mtrl-sci physics.app-ph physics.optics
A Comprehensive Study of Charge-Carrier Mobility in Double Lateral-Gate Silicon Junctionless Transistors
Laye Rooyan Part, Isfahan Science and Technology Town（拉耶鲁扬部分，伊斯法罕科技城）；Department of Physics, Isfahan University of Technology（伊斯法罕理工大学物理系）；Institute of Microengineering and Nanoelectronics, Universiti Kebangsaan Malaysia（马来西亚国立大学微工程与纳米电子研究所）；Department of Electrical and Computer Engineering, University of Texas at Dallas（德克萨斯大学达拉斯分校电气与计算机工程系）
该研究结合TCAD Sentaurus模拟与实验，分析气隙侧栅极双侧栅极硅无结晶体管的电荷载流子迁移率，揭示其低杂质散射等优势，为器件电荷转移提供全面认识。
2026-08-25 cond-mat.mes-hall physics.app-ph
Enhanced intrinsic voltage gain in artificially stacked bilayer CVD graphene field effect transistors
我们报告了由大面积化学气相沉积（CVD）石墨烯制成的双栅人工堆叠双层石墨烯场效应晶体管（BiGFET）中的电子输运。该器件显示出增强的电流饱和趋势，这导致降低的最小输出电导值。当与单层石墨烯FET相比时，这导致器件的改善的固有电压增益。我们采用了一个基于物理的紧凑模型，最初开发的Bernal堆叠双层石墨烯场效应管（BSBGFET），以探索所观察到的现象。电流饱和度的改善可归因于沟道中载流子密度的增加，并因此归因于载流子-载流子散射的饱和速度的降低。
2022-12-04 cond-mat.mes-hall physics.app-ph
An extended Kolmogorov-Avrami-Ishibashi (EKAI) model to simulate dynamic characteristics of polycrystalline-ferroelectric-gate field-effect transistors
本文提出扩展KAI（EKAI）模型，通过引入晶粒角度theta和逐步时变电场计算，模拟多晶铁电栅场效应晶体管在扫描及脉冲栅压下的极化反转动态特性，数值结果与实验吻合良好。
2023-11-30 cond-mat.mtrl-sci physics.app-ph
Large signal analysis of multiple quantum well transistor lasers: Investigation of imbalanced carrier and photon density distribution
本文对异质结双极晶体管激光器（TL）进行了大信号和开关分析，以揭示其在大电流注入条件下的光电特性。利用适当的载流子输运、非线性光学增益和光学限制因子（OCF）模型，我们模拟了HBTL在相对较低和较高调制频率下的大信号响应。我们的研究结果预测，在低频率的多量子阱结构中，载流子密度和光子密度不应该有差异。然而，在高速但大信号输入的情况下，载流子浓度可以在后续阱之间不同地分布。这反而导致线宽增加，因为它取决于ΔNqw。我们显示了不同的结构参数对开关行为的影响，通过使用计算高效的数值方法进行单量子阱（SQW）和多量子阱（MQW）结构的开关分析。通过求解耦合速率方程，研究了MQW-HBTL的大信号和开关特性。最后，为了对这种光电子器件进行综合评价，我们引入了一个相对性能因子，综合考虑了输出功率、交流电流增益、调制带宽、基区阈值电流和导通时间等光电特性，从而设计出适合于光电集成电路（OEIC）的TL。
2020-02-06 physics.app-ph physics.optics
MoS$_{2}$/Al$_{0.68}$Sc$_{0.32}$N negative capacitance field-effect transistors
本研究报道了基于AlScN铁电材料的MoS$_{2}$负电容场效应晶体管，通过引入满足电容匹配条件的非铁电介电层最小化迟滞，并在大面积单层MoS$_{2}$阵列中实现了低于热离子极限的亚阈值摆幅和极小的阈值电压变化。
2023-07-31 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
General model for charge carriers transport in electrolyte-gated transistors
受电解质门控晶体管（EGTs）非理想行为的实验观察的启发，我们提出了一个载流子输运模型，该模型能够描述电解质门控场效应晶体管（EGOFFET）和有机电化学晶体管（OECTs）的典型工作模式以及一些非理想模式。我们的分析包括二维或三维渗流输运（PT）的影响，也浅指数陷阱分布的输运的影响。在这些考虑下，可以形成沿着沟道的非恒定累积层厚度。这种依赖性包括在我们的模型中的有效迁移率参数依赖于积累厚度。累积厚度可以描绘2D或3D PT或甚至它们之间的过渡。这种过渡可以在输出曲线中的线性和饱和状态之间产生非理想的轮廓，在该区域中出现突起/块。其他分析的现象是输出曲线中低漏极电压范围的非线性行为，即使考虑欧姆接触也是如此。根据该模型，该曲线行为归因于半导体中的陷阱分布轮廓和靠近注入接触的非常薄的积累层厚度。还可以分析线性场效应迁移率高于或低于饱和迁移率的条件。最后，EGOFET和OECT的实验数据成功地拟合与该模型显示了它的通用性。
2022-11-16 cond-mat.mtrl-sci physics.app-ph
Hafnia-based Phase-Change Ferroelectric Steep-Switching FETs on a 2-D MoS$_2$ platform
本研究提出并演示了基于二维MoS$_2$平台的新型相变铁电场效应晶体管，通过镧掺杂氧化铪与莫特绝缘体的耦合栅叠层实现25 mV/dec的亚阈值摆幅，打破玻尔兹曼极限，为低功耗器件提供新方案。
2024-11-04 cond-mat.mtrl-sci physics.app-ph
Intrinsic conductance of ferroelectric domain walls
本文通过第一性原理结合玻尔兹曼输运理论研究铁电畴壁本征电导，揭示载流子浓度主导电导机制、迁移率决定头对头与尾对尾畴壁电导差异，并发现畴壁宽度显著小于以往报道，为畴壁器件优化提供通用方法。
2024-03-31 cond-mat.mtrl-sci physics.app-ph
Recent advances, perspectives and challenges in ferroelectric synapses
外电场调谐的多重铁电极化可以用来模拟生物突触重量。铁电突触器件与其他已报道的器件相比有两个优点：一是铁电畴的本征开关，而不会引起电阻氧化物中的缺陷迁移，从而使这些铁电突触器件具有可靠的性能。另一个巨大的优点是极低的能量消耗，因为铁电极化由电场操纵，这消除了如在磁性和相变存储器中由电流引起的焦耳加热。铁电突触在构建低能耗、高效的类脑智能网络方面具有潜在的应用价值。在这里，我们总结了最近的铁电突触的开创性工作，涉及铁电隧道结（FTJ），铁电二极管（FD）和铁电场效应晶体管（FeFET）的结构，分别，并阐明了未来的工作需要加速其应用于高效的神经网络。
2020-07-14 cond-mat.dis-nn physics.app-ph
Order in disorder: increased carrier mobility of downscaled amorphous semiconductors for high-speed thin film transistors in flexible electronics
University of Cambridge（剑桥大学）
本文针对非晶半导体载流子迁移率偏低的问题，基于能带涨落框架证明仅通过器件缩尺即可显著提升其本征载流子迁移率，且不损害器件一致性。
2025-07-14 cond-mat.dis-nn cond-mat.mtrl-sci physics.app-ph
Large-Area Photonic Lift-off Process for Flexible Thin-Film Transistors
在塑料基板上制造高性能和/或高密度柔性电子器件通常受到聚合物基板的不良尺寸稳定性的限制。这可以通过在制造过程中使用玻璃载体来缓解，但是从大面积载体中移除塑料基板而不损坏电子器件仍然具有挑战性。在这里，我们提出了一个大面积的光子剥离（PLO）过程中，快速分离聚合物薄膜从刚性载体。PLO使用来自闪光灯的150微秒宽带光脉冲从涂覆有光吸收层（LAL）的玻璃载体基板上剥离功能性薄膜。3D有限元模型表明，在PLO期间，聚合物/LAL界面达到865 ℃，但PI的顶表面仅达到118 ℃。为了证明该工艺在柔性电子产品生产中的可行性，在聚酰亚胺基板上制造了氧化铟锌（IZO）薄膜晶体管（TFT）阵列，然后从玻璃载体上光子剥离。在PLO之前和之后的TFT迁移率为3.15 cm 2 V-1 s-1，表明在PLO期间没有显著变化。柔性TFT在机械上是坚固的，在弯曲时迁移率没有降低。PLO工艺可为大面积柔性电子产品生产提供无与伦比的高产量解决方案。
2021-08-24 cond-mat.mtrl-sci physics.app-ph
How do Quantum Effects Influence the Capacitance and Carrier Density of Monolayer MoS$_2$ Transistors?
当晶体管栅极绝缘体具有纳米级等效氧化物厚度（EOT）时，由于沟道的量子电容和电荷质心电容，栅极电容（$C_\textrm{G}$）变得小于氧化物电容（$C_\textrm{ox}$）。在这里，我们研究单层的MoS $_\textrm{2}$作为一个原型的二维（2D）通道的电容，同时考虑空间变化的潜力，电荷密度，和状态密度。在0.5 nm EOT处，单层MoS $_\textrm{2}$电容小于其量子电容，对于0.5 V和1 V之间的栅极击穿电压，将n型沟道的单栅极$C_\textrm{G}$限制在$C_\textrm{ox}$的63%和78%之间。尽管有这些限制，对于双栅极器件，单层MoS $_\textrm{2}$的导通态$C_\textrm{G}$在0.5 nm EOT时比硅的导通态大50%，在1 nm EOT时比InGaAs的导通态大三倍以上，这表明2D半导体在未来的技术节点上有望用于纳米级器件。
2023-02-14 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
Hall mobilities and sheet carrier densities in a single LiNbO$_3$ conductive ferroelectric domain wall
本研究改进 4 探针 van der Pauw 法测量了单个 LiNbO$_3$ 导电畴壁的霍尔迁移率与 2D 载流子密度，验证了霍尔电压角度依赖性及超带隙光照的影响。
2023-11-06 cond-mat.mtrl-sci physics.app-ph
Critical Evaluation of Organic Thin-Film Transistor Models
薄膜晶体管（TFT）代表用于确定材料的电荷载流子迁移率的广泛使用的工具。迁移率和其他晶体管参数（如接触电阻）通常从电气特性中提取。然而，对这种提取的参数的信任是有限的，因为它们的值取决于提取技术和基础晶体管模型。我们提出了一种技术，以建立一个选定的模型是否足以代表晶体管的操作。这种两步技术分析了一系列具有不同沟道长度的TFT的电测量。第一步通过将完整的输出和传输特性拟合到晶体管模型来提取每个单独晶体管的参数。第二步检查所提取的参数的信道长度依赖性是否与模型一致。我们证明了不同的有机TFT的半导体，接触，和几何形状不同的技术的优点。独立的晶体管设置，我们的技术一贯表明，国家的最先进的晶体管模型无法重现正确的通道长度的依赖性。我们的技术表明，当代晶体管模型需要改进的电荷载流子密度的迁移率和/或在晶体管沟道中的未补偿的电荷的考虑方面。
2018-12-20 cond-mat.mes-hall cond-mat.mtrl-sci physics.app-ph
