Threshold Logic Computing: Memristive-CMOS Circuits for Fast Fourier Transform and Vedic Multiplication
脑启发电路可以提供一种替代解决方案来实现利用逻辑门的容错和泛化能力的计算架构。在本文中，我们提出了由忆阻平均电路结合运算放大器和/或CMOS反相器组成的忆阻阈值电路结构，以实现复杂的计算电路。所开发的忆阻阈值逻辑门用于设计现代微处理器中有用的FFT和乘法电路。总的来说，所提出的阈值逻辑在各个方面都优于以前的忆阻CMOS逻辑单元，然而，表明较低的芯片面积，较低的THD和可控的泄漏功率，但相对于CMOS逻辑具有较高的功耗。
2014-11-19 cs.AR cs.ET
Generic Wave Digital Emulation of Memristive Devices
神经形态电路在生物启发的信息处理意义上模仿大脑的部分功能，以实现与生物系统相似的效率。虽然神经元有常见的数学模型，可以实现为非线性振荡电路，但它们之间突触耦合的电学表示更具挑战性。由于这种耦合强度取决于过去的学习过程，它应该包括一种记忆。我们认为，忆阻器件，这本质上是非线性电阻器与记忆，是潜在的候选人，取代神经形态电路中的突触。由于在一个复杂的神经形态电路中有大量的突触，基于这种系统的模拟的预先调查可能非常低效和耗时。灵活和实时的忆阻仿真器可以直接集成到实际电路中，可以克服这个问题。在我们的方法中，我们介绍了一个通用的忆阻仿真器的基础上波数字的原则。该仿真器具有灵活、鲁棒、高效的特点，并保持了实际器件的无源性.反过来，这也使得它可以独立于特定的应用程序进行重用。在所提出的工作中，列出了不同的数学模型以及基于物理模型的实际设备的仿真。
2017-09-20 cs.ET
Can One Design a Series of Brains for Neuromorphic Computing to solve complex inverse problems
在这篇立场论文中，我们提出了一个讨论类脑计算，特别是学习/训练算法，设计一系列的大脑与不同的记忆值，以解决复杂的不适定逆问题的基础上有限元（FE）方法。首先，讨论了类脑计算，重点讨论了属于类脑计算范畴的一类忆阻电路计算。其次，在文献[1]研究复杂忆阻电路的复杂动力学的基础上，设计了一种对忆阻电路进行训练的方法和途径，使忆阻值得到最优解。
2019-02-02 cs.ET
Memristive chaotic circuit for information processing through time
针对人脑与人工计算系统在实时感官信息处理效率上的差距，本文提出一种基于忆阻器的紧凑型混沌电路，将其纳入计算架构实现时间维度信息处理，通过单节点储备池计算验证了非线性分类及数据流处理能力。
2025-04-18 cs.ET
CMOS-Memristive Analog Multiplier Design
本文提出了一种采用CMOS-忆阻器电路的四象限模拟乘法器。目前，有大量的模拟乘法器使用电阻和CMOS晶体管。它们可以实现完美的乘法，但也有一些缺点，例如处理速度较低、功耗较高和芯片面积较大。基于忆阻器的电路被引入以解决所提到的缺点。本文以基于平方电路的电流模式四象限乘法器为框架，用忆阻器代替CMOS晶体管。利用SPICE软件对电路设计进行了仿真，分析了电路性能随温度的变化规律。所提出的电路允许更快地处理保留的数据，同时消耗更少的功率，保持乘法特性。
2019-08-27 cs.ET
Impact of Integrated Circuit Packaging on Synaptic Dynamics of Memristive Devices
忆阻器可以用作非易失性存储器（NVM）并且用于仿真神经元行为。它具有在低电阻$R_{on}$和高电阻值$R_{off}$之间切换的能力，并表现出突触动态行为，例如增强和抑制。本文对方形扁平封装忆阻器的增强和抑制进行了研究。利用实测数据和等效电路模型，比较了有无封装寄生效应的忆阻器。使用测量数据确定用于SPICE模拟的忆阻器和封装模型中的参数，以反映方形扁平封装中的忆阻器寄生效应。
2018-09-27 cs.ET
Fully analog memristive circuits for optimization tasks: a comparison
我们引入了一个李雅普诺夫函数的忆阻电路的动态，并比较忆阻器的有效性，在最小化功能，广泛使用的优化软件。我们特别研究了三类可以直接嵌入电路拓扑结构的问题，并表明忆阻器有效地尝试（快速）极值化这些泛函。
2020-09-02 cs.ET nlin.AO
Memristive oscillatory circuits for resolution of NP-complete logic puzzles: Sudoku case
忆阻器网络能够进行低功率和大规模的并行处理和信息存储。此外，它们还能够应用于大量针对移动边缘设备和低功耗计算的智能数据分析应用程序。除了存储器和传统的计算架构之外，忆阻器在电路中被广泛研究，旨在提高智能，适合以功率和面积有效的方式解决复杂问题，提供可行的解决方案，这些解决方案通常也来自活生物体的生物学原理。在本文中，忆阻电路利用振荡网络的动力学是非常流行的解决方案和NP完全逻辑难题，如著名的“数独”。更具体地，所提出的电路设计方法允许适当地使用振荡网络中的互连的优点和忆阻器的切换动态，从而产生逻辑可解的难题实例。所提出的电路的复杂性降低，其增加的可扩展性构成了其对以前的方法和广泛提出的基于SPICE的模拟的主要优点提供了一个明确的证明上述吸引人的特性的概念。
2020-02-15 cs.ET
Memristive System Design for Variable Pixel G-Neighbor Denoising Filter
图像模糊伪影是任何空间去噪滤波器的主要挑战。该伪影由给定邻域或固定大小的窗口内的异质强度贡献。选择最相似的强度（G-近邻）有助于调整具有边缘感知性质的窗口形状，并随后减少这种模糊伪影。本文提出了一种忆阻电路的设计，以实现这种可变像素的G-邻居滤波器。忆阻电路表现出并行处理能力（近实时）和神经形态架构。所提出的设计被证明是两个算法（MATLAB）和电路（SPICE）的仿真。电路设计评估的各种参数，如处理时间，制造面积使用，和功耗。去噪性能证明使用图像质量指标，如峰值信噪比（PSNR），均方误差（MSE），和结构相似性指数测度（SSIM）。自适应滤波与均值滤波相结合，均方误差平均降低约65%，峰值信噪比和信噪比分别提高近18%和12%。
2017-09-24 cs.ET
Theory of heterogeneous circuits with stochastic memristive devices
本文提出基于 Chapman–Kolmogorov 方程的异构随机忆阻电路建模方法，并用二元忆阻器—电容串联电路验证其可获得解析解。
2021-01-29 cond-mat.mes-hall cs.ET
A neuromorphic systems approach to in-memory computing with non-ideal memristive devices: From mitigation to exploitation
忆阻器件代表了用于构建神经形态电子系统的有前途的技术。除了它们的紧凑性和非易失性特征之外，它们的特征在于计算相关的物理性质，例如状态依赖性、非线性电导变化以及它们的开关阈值和电导值的内在可变性，这使得它们成为用于模拟真实突触的生物物理学的理想设备。在本文中，我们提出了一个脉冲神经网络架构，支持使用忆阻器件作为突触元件，并提出了混合信号模拟-数字接口电路，减轻其电导值的变化的影响，并利用其在开关阈值的变化，实现随机学习。通过使用在互补推挽机制中配置并与电流模式归一化器电路接口的忆阻器件对来减轻器件可变性的影响。随机学习机制是通过将突触权重的期望变化映射到从忆阻器件的固有随机行为导出的相应切换概率来获得的。我们展示了CMOS电路的特点，并提出了一个标准的神经网络手写数字分类基准的MNIST数据集的基础上的架构。我们使用行为级脉冲神经网络模拟评估在此基准上提出的方法的性能，显示由电流模式归一化器电路产生的电导变化的减少的效果，以及作为每个突触中使用的忆阻器件的数量的函数的性能的增加。
2018-07-13 cs.ET
Variability-aware Memristive Crossbars -- A Tutorial
忆阻器交叉结构由于其广泛的实际应用而成为最流行的电路结构之一。交叉开关架构可以模拟加权求和运算，称为乘加运算（MAC）。由于交叉开关的变化范围，MAC计算的误差被引入。我们将可变性大致分为三类：（1）器件到器件的变化，（2）编程非线性，以及（3）来自外围电路的变化。本教程提供了对可变性和补偿方法的深入了解，这些方法可用于在设计具有交叉杆的实际应用时减少其影响。
2022-04-20 cs.ET
Implementation of Multilayer Perceptron Network with Highly Uniform Passive Memristive Crossbar Circuits
神经计算领域的进展取决于使用比传统微处理器更有效的硬件。最近的工作表明，混合信号集成忆阻电路，特别是它们的无源（'0 T1 R'）品种，可以显着提高神经形态网络的性能，远远落后于它们的数字同行。然而，主要的障碍是相对不成熟的忆阻器技术，因此迄今为止仅展示了有限的功能。在这里，我们通过实验演示了一个隐藏层感知器分类器完全在混合信号集成硬件中的操作，该硬件由两个无源20 x20金属氧化物忆阻交叉阵列组成，与分立CMOS元件集成在一起。所展示的多层感知器网络，其复杂性几乎是以前报道的基于被动忆阻电路的功能神经形态分类器的10倍，当使用非原位训练方法时，在模拟中获得的3%内实现分类保真度。忆阻器制造技术的改进，特别是降低其I-V特性的变化，促进了成功的演示。
2017-12-04 cs.ET physics.app-ph
Learning in Memristive Neural Network Architectures using Analog Backpropagation Circuits
Nazarbayev University（纳扎尔巴耶夫大学）；King Abdullah University of Science and Technology（阿卜杜拉国王科技大学）
学习算法的片上实现将加速交叉杆阵列中的神经网络的训练。基于梯度下降运算的神经网络反向传播算法的电路级设计与实现是一个开放性问题。在本文中，我们提出了各种忆阻学习架构的模拟反向传播学习电路，例如深度神经网络（DNN），二进制神经网络（BNN），多神经网络（MNN），分层时间记忆（HTM）和长短期记忆（LSTM）。电路设计和验证是使用台积电180纳米CMOS工艺模型，和基于TiO 2的忆阻器模型。使用XOR问题、MNIST字符和Yale人脸图像数据库对系统进行了应用级验证
2018-08-31 cs.AI cs.ET
MemTorch: An Open-source Simulation Framework for Memristive Deep Learning Systems
本文提出MemTorch开源框架，通过集成PyTorch实现大规模忆阻深度学习系统仿真，重点解决器件非理想特性与外围电路协同建模问题，以提升系统准确度与可靠性。
2022-02-18 cs.ET
Metastable Memristive Lines for Signal Transmission and Information Processing Applications
忆阻器件的传统研究主要集中在非易失性信息存储和信息处理方面。在这里，我们证明了信息技术的第三个基本组成部分（信息传输）也可以与忆阻器件一起使用。为此，我们介绍了一种亚稳态忆阻电路。将亚稳态忆阻电路组合成一条线，可以获得能够将信号边沿从一个空间位置转移到另一个空间位置的架构。我们强调，所建议的传输线只采用电阻元件。此外，它们的网络（例如，Y连接的线路）具有信息处理能力。
2016-10-13 cond-mat.mes-hall cs.ET
Memristive circuits and their Newtonian models $ϕ''=F(t,ϕ,ϕ')/m$ with memory
L. O. Chua在45+年前（参见：IEEE Trans.Circuit Theory（1971）18：507 - 519以及Proc. IEEE（2012）100：1920 - 1927）关于链接电荷和通量变量的无源电路元件（称为忆阻器）的存在的报告已经被HP实验室小组在其关于这种元件的成功构造的报告（参见：Nature（2008）453：80 - 83）中证实。这引发了人们对记忆元件的极大兴趣，分析了它们不寻常的动态特性（即收缩磁滞回线，记忆效应等）。和他们的模拟器的建设。这些主题在机械工程中也很有趣，其中memdampers（或记忆阻尼器）在电子电路中扮演着与忆阻器等效的角色。在本文中，我们讨论了振荡忆阻电路的某些性质，包括那些与混合模式振荡。这种电路的数学模型可以与牛顿定律$ϕ''\!-\!F(t,ϕ,ϕ')/m=0$相关联，其中$ϕ$表示通量或电荷变量，$m$是正常数，并且非线性非自治函数$F(t,ϕ,ϕ')$包含记忆项。这进一步导致标量四阶常微分方程称为颠簸牛顿方程。在SPICE环境下，利用这些抖动方程构造了$RC$+运放仿真电路。此外，线性并联$G$-$C$和串联$R$-$L$电路与正弦输入导出匹配的$rms$值的忆阻周期电路。
2017-03-11 cs.ET math.DS
Neuro-memristive Circuits for Edge Computing: A review
Nazarbayev University（纳扎尔巴耶夫大学）；University of California Berkeley（加州大学伯克利分校）
连接到互联网的传感器网络不断增长，其产生的数据量、准确性、可变性和速度对云计算基础设施的电源管理、可扩展性和可持续性提出了挑战。在较低功率要求下提高边缘计算设备的数据处理能力可以减少云计算解决方案的若干开销。本文提供了可以集成到边缘计算设备中的神经形态CMOS忆阻架构的综述。我们讨论了为什么神经形态架构对边缘设备有用，并展示了用于边缘计算的神经忆阻电路领域的优点，缺点和开放问题。
2018-11-28 cs.AI cs.AR cs.ET
Analysis of Noise in Current Mirrors with memristive Device
通过与基本电流镜的比较，分析了CMOS忆阻器件共源共栅电流镜的噪声。通过计算机辅助设计，对不同频率和不同通道长度下的总谐波失真进行了分析。交流和直流分析的平衡和不平衡的电流镜。虽然沟道长度的变化在两个电路中具有类似的效果，但电路中的忆阻器在高频下显著降低噪声。
2018-05-19 cs.ET eess.SP
Anticipation of digital patterns
忆阻器件是一种新型的无源器件，本质上是一种具有记忆功能的电阻器。该设备可以用于新的技术应用，如神经形态计算。在本文中，我们专注于预测-一个系统的能力，以决定如何在环境中的反应，预测未来的状态。特别是，我们已经设计了一个基本的忆阻电路的数字模式的预期，这个电路是基于变形虫预测周期性发生的单极脉冲的能力。所得到的电路已通过数字仿真验证，并已实现在硬件中。对于实际实现，我们使用了Ag掺杂的TiO 2-x基忆阻器件，该器件已在硅晶片上的平面电容器结构中制造。电路的功能是通过模拟和测量。最后，通过使用图像来展示信息的预期，其中该预期电路对噪声和错误的中间信息的鲁棒性是可视化的。
2017-06-01 cs.ET
Image Edge Detection based on Swarm Intelligence using Memristive Networks
忆阻器件开发的最新进展为非布尔计算的硬件实现开辟了新的机会。为此，忆阻器件对群体智能算法的适用性使研究人员能够在硬件中解决迷宫。本文利用忆阻网络的群体智能进行图像边缘检测。首先，提出了一种基于蚁群算法的图像边缘检测算法。其次，我们利用忆阻网络实现了图像边缘检测算法。此外，我们解释了忆阻器的各种参数对实现的功效的影响。我们的研究结果表明，28%的能源相比，低功耗CMOS硬件实现的基础上随机电路的改善。此外，我们的设计占用的面积减少了5倍。
2017-02-14 cs.ET
A Hardware Friendly Unsupervised Memristive Neural Network with Weight Sharing Mechanism
忆阻神经网络（Memristive Neural Networks，MNN）是近年来研究的热点，它利用忆阻器作为神经元或突触。然而，大多数忆阻器与主流集成电路技术不兼容，并且它们在大规模下的稳定性不是很好。本文介绍了一种硬件友好的MNN电路，该电路利用数字集成电路实现忆阻特性。通过该方法，实现了发放时间依赖可塑性（STDP）和无监督学习。提出了一种权值共享机制，以弥补网络规模和硬件资源的不足。实验结果表明，该算法在保持较高识别精度和速度的同时，显著节省了硬件资源。此外，网络资源的增长速度比网络规模的增长速度要慢，这表明我们的方法在实现大规模神经形态网络方面具有潜力。
2019-01-01 cs.ET cs.NE
Asymptotic behavior of memristive circuits
忆阻器的兴趣已经上升，由于其可能的应用程序作为存储器单元和计算设备与CMOS的组合。这部分是由于它们的非线性动力学，以及对电路拓扑结构的强烈依赖。我们提供的证据表明，纯忆阻电路也可以用于计算目的。在本文中，我们表明，多项式李雅普诺夫函数的记忆参数存在的情况下，直流控制忆阻器。这样的李雅普诺夫函数可以用二进制变量渐近近似，并映射到二次组合优化问题。这也显示了忆阻电路和Hopfield-Little模型之间的直接平行。在埃尔多斯-雷尼随机电路的情况下，我们数值表明，投影仪的矩阵元素的分布可以大致近似高斯分布，它的规模与元素的数量的平方根倒数。这提供了一个近似的，但与无序系统的物理学，特别是平均场自旋玻璃的直接联系。利用这一点以及由电路的回路空间上的投影仪操作员控制交互的事实。我们估计的近似李雅普诺夫函数的稳定点的数量，并提供了一个缩放公式作为上限的电路拓扑结构。
2019-08-07 cond-mat.dis-nn cs.ET physics.app-ph
Fuzzy Membership Function Implementation with Memristor
神经模糊系统是一种类似于人类对自然界不精确数据进行操作和决策的网络。本文提出了实现的基本模块的神经模糊系统的隶属函数（MF），实现为一个模拟电子硬件。忆阻交叉阵列被用作建议MF模拟电路的架构。忆阻交叉开关电路的主要优点是与另一模拟替代方案相比的尺寸、能量效率和容错。采用忆阻器的MS模型进行交叉SPICE仿真，结果证实了所提出电路的性能和突出优点。
2018-05-17 cs.ET
Memristive Learning Cellular Automata: Theory and Applications
忆阻器是一种新型的非易失性器件，能够在同一个物理位置上实现存储和处理能力的结合。其纳米尺度的尺寸和低功耗使得能够进一步设计各种纳米电子处理电路和相应的计算架构，如存储器中的neuromorhpic，非常规，利用忆阻器的优点的可能方法之一是将它们与元胞自动机（CA）相结合.CA构成了一种著名的非冯·诺依曼计算体系结构，该体系结构基于简单的相同单元形成N维网格的局部互连。这些局部互连允许全局和复杂现象的出现。我们提出了CA原始定义与基于忆阻器的实现相结合的混合，并且更具体地，我们专注于忆阻学习细胞自动机（MLCA），其也具有使用简单的相同互连单元并利用忆阻器器件固有可变性的学习能力。通过一系列SPICE仿真，证明了该算法的鲁棒性和有效性。
2020-03-16 cs.ET
Memristive Ising Circuits
提出由带记忆随机二值电阻构成的周期驱动忆阻电路，可实现相邻自旋间铁磁与反铁磁相互作用共存，并由状态概率提取参数、重构 Ising Hamiltonian。
2022-10-09 cond-mat.mes-hall cond-mat.stat-mech cs.ET
Hierarchical Temporal Memory using Memristor Networks: A Survey
本文提出了一个调查，目前可用的硬件设计实现的人类皮层启发的算法，分层时间记忆（HTM）。在这篇综述中，我们专注于最先进的忆阻HTM的实现和相关的HTM应用的进展。随着边缘计算的出现，HTM可以成为实现片上近传感器数据处理的潜在算法。提供了模拟忆阻电路实现与数字和混合信号解决方案的比较。忆阻HTM的数字实现对性能指标，如处理速度，减少片上面积和功耗的优势进行了讨论。还讨论了忆阻HTM的局限性和开放性问题，如设计可扩展性，寄生电流，泄漏，寄生效应，缺乏模拟学习电路的实现和与CMOS电路集成的忆阻器件的不可靠性。
2018-05-08 cs.AR cs.ET
An Enhanced Lumped Element Electrical Model of a Double Barrier Memristive Device
神经形态电路的大规模并行方法导致解决复杂问题的有效方法。事实证明，具有连续电阻范围的阻变器件是这种应用的潜在候选者。这些器件是忆阻系统-具有记忆的非线性电阻器。它们是用纳米技术制造的，因此制造过程中的参数扩散可能会加剧可重复的分析。这个问题使得忆阻器件的仿真模型有价值。基于器件分布式模型的动态Monte-Carlo模拟可用于理解潜在的物理和化学现象。然而，这样的模拟是非常耗时的，既不方便调查的整个电路，也不方便实时应用，例如仿真的目的。相反，设备的集中模型可以分别用于快速仿真和实时应用。介绍了一种基于变价机制（VCM）的双势垒忆阻器件（DBMD）的增强电学模型，该器件具有连续的电阻范围。该器件由夹在隧道势垒和肖特基接触之间的超薄忆阻层组成。引入的模型通过使用常用的电路仿真工具实现非常快速的仿真，同时保持物理上有意义的参数。基于分布式模型和实验数据的动力学Monte-Carlo模拟已被用作验证集中模型的参考。
2017-01-19 cs.ET physics.ins-det
A Memristive Based Design of a Core Digital Circuit for Elliptic Curve Cryptography
本文提出一种基于Pt/TaOx/Ta忆阻器与CMOS晶体管的混合电路，用于设计椭圆曲线密码学中有限域乘法器的核心XAX-Module，Cadence仿真表明其在面积、延迟和功耗上均高效。
2025-04-04 cs.CR cs.ET
A geographically distributed bio-hybrid neural network with memristive plasticity
在整个进化过程中，大脑已经掌握了通过相互连接的尖峰神经元网络处理现实世界输入的艺术。由于突触的可塑性，它已经成为将神经元之间的信号传递与记忆存储和计算相结合的关键元素。电子学已经在通过神经形态电路和具有纳米级忆阻器的突触来模拟神经元方面迈出了重要的一步，但是将它们在异构生物启发和生物混合架构中互连的新应用才刚刚开始实现。在大脑启发的架构中使用忆阻技术来计算或感测生物神经元的尖峰活动8只是最近的例子，然而，通过可塑性驱动的突触元件将大脑和电子神经元互连至今仍处于想象的领域。在这里，我们展示了一个生物混合神经网络（bNN）的忆阻器作为“突触”之间的大鼠神经电路和超大规模集成电路神经元。两个基本的突触，从人工到生物（ABsyn）和从生物到人工（BAsyn），通过互联网相互连接。bNN扩展到整个欧洲，打破了自然大脑网络中存在的空间边界，并为新的地理分布和不断发展的架构奠定了基础：神经电子互联网（IoN）。
2017-09-13 cs.ET
Future Large-Scale Memristive Device Crossbar Arrays: Limits Imposed by Sneak-Path Currents on Read Operations
基于忆阻器件的无源交叉开关阵列在交叉点上为未来的高密度和非易失性存储器带来了巨大的希望。当今基于忆阻器件的交叉开关面临的最重大挑战是潜路径电流的问题。在这篇论文中，我们研究了一种具有本征整流特性的忆阻器件，以抑制交叉杆阵列中的潜路径电流。该设备模型是在Verilog-A语言实现的，并进行了模拟，以匹配设备的特点，在文献中很容易找到。然后，我们系统地评估大规模的交叉阵列的读操作性能，利用我们提出的模型在读裕度和功耗方面，同时考虑不同的交叉尺寸，互连电阻值，HRS/LRS（高阻态/低阻态）值，整流比和不同的读取方案。本研究的结果是了解读取裕度，功耗，读取方案之间的权衡，最重要的是为电路设计人员提供了一个指导方针，以提高基于存储器的交叉开关结构的性能。此外，本征整流忆阻器件模型与其他忆阻器件模型的读操作性能的比较进行了研究。
2015-07-08 cs.ET
Intrinsic Neuro-Synaptic Spiking Dynamics and Resonance in Memristive Networks
University of Sydney（悉尼大学）
研究揭示忆阻网络在直流和交流输入下产生类似生物神经系统的脉冲动力学，通过数学和数值方法分析其内在和涌现动力学，发现输入频率匹配网络动力学时间尺度时出现非线性共振，最佳计算频率在共振前的最大频率前。
2026-04-27 cond-mat.dis-nn cs.ET
SPICEprop: Backpropagating Errors Through Memristive Spiking Neural Networks
University of Michigan（密歇根大学）
我们提出了一个完全忆阻脉冲神经网络（MSNN）的新型忆阻神经元训练通过时间（BPTT）的学习规则。梯度下降直接应用于使用模拟SPICE电路模型设计的忆阻集成激发（MIF）神经元，其产生不同的去极化、超极化和复极化电压波形。突触权重由BPTT使用MIF神经元模型的膜电位来训练，并且可以在忆阻交叉杆上处理。MIF神经元模型的自然尖峰动态是完全可微的，消除了对脉冲神经网络文献中普遍存在的梯度近似的需要。尽管直接在SPICE电路模型上训练增加了复杂性，但我们在MNIST测试数据集上实现了97.58%的准确率，在Fashion-MNIST测试数据集上实现了75.26%的准确率，这是所有完全MSNN中准确率最高的。
2022-03-10 cs.AI cs.ET cs.NE
Self-organizing memristive nanowire networks with structural plasticity emulate biological neuronal circuits
作为人工突触，两端忆阻器件被认为是实现人工神经网络的基本构建块。采用自上而下的方法组织成大型阵列，传统交叉结构中的忆阻器件展示了用于监督和无监督学习的脑启发计算的实现。已经提出了使用由许多相互作用的纳米部分组成的非常规系统的替代方法，用于实现生物学上合理的架构，其中涌现的行为源于类似于生物神经回路的复杂性。然而，这些系统无法证明突触功能的生物现实实现与输入信号的时空处理类似于我们的大脑。在这里，我们报告了基于自组装和高度互连的纳米线（NW）网络的生物灵感的纳米结构的涌现突触行为实现了自下而上的方法。该系统的工作原理是基于组成网络的忆阻纳米线和纳米线结之间的相互电化学相互作用，并根据输入刺激调节其连通性。该系统的功能连接被证明是负责heterosynaptic可塑性，实验证明，并在多终端配置，其中两个神经元终端之间的突触通路的形成是负责突触强度的变化，也在非刺激终端建模。这些结果突出了纳米线忆阻架构的能力，用于构建基于复杂网络的大脑启发的智能系统，该复杂网络能够物理计算来自多终端输入的信息。
2019-09-05 cond-mat.dis-nn cond-mat.mtrl-sci cs.ET
Experimental Body-input Three-stage DC offset Calibration Scheme for Memristive Crossbar
在神经形态电路中同时读取多个ReRAM会增加功耗并限制可扩展性。当读出电路的偏移电压明显更大时，施加小的干扰读脉冲是徒劳的尝试。本文提出了一个三阶段的校准方案，以校准跨行的忆阻交叉的直流失调电压的实验验证。所提出的方法是基于偏置的缓冲器的差分对MOSFET之一的体端子通过一系列的级联电阻器组安排在三个阶段：粗，细和精细的阶段。该电路采用130 nm CMOS工艺设计，其上集成了基于OxRAM的二值忆阻器，并设计了专用的PCB和其他辅助电路板进行测试。实验结果验证了该方法的有效性，该方法仅受失配和电噪声的限制。
2021-03-03 cs.ET eess.SP
Probabilistic Memristive Networks: Application of a Master Equation to Networks of Binary ReRAM cells
近年来，使用非确定性电路元件的可能性已经获得了显著的关注。其电路的建模和仿真需要新的方法，因为现在无法精确预测电路在任意时刻的状态。一般来说，这些电路应该用概率来描述，电路变量应该平均计算，相关函数应该用来探索变量之间的相互关系。在本文中，我们使用，为第一次，主方程来分析网络组成的概率二元忆阻器。解析解的主方程的情况下，相同的忆阻器连接在串联和并联被found. We的分析结果的补充，数值模拟的结果，扩展我们的研究结果超出了相同的忆阻器的情况。本文提出的方法有利于概率/随机电子电路的发展和推进其实际应用。
2020-12-04 cond-mat.mes-hall cond-mat.mtrl-sci cs.ET
Implementation of Multiple-Step Quantized STDP Based on Novel Memristive Synapses
本研究设计了由4忆阻器2电阻构成的新型SNN忆阻突触，可实现兴奋性/抑制性切换及无额外信号处理的赫布/反赫布训练，搭配时钟方波脉冲方案提升神经元电路鲁棒性，结合含非线性焦耳效应的忆阻器模型仿真验证，为神经形态边缘计算设备研发提供启发。
2023-08-28 cs.ET cs.SY eess.SY
Device Variability Analysis for Memristive Material Implication
当前，忆阻器装置遭受装置之间以及周期与周期之间的可变性。在这项工作中，我们研究了设备的变化对忆阻材料的影响。不同的参数和变量的新的约束解析推导和广泛的仿真结果相比，涵盖单门和1T1R交叉结构。我们表明，基于开关条件的静态分析不足以对器件变异性进行鲁棒性的总体评估。此外，我们概述的参数范围内的IMMPERGATE预测产生正确的输出值。我们的研究表明，阈值电压是最关键的参数。这项工作有助于科学家和工程师更好地理解设计可靠的基于IMPLY的计算单元的陷阱，并更轻松地设计它们。此外，这些分析可以用于确定某个忆阻器技术是否适合于实现基于IMPLY的电路和系统。
2021-01-18 cs.ET
Stochastic models of memristive behavior
本文研究了忆阻器件中记忆与随机信号处理的相互作用，提出了同时表现动态迟滞和随机共振的单一忆阻器件模型，并探讨了相关噪声的协同效应及脏迟滞圆整现象。
2024-07-31 cs.ET physics.class-ph
A Fully Memristive Spiking Neural Network with Unsupervised Learning
University of Michigan（密歇根大学）；University of Western Australia（西澳大学）
我们提出了一个完全忆阻的脉冲神经网络（MSNN）的物理可实现的忆阻神经元和忆阻突触实现无监督的尖峰时间依赖可塑性（STDP）的学习规则。该系统是完全忆阻的，因为神经元和突触动力学都可以通过使用忆阻器来实现。该神经元使用SPICE级忆阻集成和激发（MIF）模型实现，该模型由实现不同去极化、超极化和复极化电压波形所需的最少数量的电路元件组成。所提出的MSNN唯一地实现STDP学习，通过使用来自突触上的电压波形变化的忆阻突触中的累积权重变化，所述电压波形变化在训练过程中由突触前和突触后尖峰电压信号引起。两种类型的MSNN架构进行了研究：1）一个生物合理的记忆检索系统，和2）多类分类系统。我们的电路仿真结果验证了MSNN的无监督学习的有效性，通过复制生物记忆检索机制，并实现了97.5%的准确率在4-模式识别问题在一个大规模的歧视MSNN。
2022-03-10 cs.AI cs.ET cs.NE
Accurate Emulation of Memristive Crossbar Arrays for In-Memory Computing
存内计算是新兴的非冯·诺依曼计算范例，其中通过利用存储器设备的物理属性在存储器中执行某些计算任务。诸如相变存储器（PCM）之类的忆阻器件（其中根据它们的电导水平来存储信息）特别适合于存内计算。特别地，忆阻器件在以交叉开关配置组织时可以用于通过利用基尔霍夫电路定律来执行矩阵-向量乘法运算。为了探索这种存内计算核在诸如深度学习的应用中以及用于系统级架构探索的可行性，非常期望开发捕获忆阻器件的关键物理属性的精确硬件仿真器。在这里，我们提出了一个这样的PCM仿真器，并通过实验验证它使用的PCM原型芯片的测量。此外，我们提出了一个应用程序的仿真器的神经网络推理，我们的仿真器可以捕捉到约400,000 PCM设备的电导演变非常好。
2020-04-07 cs.ET
On-Chip Error-triggered Learning of Multi-layer Memristive Spiking Neural Networks
类脑计算的最新突破表明，局部形式的梯度下降学习与脉冲神经网络（SNN）和突触可塑性是兼容的。虽然SNN可以使用神经形态VLSI可扩展地实现，但仍然缺少可以使用梯度下降原位学习的架构。在本文中，我们提出了一种具有在线三进制权重更新的局部、基于梯度、错误触发的学习算法。该算法使在线训练的多层SNN与忆阻神经形态硬件表现出较小的损失的性能相比，与最先进的。我们还提出了一个硬件架构的忆阻交叉阵列的基础上执行所需的向量矩阵乘法。必要的外围电路，包括突触前，突触后和写电路所需的在线培训，已被设计在亚阈值制度的标准180纳米CMOS工艺的节能。
2020-11-21 cs.ET cs.NE
Feature extraction without learning in an analog Spatial Pooler memristive-CMOS circuit design of Hierarchical Temporal Memory
Nazarbayev University（纳扎尔巴耶夫大学）
分层时间记忆（HTM）是一种神经形态算法，它模拟类似于新皮质工作原理的稀疏性、分层性和模块性。特征编码是生成稀疏二值模式的重要步骤。这种稀疏性是由HTM初始化阶段的二进制权重和随机权重分配引入的。我们提出了另一种确定性方法的HTM初始化阶段，它连接HTM的权重的输入数据，并保持自然稀疏的输入信息。此外，我们介绍了硬件实现的确定性方法，并将其与传统的HTM和现有的硬件实现。我们测试所提出的方法的人脸识别问题，并表明它优于传统的HTM方法。
2018-03-14 cs.AI cs.AR cs.ET
A Memristive Synapse for Online STDP Learning and Inference in SNNs
Universitat Politècnica de Catalunya - BarcelonaTech (UPC)（加泰罗尼亚理工大学）
本文提出一种全模拟忆阻突触电路，实现SNN在线STDP学习，无需外部控制，仿真验证了电导适应与神经元特化。
2026-09-15 cs.AR cs.ET cs.NE
Memristive Threshold Logic Circuit Design of Fast Moving Object Detection
Griffith University（格里菲斯大学）；Enview Research and Development Laboratories（Enview研发实验室）；Nazarbayev University（纳扎尔巴耶夫大学）
运动物体的实时检测涉及模板图像中的特征的记忆以及它们与测试图像中的特征的比较。在高采样率下，这样的技术面临高算法复杂度和组件延迟的问题。我们提出了一种新的基于阻变的阈值逻辑单元，它对模板图像的像素进行编码。该单元包括分压器电路，该分压器电路对布置在单节点阈值逻辑网络中的忆阻器的电阻进行编程，并且使用CMOS反相器门将输出编码为二进制值。当测试图像被施加到模板编程的单元时，各个像素中的失配被视为单元的输出电压的变化。与CMOS等效实现相比，该单元在面积、漏电流、功耗和延迟等方面都有明显的改善。
2014-10-06 cs.AR cs.CV cs.ET
A memristive deep belief neural network based on silicon synapses
针对传统忆阻器良率低、电导态有限的问题，研究人员用CMOS工艺制备硅浮栅忆阻突触，构建忆阻深度置信神经网络，在MNIST数据集上实现97.05%的识别准确率，能效远高于GPU。
2023-07-21 cond-mat.dis-nn cond-mat.mtrl-sci cs.ET
Energy-Efficient Approximate Full Adders Applying Memristive Serial IMPLY Logic For Image Processing
提出四种基于忆阻串行 IMPLY 逻辑的近似全加器，减少计算步骤与能耗，并在8位加法器和图像处理应用中验证其精度与可用性。
2025-10-03 cs.ET eess.IV
A recipe for creating ideal hybrid memristive-CMOS neuromorphic computing systems
Bielefeld University（比勒费尔德大学）；University of Zurich（苏黎世大学）；ETH Zurich（苏黎世联邦理工学院）
忆阻器件技术的发展已经达到了成熟的水平，使得能够设计复杂且大规模的混合忆阻-CMOS神经处理系统。这些系统为实现用于机器学习和数据分析问题的新型存内计算架构提供了有前途的解决方案。我们认为，它们也是集成神经形态电子电路的理想构建模块，适用于超低功耗大脑启发的感觉处理系统，从而为始终在线的边缘计算和物联网（IoT）应用提供创新解决方案。在这里，我们提出了一个基于设计策略和计算原理的方法来创建这样的系统，这些设计策略和计算原理受到哺乳动物大脑中使用的设计策略和计算原理的启发。我们列举的规格和性能的忆阻器件需要支持始终在线学习的类脑计算系统，并尽量减少其功耗。最后，我们讨论了在什么情况下，这样的神经形态系统可以补充传统的处理，并强调了利用的忆阻器件和CMOS电路的物理连接到他们的重要性。
2019-12-11 cond-mat.mtrl-sci cs.ET cs.LG
Towards Hardware Implementation of Double-Layer Perceptron Based on Metal-Oxide Memristive Nanostructures
构建和训练原则已被提出和测试的人工神经网络的基础上，具有双极电阻开关（忆阻）效应的金属氧化物薄膜纳米结构。神经网络的实验电路被实现为一个双层感知器，其权值矩阵由32个忆阻器件组成。网络训练算法考虑了忆阻纳米结构的参数的技术变化。尽管权重矩阵的大小有限，但所开发的神经网络模型具有良好的可扩展性，能够解决非线性分类问题。
2017-11-03 cs.ET physics.app-ph
XbarSim: A Decomposition-Based Memristive Crossbar Simulator
本文提出开源电路级仿真器 XbarSim，采用 LU 分解求解忆阻交叉阵列节点方程，支持寄生效应与输入批处理，并在多种阵列规模上较 HSPICE 实现数量级加速。
2024-10-25 cs.ET cs.NA math.NA
Fused-MemBrain: a spiking processor combining CMOS and self-assembled memristive networks
针对数据处理增长需求，提出结合CMOS与自组装忆阻网络的Fused-MemBrain脉冲处理器，受高尔基合胞体理论启发，模拟其与脉冲神经网络接口，可替代突触降低面积并增强并行计算能力。
2024-11-28 cs.ET
Semi-Trained Memristive Crossbar Computing Engine with In-Situ Learning Accelerator
设备上的智能最近受到了极大的关注，因为它提供了本地数据处理和低功耗。在这项研究中，提出了一种用于集成在交叉结构中的阈值电流忆阻器的器件上训练电路。此外，映射到完全训练和半训练交叉的突触权重的替代方法进行了研究。在半训练交叉开关中，忆阻器的受限子集被调谐，并且忆阻器的剩余子集不被编程。与完全编程的交叉开关相比，这转化为最佳的资源利用率和功耗。半训练交叉结构适用于广泛的一类神经网络。使用极端学习机进行系统级验证，用于二项式和多项式分类。当在IBM 65 nm节点中实现时，单个4x 4层网络的总功率估计为~ 42.16uW，面积估计为26.48um x 22.35um。
2018-08-22 cs.ET
Effects of Memristors on Fully Differential Transimpedance Amplifier Performance
物联网（IoT）技术和应用的进步需要高效的低功耗电路和架构来维持和提高日益增长的数据处理系统的性能。忆阻电路和用忆阻器替代能耗器件是一种很有前途的解决方案，以减少芯片面积和功耗的架构。在本文中，我们提出了一种CMOS忆阻全差分跨导放大器，并评估忆阻器对放大器性能的影响。采用180 nm CMOS工艺对全差分放大器进行了仿真，在1 pF负载下，全差分放大器具有5.3- 23 MHz带宽和2.3- 5.7 k $Ω$跨谐增益。我们比较了基于忆阻器的放大器与传统的架构。给出了增益、频率响应、线性范围、功耗、面积、总谐波失真和性能随温度的变化。
2018-05-20 cs.ET
Stochastic behaviour of an interface-based memristive device
多年来，已经提出了大量的仿真模型来模拟忆阻器件的电行为。这些模型要么基于复杂的数学公式，不考虑负责实际开关动态的物理和化学过程，要么基于多物理空间分辨方法，包括现实世界忆阻器件的固有随机行为，但计算非常昂贵。与现有的模型相比，我们提出了一个计算成本低和强大的空间1D模型模拟接口型忆阻器件。该模型有效地结合了实验中观察到的随机行为，可以很容易地转移到电路仿真框架。的离子传输，负责的电阻开关行为，建模使用动力学云在一个细胞计划。计算得到的电流-电压特性，使用该模型显示出良好的协议与实验结果。
2021-10-31 cond-mat.mtrl-sci cs.ET
