arXiv 0901.40812009-01-26cs.AR

自适应FPGA NoC-based结构的多光谱图像相关

Adaptive FPGA NoC-based Architecture for Multispectral Image Correlation

Linlin Zhang, Anne Claire Legrand, Virginie Fresse, Viktor Fischer

摘要：

基于片上网络（Network-on-Chip，NoC）方法的自适应FPGA结构被用于多光谱图像相关。该架构必须包含几个距离算法，这取决于光谱图像的特性和认证的精度。对距离算法的分析是基于算法的复杂度、结果精度、执行时间和实现的适应性。本文在一个光谱数据库上对这些距离计算算法进行了比较。讨论了RGB算法的实现结果。

英文摘要：

An adaptive FPGA architecture based on the NoC (Network-on-Chip) approach is used for the multispectral image correlation. This architecture must contain several distance algorithms depending on the characteristics of spectral images and the precision of the authentication. The analysis of distance algorithms is required which bases on the algorithmic complexity, result precision, execution time and the adaptability of the implementation. This paper presents the comparison of these distance computation algorithms on one spectral database. The result of a RGB algorithm implementation was discussed.

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

阅读原文

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

本文内容

摘要英文摘要相关论文

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

继续探索

相关论文

揭秘 FPGA 硬核 NoC 性能

Demystifying FPGA Hard NoC Performance

本文系统评估 Versal FPGA 中硬化 NoC 的性能与设计权衡，揭示其在多 SLR 场景的资源和时序收益，以及流量、布局和编译器导致的局限。

2025-03-13cs.AR

用于图像分析应用的基于FPGA的时分复用NoC的评估和设计空间探索

Evaluation and Design Space Exploration of a Time-Division Multiplexed NoC on FPGA for Image Analysis Applications

本文的目的是提出一种适用于图像分析应用的现场可编程门阵列（FPGA）的胖树片上网络结构。传统的片上网络（Network on Chip，NoC）并不适合大数据量的低功耗应用。相反，点对点通信是根据算法要求设计的，但它们在资源和线路方面是昂贵的。我们提出了一个专用的通信架构的图像分析算法。这种通信机制是一种通用的NoC基础设施，专用于高速图像处理应用，混合了电路交换和分组交换通信。完整的架构集成了两个专用的通信架构和可重用的IP块。通信基于NoC概念，以支持大量数据和数据类型所需的高带宽。

2010-02-09cs.AR

少有人走的路：面向FPGA的感知拥塞片上网络布局与分组路由

The Road Less Traveled: Congestion-Aware NoC Placement and Packet Routing for FPGAs

University of Toronto（多伦多大学）

本研究针对FPGA的片上网络拥塞问题，在开源CAD工具VPR中融入拥塞建模、转弯模型路由、SAT路由建模及强化学习智能体优化，显著降低了NoC拥塞并缩短了线长。

2026-08-19cs.AR

大规模并行加速器GRVI FPGA Phalanx

GRVI Phalanx: A Massively Parallel RISC-V FPGA Accelerator Accelerator

GRVI是一款FPGA高效的RISC-V RV 32 I软处理器。Phalanx是一个并行处理器和加速器阵列框架。处理器和加速器组形成共享内存集群。集群通过300位宽的Hoplite NOC相互连接，并与极高带宽的I/O和存储设备互连。Kintex UltraScale KU 040系统示例具有400个RISC-V内核、100，000 MIPS的峰值吞吐量、600 GB/s的峰值共享内存带宽、700 Gbps的NOC平分带宽，并且使用13 W。

2016-06-03cs.AR

云中FPGA多租户的架构支持

Architecture Support for FPGA Multi-tenancy in the Cloud

云部署现在越来越多地将FPGA加速器作为虚拟实例的一部分。虽然FPGA本质上仍然是单租户的，但对硬件加速的需求不断增长将不可避免地导致对支持FPGA多租户的方法和架构的需求。在本文中，我们提出了一个架构，支持空间共享的FPGA设备之间的多个租户在云中。该架构实现了一个片上网络（NoC）设计的快速数据移动和低硬件占用。在Xilinx Virtex Ultrascale+上对所提出的架构进行原型设计，证明了片上数据移动的最大频率接近规格，虚拟实例访问硬件加速器的吞吐量也很高。与单租户部署相比，我们展示了类似的性能，同时提高了FPGA利用率（我们的案例研究实现了6倍的FPGA利用率），这是虚拟化的主要目标之一。总体而言，我们的NoC互连实现了比最先进技术高出约2倍的最大频率和25.6 Gbps的带宽。

2020-06-14cs.AR

基于FPGA的加速器与片上多处理器的可扩展轻量集成

Scalable Light-Weight Integration of FPGA Based Accelerators with Chip Multi-Processors

现代多核系统正在从同构系统迁移到基于加速器计算的异构系统，以克服性能和功率墙的障碍。在这种趋势下，基于FPGA的加速器由于其出色的灵活性和低设计成本而变得越来越有吸引力。在本文中，我们提出了基于FPGA的多加速器和芯片多处理器（CMP）通过片上网络（NoC）连接之间的高效接口的架构支持。分布式分组接收器和分层分组转发器被设计成在重任务负载下保持可扩展性并减少关键路线延迟。还提出了一种专用的加速器链接机制，以促进加速器之间的FPGA内数据重用，从而规避FPGA和处理器之间的禁止通信开销。为了评估所提出的架构，一个完整的系统仿真与可编程性的支持使用FPGA原型。实验结果表明，该体系结构具有高性能、轻量级和可扩展性等特点。

2020-09-03cs.AR

更多相关论文收起更多论文

RAD-Sim：新型可重构加速器件的快速体系结构探索

RAD-Sim: Rapid Architecture Exploration for Novel Reconfigurable Acceleration Devices

随着现场可编程门阵列（FPGA）容量的持续增长以及它们被纳入到新的环境中，例如嵌入式系统，我们已经见证了一类超越传统FPGA架构的新型可重构加速器件（RAD）的引入。这些器件将可重新配置的结构与粗粒度的域专用加速器块相结合，所有加速器块都通过高性能分组交换片上网络（NoC）连接，以实现高效的系统范围通信。然而，我们缺乏必要的工具来有效地探索RAD的巨大设计空间，研究其不同组件之间的复杂交互，并评估各种设计选择的组合。在这项工作中，我们开发的RAD-Sim，一个周期级的架构模拟器，允许快速的应用程序驱动的探索新的RAD的设计空间。为了展示RADSim的功能，我们在RAD实例上映射和模拟了最先进的深度学习（DL）推理覆盖，该RAD实例包含FPGA结构和复杂的硬矩阵向量乘法引擎，通过系统范围的NoC进行通信。通过这个例子，我们展示了RAD-Sim如何帮助架构师量化更改特定架构参数对端到端应用程序性能的影响。

2023-01-12cs.AR

HyNoC：一种用于FPGA上分布式VLIW计算的混合电路交换/虫洞片上网络

HyNoC: A Hybrid Circuit-Switch/Wormhole Network-on-Chip for Distributed VLIW Computing on FPGA

研究针对FPGA上基于VLIW处理器核心的分布式计算系统，提出HyNoC架构，结合电路交换路径建立与虫洞数据传输，采用源路由，介绍其设计原理等，通过Verilator协同仿真展示优势，RTL实现开源。

2026-07-07cs.ARcs.DC

NoC-based可重构系统的虚拟化体系结构

Virtualization Architecture for NoC-based Reconfigurable Systems

我们提出了一个基于片上网络的可重构系统的虚拟化架构。这项工作的动机是开发一个面向服务的架构，包括部分可重构区域作为服务（PRRaaS）和处理元素作为服务（PEaaS）的软件应用程序。根据软件应用的需求，可以通过在FPGA中重新配置PRR的逻辑资源来按需创建新的PE，而配置的PE也可以被虚拟化以同时支持多个应用任务。因此，这种包括门级虚拟化和PE级虚拟化的两级虚拟化机制使得SoC能够动态地适应变化的应用需求。因此，可以执行更多的软件应用，并且可以进一步增强系统性能。

2015-08-28cs.ARcs.OS