Demonstrator of the Belle II Online Tracking and Pixel Data Reduction on the High Level Trigger System
未来的Belle II实验将采用基于计算机农场的数据简化系统来读取其最内层的探测器，这是一种基于DEPFET技术的硅探测器，具有像素读出功能。通过在像素探测器传感器上定义一组感兴趣区域（ROI），然后只记录ROI内像素的数据，可以拒绝大部分背景命中。通过将外部跟踪器（由线室包围的4层双面硅条检测器）中检测到的带电轨迹外推回PXD，在逐个事件的基础上定义ROI。在高电平触发器（HLT）上实时重建轨迹。然后基于ROI信息读出像素检测器。今年早些时候在DESY（德国汉堡）对这种架构的演示进行了梁测试。演示器在电子束中运行，电子束的动量在2-6 GeV/c范围内，典型触发率为几kHz，磁场强度高达1 T。该演示器由一个像素传感器和4个硅条传感器组成，以5层结构排列，模仿Belle II顶点探测器。探测器读数是完整Belle II DAQ + HLT链的缩小版。演示器用于检测粒子，实时重建轨迹，识别PXD平面上的ROI并记录PXD数据。我们描述的要求和最终系统的架构与演示所获得的结果。
2015-04-02 physics.ins-det
Development of Deep Neural Network First-Level Hardware Track Trigger for the Belle II Experiment
针对Belle II实验因束流本底升高导致触发率过高、限制亮度提升的问题，开发了基于FPGA、采用简化自注意力架构的DNN硬件径迹触发，降低触发率的同时提升了信号径迹效率，保障系统长期运行能力。
2025-10-03 hep-ex physics.ins-det
A neural network z-vertex trigger for Belle II
我们基于神经网络方法提出了Belle II实验的跟踪触发器概念，该触发器能够在第一级触发器的延迟内重建事件顶点的z（纵向）位置。因此，触发器将能够抑制来自相互作用区域之外的事件的大部分主导背景。触发器使用来自Belle II的中央漂移室（CDC）在极角和方位角以及横向动量（扇区）中的窄锥内的命中的漂移时间信息，并且估计z顶点而无需明确的轨道重建。跟踪触发器的预处理基于标准CDC触发器提供的跟踪信息。它从2D（$r - φ$）磁道查找器获取输入，从CDC的立体声线路添加信息，并在CDC中为给定事件中的每个磁道查找适当的扇区。在每个扇区内，相关轨道的z顶点由专门的神经网络估计，连续输出对应于缩放的z顶点。神经网络的输入值是根据CDC的线命中计算的。
2015-02-11 hep-ex physics.ins-det
Design of the Global Reconstruction Logic in the Belle II Level-1 Trigger system
本文介绍 Belle II 一级触发系统的 Global Reconstruction Logic 设计，说明其如何融合四个子触发系统信息并实现径迹、匹配和低多重数事件识别。
2025-03-04 hep-ex physics.ins-det
Low Latency Neural Networks using Heterogenous Resources on FPGA for the Belle II Trigger
Belle II触发系统的主要组成部分之一是神经网络触发器。它的任务是估计在实验漂移室中观察到的z-顶点粒子径迹。触发器在FPGA上实现，以确保操作期间的灵活性并利用其IO功能。同时，实现必须在几百纳秒内估计顶点以满足实验的要求。在第一次碰撞期间，该触发器的第一个版本是可操作的。虽然它能够估计顶点，但它在可能的吞吐量和时序收敛方面存在一些缺点。这些都是这项工作的重点，它修改了原来的设计，允许两个网络并行运行，减少路由拥塞。我们进行了重调度的乘法和累加，这是在这样的网络中的基本操作。原设计试图尽可能多地并行化，而重调度则试图通过重用处理模块来减少并行数据传输的数量。这样，DSP的资源消耗减少了40%。为了通过并行操作额外的网络来进一步提高吞吐量，我们研究了用于乘法和累加操作的SRAM-LUT和DSP的平衡使用。利用找到的平衡比率，触发器能够在所需的延迟内在目标FPGA上并行操作两个神经网络。
2019-10-30 hep-ex physics.ins-det
A z-Vertex Trigger for Belle II
Belle II实验将于2016年在升级后的SuperKEKB对撞机上投入运行。SuperKEKB设计用于提供瞬时亮度$\mathcal{L}=8\times10^{35}\,\mathrm{cm}^{-2}\,\mathrm{s}^{-1}$。因此，该实验将不得不应对比其前身Belle更大的机器背景，特别是来自相互作用区域之外的事件。我们提出了一个跟踪触发器的概念，基于神经网络的方法，这是能够抑制大部分的这种背景下重建的$z$（纵向）的事件顶点的位置内的延迟的第一级触发。触发器使用来自Belle II的中央漂移室（CDC）的在极角和方位角以及横向动量（“扇区”）中的窄锥内的命中信息，并且估计$z$ -顶点而无需明确的轨道重建。跟踪触发器的预处理基于标准CDC触发器提供的跟踪信息。它从2D轨道查找器获取输入，从CDC的立体声线路添加信息，并在CDC中为每个轨道查找适当的扇区。在扇区内，通过专门的神经网络估计$z$ -顶点，其中来自CDC的漂移时间作为输入，并且连续输出对应于缩放的$z$ -顶点。神经算法将在可编程硬件中实现。为此，将使用Virtex 7 FPGA板，该板为神经网络或替代多变量方法的完全并行化实现提供了目前最有前途的解决方案。平台将集成外部存储器的高速接口，以便能够存储所需的$\mathcal{O}(10^9)$参数。贡献提出了我们的可行性研究的结果，并讨论了设想的硬…
2015-07-03 hep-ex physics.ins-det
Real-time graph neural networks on FPGAs for the Belle II electromagnetic calorimeter
https://www.belle2.org（Belle II 实验）
Belle II实验在FPGA上实现了基于图神经网络的实时触发系统，提高了高能簇位置分辨率和低能簇纯度，展示了在碰撞实验中应用图神经网络的可行性。
2026-07-23 hep-ex physics.ins-det
The Neural Network First-Level Hardware Track Trigger of the Belle II Experiment
本文介绍 Belle II 基于神经网络的 L1 硬件径迹触发器，利用 2D 径迹候选估计 z 顶点和极角以抑制本底，并支持多径迹与最小偏置触发。
2024-06-12 hep-ex physics.ins-det
Machine-Learning-Based Waveform Discrimination in the Front-End Electronics of the Belle II Central Drift Chamber for Cross-Talk Noise Reduction
High Energy Accelerator Research Organization (KEK)（高能加速器研究机构）；University of Hawaii（夏威夷大学）
针对 Belle II 中央漂移室前端电子学串扰噪声问题，开发基于机器学习的波形鉴别方法，在赛灵思 Virtex-5 FPGA 中实现紧凑快速的增强决策树模型，有效降低噪声，验证了该方法在探测器前端电子学中应用的可行性和潜力。
2026-07-29 hep-ex physics.ins-det
Hardware-Accelerated GNN-based Hit Filtering for the Belle II Level-1 Trigger
本文提出在 Belle II 一级触发中利用 FPGA 加速的图神经网络进行击中滤波，通过量化、剪枝和静态图构建实现低延迟高吞吐，原型验证了 83% 本底剔除率和 95% 信号效率。
2025-11-06 hep-ex physics.ins-det
PCI-express based high-speed readout for the BelleII DAQ upgrade
Belle II是新一代的B工厂实验，致力于探索风味领域基本粒子标准模型之外的新物理。Belle~II于2018年4月开始使用基于流水线触发流控制的同步数据采集（DAQ）系统进行数据采集。Belle II DAQ系统设计用于处理30 kHz触发率，在原始事件大小为1 MB的假设下，约有1%的死区时间。数据采集系统可靠，在2020年1月至2020年6月的运行期间，整体数据采集效率达到84. 2%。从DAQ可维护性的角度来看，目前的读出系统无法在10年内运行;同时，读出系统阻碍了高速数据传输。Belle II数据采集系统升级采用了基于PCI-express的读取模块，数据吞吐量高达100 Gb/s。我们特别关注基于这款新一代读出板（称为PCIe 40）的固件和软件设计，该读出板采用Altera Arria 10现场可编程门阵列芯片。设计了48个GBT（GigaBit Transceiver）串行链路、PCI-express硬IP DMA架构、定时和触发分配系统接口以及慢速控制系统，与现有Belle II DAQ系统集成。本文介绍了在数据读出和慢控制测试期间完成的性能，使用测试台和现场前端电子设备进行演示，特别是涉及Belle II TOP和KLM子探测器。
2021-06-11 hep-ex physics.ins-det
Software for Online Reconstruction and Filtering at the Belle~II Experiment
Belle II实验旨在收集比其前身多50倍的数据。为了顺利收集高质量的数据，建立了一个强大的自动化数据传输和处理管道。我们描述了高电平触发器所采用的基本软件组件。它使用与离线相同的算法执行所有事件的重建，根据物理标准对事件进行分类，并提供监控信息。本文所述的改进系统自2019年以来已成功部署。
2020-03-05 hep-ex physics.ins-det
A Programmable Time Alignment Scheme for Detector Signals from the Upgraded muon Spectrometer at the ATLAS Experiment
我们提出了一个可编程的时间对准方案中使用的ASIC的ATLAS前向μ子触发器的发展。该方案利用再生时钟与可编程的相位，以补偿不同的检测器走线长度引入的定时偏移。设计中使用的每个ASIC具有104个输入通道，延迟补偿电路为每个通道提供约3 ns的步长和25 ns的全范围。该计划包括多数逻辑抑制单粒子效应的详细实施。该方案是灵活的，完全综合。该方法适用于具有类似相移要求的其他应用。此外，该设计是资源有效的，并且适合于具有大量通道的成本有效的数字实现。
2017-08-07 physics.ins-det
The TOP counter and determination of bunch-crossing time at Belle II
本研究针对Belle II实验中TOP粒子鉴别计数器需精确碰撞时间的需求，提出基于最大似然的事件碰撞时间测定方法，并讨论了该计数器的性能。
2023-05-22 hep-ex physics.ins-det
A software framework for pipelined arithmetic algorithms in field programmable gate arrays
在现代实验高能物理领域中，采用现场可编程门阵列实现的流水线算法被广泛地应用于硬件触发器中，其复杂度也在迅速增加。为了开发这种硬件触发器，在$\texttt{C++}$中开发算法，将其移植到硬件描述语言以合成固件，然后移植回$\texttt{C++}$以模拟固件响应下降到单个比特级别。我们提出了一个$\texttt{C++}$软件框架，自动模拟和生成硬件描述语言代码的流水线算术算法。
2017-12-14 cs.AR cs.OH hep-ex
Fast trigger logic with digitized time information
我们提出了一种方法的评估，在第一级的触发，具有高时间分辨率的逻辑条件，使用数字化的时间提供的快速信号的检测器的高速率实验。我们描述了一个商业现场可编程门阵列（FPGA）上实现这种方法的死区时间少。该方法的特点为稀有衰变实验中第一级触发条件中包含否决条件的问题提供了一个很好的解决方案。
2008-09-16 physics.ins-det
Search for Highly Ionizing Particles with the Pixel Detector at Belle II
Belle II实验位于日本筑波高能研究设施KEK的SuperKEKB对撞机上，于2018年开始运行。与之前的Belle实验相比，Belle II计划通过在相互作用区域采用纳米束技术，将峰值亮度提高约40倍。特别是Belle II的新的最内部子检测器-像素顶点检测器（PXD）-非常接近交互点。这允许检测不在外部子检测器中留下信号的粒子。其中，高电离粒子（HIP）遇到了一个典型的高能量损失，限制了它们进入探测器的穿透深度。反氘核和磁单极子作为可能的HIP被认为是。在外部子检测器中没有信号的情况下，不发出轨道触发，导致可能的信息丢失。识别HIP只与PXD提供的信息的可能性，通过使用神经网络算法在多维参数空间的PXD集群数据。
2019-06-12 hep-ex physics.ins-det
An FPGA-based Trigger System for CSHINE
利用商用模块CAEN V2495为费米能重离子核反应实验设计了一个功能通用的触发系统。该系统已在CSHINE（Compact Spectrometer for Heavy IoN Experiment）上得到应用和验证。基于现场可编程逻辑门阵列（FPGA）的命令寄存器访问和远程计算机控制操作技术，可根据实验物理目标灵活配置触发功能。利用CSHINE上的触发系统，在中国兰州放射性离子束一号线（RIBLL 1）上进行了25 MeV/u $ ^{86}{\rm Kr}+ ^{124}{\rm Sn}$的束流实验。在线测试结果表明，该触发系统工作正常、正确.该系统可以推广到其他实验中。
2022-06-30 physics.ins-det
The Florence Trigger-Box (FTB) project: an FPGA-based configurable and scalable trigger system
基于VME板上的可编程逻辑器件，实现了一个多层触发系统。它是完全可扩展的，适合处理从几个到几百个通道。开发了用于监测和控制触发系统的定制软件。
2021-09-03 nucl-ex physics.ins-det
The WaveDAQ integrated Trigger and Data Acquisition System for the MEG II experiment
WaveDAQ是一种新设计的数字化触发和数据采集系统（TDAQ），它采用DRS4模拟开关电容阵列作为下变频ASIC，可以在大量通道（多达16384个通道）上记录多千兆采样波形。一个高带宽，可编程的输入级已经与偏置发生器耦合，以允许SiPM操作，而不需要任何其他外部设备。触发器生成在系统内紧密耦合，以限制模拟存储器的所需深度，从而实现更快的数字化速度。该系统已被设计用于MEG实验升级，但也被证明是高度可扩展的，并已找到其他应用。
2018-06-24 physics.ins-det
Level Zero Trigger Processor for the NA62 experiment
NA62实验的目的是在欧洲核子研究中心的超级质子同步加速器（SPS）上测量超稀有衰变$K^+ \rightarrow π^+ ν\barν$分支比，精度为$\sim 10\%$。NA62的触发系统由三个不同的级别组成，旨在选择在高束流率环境中感兴趣的物理事件。L0触发处理器（L0TP）是触发链的最低级别系统。它是使用可编程逻辑实现的硬件。NA62 L0TP系统的架构与高能物理实验中使用的现有系统相比是一种新方法。它是完全数字化的，基于探测器和L0TP板之间的标准千兆以太网通信。L0TP板是一种商业开发板，安装了可编程逻辑器件（FPGA）。在整个光束溢出期间，使用UDP协议将子检测器生成的基元异步发送到L0TP。L0TP在时间上重新排列来自七个不同来源的基元，并基于事件的特征（例如子检测器中的命中的能量、多重性和拓扑）执行数据选择。它保证最大延迟为1 ms。每个子检波器的最大输入速率约为10 MHz，而设计最大输出触发速率为1 MHz。这里给出了触发算法的描述。
2018-03-30 hep-ex physics.ins-det
Programmable System on Chip for controlling an atomic physics experiment
大多数原子物理学实验都是由一个数字模式发生器控制的，该发生器通过提供触发器和时钟来同步所有设备。最近，有据可查的开源开发工具的可用性解除了使用可编程片上系统（PSoC）的障碍，使其成为合成数字模式的方便和通用工具。在这里，我们利用这些先进的设计，一个多功能的时钟和模式发生器使用PSoC。我们提出我们的设计，目的是突出PSoC在灵活性方面必须提供的新可能性。我们提供了一个强大的硬件载体和基本的固件实现，可以扩展和修改用于其他用途。
2021-04-13 physics.atom-ph physics.ins-det quant-ph
The Trigger System for the External Target Experiment in CSR of HIRFL
设计了兰州重离子加速器冷却储存环外靶实验触发系统。考虑到不同探测器分布在大范围内，触发系统采用主从式结构和基于光纤的串行数据传输技术。触发逻辑采用分层结构，通过远程计算机控制命令寄存器访问或现场可编程门阵列（FPGA）整体逻辑在线重构，实现触发功能的灵活重构。对触发电路的功能进行了测试，结果表明该触发系统工作良好。
2015-12-16 nucl-ex physics.ins-det
The Silicon Vertex Detector of the Belle II Experiment
自2019年春季在SuperKEKB对撞机（日本KEK）开始采集数据以来，Belle II硅顶点探测器（SVD）一直可靠且高效地运行，同时提供高质量的数据：高信噪比，大于99%的命中效率和精确的空间分辨率。这些属性与随时间的稳定性相结合，导致良好的跟踪效率。目前的占用率，占主导地位的光束背景命中，是相当低的（约0.5%，在最内层），导致SVD数据重建没有问题。考虑到未来几年将在更高的光度下运行，已经制定了旨在保持跟踪性能的具体战略，并对数据进行了测试。触发器的时间稳定性允许减少带状放大器波形的采样。可以利用良好的命中时间分辨率来进一步提高对更高水平的波束背景的鲁棒性。辐射损伤对条带噪声、传感器电流和耗尽电压的第一影响已经被测量：它们对探测器的性能没有任何不利影响。此外，在由于射束损失而引起的突然和强烈的辐射突发之后，没有观察到对SVD的损坏。
2022-06-23 hep-ex physics.ins-det
The trigger system for the CSR external-target experiment
为研究GeV能区重离子碰撞的CEE谱仪设计并实现了主从结构的光纤触发系统，支持远程控制与FPGA在线重配置，束流实验验证其功能正确并满足物理需求。
2023-09-12 nucl-ex physics.ins-det
STOPGAP -- a Time-of-Flight Extension for the Belle II TOP Barrel PID System as a Demonstrator for CMOS Fast Timing Sensors
Belle II机筒区域配备了传播时间（TOP）粒子识别系统，该系统基于围绕相互作用点布置的16根熔融石英棒作为切伦科夫辐射器。由于TOP系统的机械设计，这些石英棒不会重叠，但在它们之间留下约2cm的间隙。这导致标称TOP接受区域中所有轨迹的约6%在没有穿过任何石英棒的情况下逃逸，因此不能从TOP系统提供任何可用的颗粒识别信息，并且另外3%的轨迹由于边缘效应而劣化。我们提出了一个可能的解决方案，以弥补这些差距在TOP验收的形式补充TOP GAP仪器（STOPGAP），覆盖了相邻的石英棒与快速硅探测器之间的死区，直接测量的时间的飞行时间的穿越颗粒颗粒识别的目的。现代快速定时硅传感器和读出器可以为手头的任务提供足够的时间分辨率，因此STOPGAP模块可以足够紧凑，以适应Belle II中央漂移室（CDC）和TOP系统之间感兴趣区域的有限空间。在这篇文章中，我们提出了一个模拟研究，证明了一个硅的飞行时间系统的可行性，其重建性能的基础上，在$Υ(4S)\rightarrow B\bar{B}$事件模拟使用Belle II模拟和重建软件。我们讨论了可能的传感器技术的性能要求，并表明，这样的项目可以实现新的，快速的单片CMOS传感器，预计将达到MIP的时间分辨率下降到50 ps。此外，我们还讨论了在较低半径下使用快速定时层进行径迹触发以及在低动量<1GeV/c下进行粒子识别。
2022-03-09 hep-ex physics.ins-det
FPGA-based trigger system for the Fermilab SeaQuest experiment
SeaQuest实验（Fermilab E906）探测了在高速率环境中120 GeV/c质子-核子相互作用中产生的高能μ+和μ-对。触发系统由多个闪烁体阵列和一组基于现场可编程门阵列（FPGA）的VME总线模块组成。每个FPGA使用时间-数字转换器（TDC）固件以1 ns分辨率对来自最多96个描迹器通道的信号进行数字化。TDC输出的延迟可以以1 ns的步长逐通道调整，然后与射束RF时钟重新对齐。然后，针对预定的触发矩阵来检查描迹仪平面上的命中图案，以识别候选μ子轨道。候选径迹的信息被发送到第二级基于FPGA的径迹相关器，以找到候选的双μ子事件。介绍了基于FPGA的SeaQuest实验触发系统的设计与实现。
2015-09-16 nucl-ex physics.ins-det
Ultra-low jitter clock distribution for the trigger electronics of the New Small Wheel for the ATLAS experiment
欧洲核子研究中心的大型强子对撞机（LHC）计划进行一系列升级，将其瞬时光度提高到标称光度的7.5倍。增加的亮度极大地影响了ATLAS触发和读出数据速率。ATLAS μ子谱仪最里面的站，所谓的小轮，正在被一个新的小轮（NSW）系统所取代，该系统由Micromegas和小条薄隙室（sTGC）探测器组成。探测器上的辐射水平需要耐辐射电子设备。新南威尔士州边缘的辐射水平较低，允许在sTGC探测器的触发链中使用商业电子芯片，如现场可编程门阵列（FPGA）。这些FPGA需要超低抖动时钟来确保其千兆收发器（4.8 Gbps串行链路）正常工作。最初的设计是基于由CERN设计的耐辐射ASIC提供的时钟，但由于其固有的抖动和传输线上的边际错误率，必须选择不同的方法。基于商用抖动清除器、扇出芯片和驱动专用光纤的光发射器构建了额外的时钟源。新方案提供了64个低抖动时钟（32个主要和冗余）从辐射保护区（USA15）的触发电子超过60米的OM3光纤。
2021-10-25 hep-ex physics.ins-det
Plans for PANDA Online Computing
PANDA实验将不使用任何硬件触发器，即所有原始数据都以约280 GB/s的带宽在数据采集中流式传输。PANDA在线系统旨在通过在FPGA（现场可编程门阵列）上使用VHDL（超高速集成电路硬件描述语言）编程的重建算法执行约800倍的数据缩减。
2009-10-16 hep-ex physics.ins-det
A Deep Neural Network based Level-1 Trigger for the Magnetic Monopole Search in the SCEP Experiment
University of Science and Technology of China（中国科学技术大学）；Deep Space Exploration Laboratory（深空探测实验室）
针对SCEP实验磁单极子搜索，提出基于MLP的模板库一级触发器，将净接受度从6.72%提升至8.79%，并在FPGA上实现实时处理。
2026-09-21 astro-ph.IM physics.ins-det
Design and FPGA Implementation of WOMBAT: A Deep Neural Network Level-1 Trigger System for Jet Substructure Identification and Boosted $H\rightarrow b\bar{b}$ Tagging at the CMS Experiment
本文设计了基于深度神经网络的CMS一级触发系统WOMBAT，包含W-MM和W-AM模型，用于提升态H→bb标记，在保持信号效率的同时显著降低触发阈值，并在FPGA上验证了其满足资源与延迟约束。
2025-05-30 hep-ex physics.ins-det
The CMS Tracker Readout Front End Driver
前端驱动器FED是一个9 U 400 mm VME 64 x卡，设计用于读取由APV 25模拟管道专用集成电路传输的紧凑型μ子螺线管CMS硅跟踪器信号。FED通过96根光纤以3.4 GB/秒的总输入速率接收信号。信号被数字化并通过应用用于消隐和共模噪声减法的算法进行处理。使用搜索命中聚类的算法来进一步降低输入率。只有集群数据以及事件的触发信息才能使用S-LINK 64协议以400 MB/秒的最大速率传输到CMS数据采集系统。FED上的所有数据处理算法都在大型板载现场可编程门阵列中执行。FED的设计，性能，测试和质量控制的结果，并进行了讨论。
2005-10-25 physics.ins-det
Performance of the ATLAS Hadronic Tile Calorimeter Demonstrator system for the Phase-II upgrade facing the High-Luminosity LHC era
高亮度大型强子对撞机（HL-LHC）的峰值亮度为$5\times10^{34} $ cm $^{-2} $ \，s $^{-1}$，比LHC的设计亮度高五倍。强子ATLAS Tile Calorimeter（TileCal）是一种以钢为吸收体、塑料吸收体为激活介质的取样量热计。发光瓦中产生的光被引导到光电倍增管（PMT），在光电倍增管中产生模拟信号，以在每25 ns被数字化之前对其进行整形和调节。HL-LHC的TileCal第二阶段升级将使系统能够应对增加的辐射水平和超时堆积。升级后的系统将以40 MHz的速率将所有量热计采样信号发送到检测器外系统，在那里事件将被重建并发送到第一级触发器。因此，利用提供给触发系统的更精确的热量计信号，开发更复杂的触发算法将是可能的。新的硬件包括最先进的电子设备，具有冗余设计和辐射硬电子设备，以避免单点故障，此外还包括用于大量数据传输的多Gbps光链路和现场可编程门阵列（FPGA），以驱动关闭和打开检测器电子设备的逻辑功能。2019年6月，一个包含新的热量计模块电子器件但仍与当前系统兼容的混合演示器原型模块被组装并插入ATLAS中，以便第二阶段系统可以在真实的ATLAS条件下进行测试。
2020-10-28 hep-ex physics.ins-det
A reconfigurable neural network ASIC for detector front-end data compression at the HL-LHC
Fermi National Accelerator Laboratory（费米国家加速器实验室）；Northwestern University（西北大学）；Columbia University（哥伦比亚大学）；UC San Diego（加州大学圣迭戈分校）；Massachusetts Institute of Technology（麻省理工学院）；Brown University（布朗大学）；California Institute of Technology（加州理工学院）；Florida Institute of Technology（佛罗里达理工学院）
尽管现代触发器系统的可编程逻辑能力有了进步，但从检测器传输到进行触发决策的检测器外逻辑的数据量仍存在显著瓶颈。我们证明了一个神经网络自动编码器模型可以实现在一个辐射容忍ASIC进行有损数据压缩减轻数据传输问题，同时保留关键信息的探测器能量分布。对于我们的应用，我们考虑了在欧洲核子研究中心大型强子对撞机的CMS实验的高粒度量热计。机器学习方法的优势在于算法的灵活性和可配置性。通过改变神经网络的权重，可以为不同探测器区域中的每个传感器部署独特的数据压缩算法，并改变探测器或对撞机条件。为了满足面积、性能和功耗限制，我们执行量化感知训练以创建优化的神经网络硬件实现。该设计是通过使用高层次的综合工具和hls4ml框架，并通过综合和物理布局流程的基础上LP CMOS 65 nm技术节点进行处理。该流程预计200 Mrad的电离辐射会到达选择门，报告的总面积为3.6 mm^2，消耗功率为95 mW。每个推理的模拟能耗为2.4 nJ。这是第一个为粒子物理应用设计的神经网络的辐射耐受检测器ASIC实现。
2021-05-04 cs.LG hep-ex physics.ins-det
