SAT-hard Cyclic Logic Obfuscation for Protecting the IP in the Manufacturing Supply Chain
针对循环逻辑混淆的最新攻击使用配备有一组循环避免子句的可满足性求解器。这些循环避免子句是在预处理步骤中生成的，并且定义了可以打开或关闭循环而不会使电路振荡或有状态的各种键组合。在本文中，我们证明了这个预处理步骤必须在网表中的所有循环上生成循环避免条件，否则，丢失的循环可能会使求解器陷入无限循环或使其以不正确的键退出。然后，我们提出了几种技术，通过这些技术，周期的数量作为插入反馈的数量的函数呈指数级增加。我们进一步说明，当反馈的数量增加时，攻击的预处理步骤面临着复杂性和运行时间的指数级增加，从而防止在合理的时间内正确组合循环避免子句。另一方面，如果预处理未结束，则由可满足性求解器制定的攻击将卡住或以不正确的密钥退出。因此，当本文提出的条件下的循环混淆实现，它会强加一个指数困难的问题，可满足性求解器为基础的攻击。
2020-01-23 cs.CR
NNgSAT: Neural Network guided SAT Attack on Logic Locked Complex Structures
集成电路供应链的全球化带来了许多安全威胁，特别是当涉及不可信方时。这就需要一种可靠的逻辑混淆解决方案来应对这些威胁。在2010年代的十年中，逻辑混淆的各种威胁和对策中，布尔可满足性（SAT）攻击或其衍生物之一可以打破几乎所有最先进的逻辑混淆对策。然而，在某些情况下，特别是当逻辑锁定电路包含复杂结构时，例如大乘法器、大路由网络或大树结构，逻辑锁定电路难以被SAT攻击解决。使用这些结构进行混淆可能会导致强大的防御，因为许多SAT求解器无法处理这种复杂性。然而，在本文中，我们提出了一个神经网络引导的SAT攻击（NNgSAT），在其中，我们研究的能力和有效性的消息传递神经网络（MPNN）解决这些复杂的结构（SAT硬实例）。在NNgSAT中，在被训练为分类器以预测SAT问题的SAT/UNSAT（NN用作SAT求解器）之后，神经网络用于指导/帮助实际SAT求解器找到SAT分配。通过在逻辑锁定电路数据集对应的合取范式（CNFs）上训练神经网络，并对神经网络预测的置信度进行微调，实验表明NNgSAT可以在合理的时间内解决93.5%的包含复杂结构的逻辑锁定电路，而现有的SAT攻击无法进行其中的攻击流程。
2020-09-04 cs.CR
RTL Interconnect Obfuscation By Polymorphic Switch Boxes For Secure Hardware Generation
针对现有逻辑混淆易受攻击、门级实现成本高的问题，提出基于多态晶体管开关盒的RTL互连混淆方案，搭配安全感知高级综合算法，经SMT攻击验证具备更强的安全鲁棒性且不增加面积开销。
2024-04-11 cs.CR
ASTANA: Practical String Deobfuscation for Android Applications Using Program Slicing
Android开发人员广泛使用软件混淆来保护其应用程序的源代码免受对抗性逆向工程的影响。一种特定类型的混淆，字符串混淆，将源代码中所有字符串文字的内容转换为不可解释的文本，并插入逻辑以在运行时对这些字符串文字进行去混淆。在这项工作中，我们证明了字符串混淆是很容易可逆的。我们提出ASTANA，Android应用程序的实用工具，以恢复人类可读的内容从混淆字符串字面量。ASTANA对混淆逻辑或应用程序结构做了最少的假设。关键思想是为特定（模糊）字符串字面量执行去模糊逻辑，这会产生原始字符串值。为了获得相关的去混淆逻辑，我们提出了一个轻量级的乐观算法，基于程序切片技术。通过对100个流行的真实金融应用的实验评估，我们证明了ASTANA的实用性。我们验证了我们的去混淆工具的正确性，并提供了由开发人员评估的Android应用程序的字符串混淆器的行为的见解。
2021-04-06 cs.CR cs.SE
SAIL: Machine Learning Guided Structural Analysis Attack on Hardware Obfuscation
混淆是一种用于保护硬件知识产权（IP）块免受逆向工程、盗版和恶意修改的技术。目前的混淆工作主要集中在功能锁定的设计，以防止黑盒的使用。它们不直接通过结构转换来隐藏设计意图，这是混淆的一个重要目标。我们注意到，当前的混淆技术仅包括：（1）本地，以及（2）电路拓扑中的可预测变化。在本文中，我们提出了SAIL，混淆使用机器学习（ML）模型，暴露了这些方法的关键漏洞的结构攻击。通过这种攻击，我们证明了混淆设计的门级结构可以通过一组系统的步骤在大多数部分中检索。所提出的攻击适用于所有形式的逻辑混淆，并且比现有的攻击更强大，例如，基于SAT的攻击，因为它不需要黄金功能响应的可用性（例如解锁的IC）。对基准电路的评估表明，我们可以恢复平均约84%（高达95%）的转换引入混淆。我们还表明，这种攻击是可扩展的，灵活的，通用的。
2018-09-27 cs.CR
Translingual Obfuscation
程序混淆是一种重要的软件保护技术，它可以防止攻击者泄露软件的编程逻辑和设计。我们介绍了一种新的软件混淆方案，使程序模糊的“误用”某些程序设计语言的独特功能。跨语言混淆将程序的一部分从其原始语言翻译成具有不同编程范式和执行模型的另一种语言，从而增加程序复杂性并阻碍逆向工程。本文研究了用逻辑程序设计语言Prolog进行双语混淆的可行性和有效性。我们在一个名为BABEL的工具中实现了双语混淆，该工具可以有选择地将C函数转换为Prolog谓词。通过利用Prolog语言的两个重要特性，即，由于BABEL的统一性和回溯性，它混淆了C程序的数据布局和控制流，使它们更难进行逆向工程。我们的实验表明，BABEL提供了有效的和隐形的软件混淆，而成本只有适度相比，市场上最流行的商业混淆。利用BABEL验证了语义混淆的可行性，认为语义混淆是软件混淆的一个新方向。
2016-01-12 cs.CR cs.SE
A Neural Network-based SAT-Resilient Obfuscation Towards Enhanced Logic Locking
George Mason University（乔治梅森大学）；University of California, Davis（加州大学戴维斯分校）
逻辑混淆是集成电路（IC）上针对多种硬件威胁（包括逆向工程（RE）和知识产权（IP）盗窃）的关键防御。逻辑混淆的有效性受到最近引入的布尔可满足性（SAT）攻击及其变种的挑战。也提出了大量的对策来阻止SAT攻击。无论对SAT攻击实施何种防御，大功率、性能和面积开销都是不可或缺的。相比之下，我们提出了一个认知解决方案：一个基于神经网络的unSAT子句翻译器，SATConda，它产生了最小的面积和功率开销，同时保留了原始的功能与不可穿透的安全性。SATConda与一个unSAT子句生成器一起孵育，该生成器通过最小的扰动来翻译现有的合取范式（CNF），例如包含一对逆变器或缓冲器，或者根据所提供的CNF添加新的轻量级unSAT块。为了高效地生成unSAT子句，SATConda配备了一个多层神经网络，它首先学习特征（文字和子句）的依赖关系，然后是一个长短期记忆（LSTM）网络来验证和反向传播SAT硬度，以便更好地学习和翻译。我们提出的SATConda在ISCAS85和ISCAS89基准上进行了评估，并被认为可以抵御针对硬件RE设计的多个最先进的成功SAT攻击。此外，我们还评估了我们提出的SATCondas对MiniSAT，Lingeling和Glucose SAT求解器的经验性能，这些求解器构成了许多现有的去混淆SAT攻击的基础。
2022-09-13 cs.CR cs.LG
Threats on Logic Locking: A Decade Later
为了降低集成电路的成本并满足市场需求，包括硅制造，封装和测试在内的相当一部分制造供应链可能会被推向海外。利用全球IC制造供应链，以及在供应链中包含不受信任的方，引起了对安全和信任相关挑战的担忧，包括生产过剩、假冒、IP盗版和硬件木马等。为了降低不可信且全球分布式供应链中IC制造的风险，研究人员提出了各种锁定和模糊机制，用于在制造过程中隐藏IC的功能，这需要在制造后使用密钥激活IP只有IP/IC所有者知道的值。与此同时，许多这样提出的混淆和锁定机制被利用这些解决方案中的固有漏洞的攻击破坏。过去十年在这一领域的研究已经产生了许多这样的防御和攻击解决方案。在本文中，我们从攻击者的角度回顾了十年来对硬件混淆的研究，详细阐述了攻击和防御的经验教训，并讨论了未来可以用于构建更强大防御的方向。
2019-05-15 cs.CR
Security Analysis of Universal Circuits as a Mechanism for Hardware Obfuscation
University of Idaho（爱达荷大学）；Carnegie Mellon University（卡内基梅隆大学）
研究通用电路在硬件知识产权保护中的安全性，评估了状态最新oracle引导和无oracle攻击下的表现，证明其在保护IP方面的可行性。
2026-04-03 cs.CR
Cross-Layer Roots of Trust: Integrating Biometrics, PUFs, and Hardware Obfuscation
本综述整合生物特征、PUF与硬件混淆三类信任原语，构建人类-设备-功能统一信任视角，分析其安全问题并提出组合架构与研究议程，为跨层信任研究提供框架。
2026-08-25 cs.CR
Algorithmic Obfuscation for LDPC Decoders
为了保护知识产权，防止不可信的代工厂，许多逻辑锁定方案已被开发。逻辑锁定的主要思想是在电路中插入一个键控块，使电路在没有正确键的情况下不能正常工作。然而，在由电路实现的算法是自然容错或自校正的情况下，现有的逻辑锁定方案即使使用错误的密钥也不会对系统性能产生太大影响。一个例子是低密度奇偶校验（LDPC）纠错解码器，其在数字通信和存储中具有广泛的应用。本文提出了两种算法级混淆LDPC解码器的方法。通过修改解码过程和锁定停止标准，我们的新设计大大降低了解码器的吞吐量和/或纠错性能时，使用错误的密钥。此外，我们的设计还可以抵抗SAT，AppSAT和删除攻击。对于一个示例LDPC解码器，我们提出的方法减少吞吐量小于1/3和/或增加解码器出错率至少两个数量级，只有0.33%的面积开销。
2022-11-02 cs.AR cs.CR
Securing SQLJ Source Codes from Business Logic Disclosure by Data Hiding Obfuscation
信息安全是指保护信息不受未经授权的访问、使用、披露、中断、修改、阅读和破坏。CAIN模型建议维护信息的机密性、真实性、完整性和不可否认性。Oracle 8i、9i和11g数据库支持SQLJ框架，允许在Java程序中嵌入SQL语句，并提供程序员友好的方式来访问Oracle数据库。随着云计算技术的流行，SQLJ被认为是一种灵活的、用户友好的用于在网格架构中开发分布式应用程序的语言。SQLJ源代码被翻译成Java字节码，反编译是从中间字节码生成源代码。中间的SQLJ应用程序字节代码对反编译是开放的，这使得恶意的读者能够强制反编译它，以便从代码中理解机密的业务逻辑或数据。据我们所知，Oracle数据库安全性存在强大且具有成本效益的技术，但客户端应用程序仍然缺乏数据安全技术，从而可能泄露机密业务数据。数据混淆是将数据隐藏在代码中，我们建议通过数据隐藏来增强SQLJ源代码中的数据安全性，以减少机密业务数据的泄露，特别是分布式应用程序中的整数。
2012-05-22 cs.CR cs.DB cs.DC
An Overview of FPGA-inspired Obfuscation Techniques
本文综述了FPGA启发的可重构硬件混淆技术，分析其开销、抗攻击能力及分类，并与逻辑锁定技术比较，指出硬件评估挑战和未来研究方向。
2023-05-25 cs.AR cs.CR
DFSSD: Deep Faults and Shallow State Duality, A Provably Strong Obfuscation Solution for Circuits with Restricted Access to Scan Chain
在本文中，我们介绍了DFSSD，一种新的逻辑锁定解决方案的顺序和有限状态机电路的限制（锁定）访问扫描链。DFSSD结合了两种混淆技术：（1）深层故障和（2）浅态对偶。这两种技术都是专门设计来抵抗基于有界模型检验的顺序SAT攻击。浅状态对偶防止顺序SAT攻击在没有运行穷举无界模型检查器来评估攻击是否可以终止的情况下采取提前终止的捷径。另一方面，深度故障为设计者提供了一种技术，用于构建深度但关键的可恢复故障，这些故障无法在合理的时间内通过顺序SAT（和基于有界模型检查器）攻击发现。
2020-02-18 cs.CR
DLockout: A Design Lockout Technique for Key Obfuscated RTL IP Designs
包括盗版和过度生产在内的知识产权（IP）侵权已成为半导体供应链中的重大威胁。基于密钥的混淆技术（即，逻辑锁定）被广泛应用于保护传统IP免受此类攻击。然而，基本问题仍然是开放的，是否允许攻击者有指数时间来寻找正确的密钥，或者在几次不正确的尝试之后以非破坏性的方式锁定设计是否有用。在本文中，我们解决这个问题，一个强大的设计锁定技术。具体来说，我们对模糊逻辑输出进行比较，反映所应用的密钥的条件（正确或不正确），而不改变系统行为。该方法结合密钥混淆（逻辑锁定）技术，增加了逆向工程密钥混淆RTL模块的难度。针对三种常见的侧信道攻击，我们提供了DLockout的安全性评估，然后对弹性进行了定量评估。我们在典型的设计角下对四个数据路径密集型IP和一个密码核心进行了一组实验，用于三种不同的密钥长度（32位，64位和128位）。平均而言，DLockout引起的面积、功率和延迟开销可以忽略不计。
2020-01-04 cs.CR
High-level Intellectual Property Obfuscation via Decoy Constants
本文提出了一种高层次的电路混淆技术，以防止盗窃的知识产权（IP）的集成电路。特别是，我们的技术保护一类依赖于常数乘法的电路，如滤波器和神经网络，其中常数本身就是要保护的IP。通过利用诱饵常数和基于密钥的方案，使得在不可信的代工厂处的逆向工程对手无法从诱饵常数中辨别出真实常数。这种电路的时分复用常数乘法（TMCM）块，它实现了一个输入变量乘以一个常数的时间，被认为是我们的混淆的案例研究。此外，两个TMCM的设计架构被考虑在内，使用乘法器和无乘法器的移位加法实现的实施。优化方法也被用来降低这些架构的硬件复杂度。著名的可满足性（SAT）和自动测试模式生成（ATPG）攻击被用来确定混淆设计的脆弱性。据观察，所提出的技术在面积，功率和延迟方面的开销很小，与突出的逻辑锁定方法的硬件复杂性相当。然而，我们的方法的优势在于，常数-而不是任意的电路节点-成为密钥保护。
2021-05-13 cs.CR
SRCLock: SAT-Resistant Cyclic Logic Locking for Protecting the Hardware
在本文中，我们声称，循环混淆，正确实施时，SAT或CycSAT攻击的指数复杂度。为了生成必要的循环避免子句，CycSAT使用预处理步骤。我们表明，这个预处理步骤必须在网表中的所有周期上组成其周期避免条件，否则，丢失的周期可能会使SAT求解器陷入无限循环或迫使其返回错误的密钥。然后，我们提出了几种技术，通过这些技术，周期的数量相对于插入反馈的数量呈指数级增加。我们进一步说明，当反馈的数量增加时，CycSAT的预处理步骤面临的复杂性和运行时间的指数增加，防止正确的组成循环避免条款在合理的时间调用SAT求解器之前。另一方面，如果预处理没有正确完成，SAT求解器将卡住或返回错误的密钥。因此，当根据本文中提出的条件实现循环混淆时，即使使用CycSAT解决方案，它也会相对于插入反馈的数量施加指数复杂度。
2018-04-24 cs.CR
InterLock: An Intercorrelated Logic and Routing Locking
在本文中，我们提出了一个典型的修剪和SAT（CP&SAT）攻击，打破国家的最先进的基于路由的混淆技术。在CP&SAT攻击中，我们首先基于一种适合于详细路由约束的有效SAT编码机制对密钥可编程路由块（keyRB）进行编码，然后使用有界变量加法（BVA）算法对keyRB对应的CNF进行有效的重新编码和约简。在CP&SAT攻击中，这是在电路遭受SAT攻击之前完成的。我们说明了这种编码和基于BVA的预处理显著地减小了与基于路由的混淆电路相对应的CNF的大小，其结果是我们观察到100%的成功率用于破坏现有技术的基于路由的混淆技术。此外，我们提出了一种新的相互关联的逻辑和路由锁定技术，或在短期内互锁，作为一种对策，以减轻CP&SAT攻击。在互锁中，除了隐藏连接性之外，所选时序路径中的一部分逻辑（门）也在keyRB中实现。我们说明，当逻辑门与keyRB扭曲，BVA不能提供任何优势作为预处理步骤。我们的实验结果表明，通过使用互锁，只有三个8 $\times$ 8或只有两个16 × 16 keyRB（扭曲与实际的逻辑门），对现有的攻击，以及我们新提出的CP和SAT攻击的弹性将得到保证，而平均而言，即使是中等大小的基准电路的延迟/面积开销小于10%。
2020-09-04 cs.CR
Partial-indistinguishability obfuscation using braids
混淆器是一种算法，它将电路转换为功能等效的类似大小的电路，这些电路很难理解。有效的混淆器在密码学中有许多应用。直到最近，理论上的进展主要局限于不可行的结果。最近的工作已经提出了第一个有效的混淆算法的经典逻辑电路，基于对多项式时间的对手的不可侵犯性的概念。在这项工作中，我们提出了一个新的概念混淆，我们称之为部分不可识别性。这个概念是基于计算通用组与有效计算的范式，似乎是无法与现有的定义。我们描述了经典和量子计算的通用门集，其中我们的混淆定义可以通过多项式时间算法来满足。我们还讨论了测试量子计算机的一些潜在应用。我们强调，这些混淆器的密码安全性，特别是当与其他门集的翻译组成时，仍然是一个悬而未决的问题。
2014-08-21 cs.CR quant-ph
ObfusQate: Unveiling the First Quantum Program Obfuscation Framework
本文提出首个量子程序混淆框架ObfusQate，通过量子电路级和代码级共八种混淆方法增强程序安全，实验证明其混淆后的恶意代码可规避GPT 4o等大语言模型检测。
2025-08-12 cs.CR cs.ET
Joint Protection Scheme for Deep Neural Network Hardware Accelerators and Models
深度神经网络（DNN）被用于许多图像处理、目标检测和视频分析任务中，并且需要使用硬件加速器来实现以实现实际速度。逻辑锁定是防止芯片伪造的最流行的方法之一。然而，现有的逻辑锁方案需要牺牲输入模式的数量，导致错误的输出下不正确的密钥，以抵御强大的可满足性（SAT）攻击。此外，DNN模型推理是容错的。因此，对于那些抗SAT逻辑锁定方案使用错误的密钥可能不会影响DNN的准确性。这使得以前的SAT抵抗逻辑锁定方案对保护DNN加速器无效。此外，为了防止DNN模型被非法使用，设计人员需要在将模型提供给最终用户之前对其进行模糊处理。以前的混淆方法要么需要很长时间来重新训练模型，要么泄漏有关模型的信息。本文提出了一种DNN硬件加速器和模型的联合保护方案。DNN加速器使用硬件密钥（Hkey）和模型密钥（Mkey）进行修改。与以往的逻辑锁定不同，用于保护加速器的Hkey在出错时不影响输出。因此，可以有效地抵抗SAT攻击。另一方面，错误的Hkey导致存储器访问、推理时间和能量消耗的大幅增加，并且使得加速器不可用。正确的Mkey可以恢复被所提出的方法混淆的DNN模型。与以前的模型混淆方案相比，我们提出的方法避免了模型重新训练，不泄漏模型信息。
2022-10-06 cs.CR
Deep RNN-Oriented Paradigm Shift through BOCANet: Broken Obfuscated Circuit Attack
这是第一个通过结合深度递归神经网络（D-RNN）来增强对混淆电路的硬件攻击的工作。逻辑加密混淆已用于阻止伪造、过度生产和逆向工程，但易受攻击。有一些有效的方案，例如，基于可满足性检查（SAT）的攻击，可能会危及硬件混淆电路。然而，不仅在现有技术中存在针对这种攻击的对策（包括DAC'17中的最近的延迟+逻辑锁定（DLL）方案），而且用于发起攻击的大量时间/资源可能阻碍其功效。在本文中，我们提出了一种面向深度RNN的方法，称为BOCANet，以（i）更有效地妥协混淆硬件至少一个数量级（> 20倍，成功率相对较高）;（ii）即使攻击者的资源仅限于微不足道的I/O对，也可以攻击此类锁定硬件（< 0.5\%）来重构秘密密钥;以及（iii）成功地打破了多个实验基准（ISCAS-85 c423、c1355、c1908和c7552）。
2018-03-08 cs.CR
ProbLock: Probability-based Logic Locking
集成电路（IC）盗版和生产过剩是威胁系统安全性和完整性的严重问题。逻辑锁定是一种硬件混淆技术，其中额外的密钥门被插入到电路中。只有正确的钥匙才能解锁该电路的功能，否则系统会产生错误的输出。为了阻止这些威胁，我们开发了一种基于概率的逻辑锁定技术来保护电路的设计。我们所提出的技术称为“ProbLock”可以应用到组合和时序电路通过一个关键的选择过程。我们使用了一个过滤过程来选择最佳位置的关键门的基础上各种约束。过滤过程中的每一步都会为每个约束生成一个节点子集。我们还分析了每个约束之间的相关性，并在插入密钥门之前调整了约束的强度。我们已经测试了我们的算法的40个基准从ISCAS '85和ISCAS '89套件。
2021-01-25 cs.CR
Preventing Distillation-based Attacks on Neural Network IP
Tallinn University of Technology (TalTech)（塔林理工大学（TalTech））
神经网络（NN）今天已经部署在硬件中，成为有价值的知识产权（IP），因为在其训练和优化上投入了大量时间。因此，攻击者可能对复制、逆向工程甚至修改此IP感兴趣。目前硬件混淆的实践，包括广泛研究的逻辑锁定技术，不足以保护经过良好训练的NN的实际IP：其权重。简单地将权重隐藏在基于密钥的方案后面是低效的（资源消耗）和不充分的（攻击者可以利用知识蒸馏）。本文提出了一种直观的方法来中毒的预测，防止蒸馏为基础的攻击，这是第一次考虑这样的中毒方法在硬件实现的神经网络。所提出的技术模糊神经网络，所以攻击者不能训练神经网络完全或准确。我们阐述了一个威胁模型，突出了随机逻辑混淆和神经网络IP混淆之间的差异。基于这种威胁模型，我们的安全分析表明，中毒成功地显着降低了被盗NN模型在各种代表性数据集上的准确性。此外，保持准确性和预测分布，不干扰功能，也不会产生高开销。最后，我们强调，我们提出的方法是灵活的，不需要操作NN工具链。
2022-04-01 cs.AR cs.CR cs.LG
Encrypt Flip-Flop: A Novel Logic Encryption Technique For Sequential Circuits
逻辑加密是一种最流行的硬件安全技术，它可以防止IP盗版和非法IC生产过剩。它通过在设计中插入一些额外的硬件来隐藏其功能以防止未经授权的用户。加密设计的正确功能取决于正确密钥的应用，仅与授权用户共享。近年来，在提取加密设计的秘密密钥方面投入了大量的努力。与此同时，研究界也提出了一些对策，以挫败对逻辑加密的各种最新攻击。然而，大多数提出的对策未能防止强大的SAT攻击。虽然一些研究人员已经提出了不同的解决方案来抵御SAT攻击，这些解决方案遭受的几个缺点，如高的设计开销，低输出损坏，并对删除攻击的脆弱性。几乎所有已知的逻辑加密策略都容易受到基于扫描的攻击。在本文中，我们提出了一种新的加密技术，称为加密触发器，加密的输出选择触发器插入多路复用器（MUX）。提出的策略可以阻止所有已知的攻击，包括SAT和扫描为基础的攻击。该方案具有较低的设计开销和实现复杂度。在ISCAS '89和ITC' 99基准测试上的实验结果表明，该方法可以对错误的密钥产生合理的输出损坏。
2018-01-15 cs.CR
CAC 2.0: A Corrupt and Correct Logic Locking Technique Resilient to Structural Analysis Attacks
本文提出CAC 2.0逻辑锁定技术，通过双重CAC锁定和诱饵输入混淆增大结构分析攻击搜索空间，并发布开源工具HIID，实验证明其能抵抗SAT、移除和结构分析攻击。
2024-01-13 cs.CR
Utilizing Layout Effects for Analog Logic Locking
本文提出利用氧化物扩散长度效应和阱邻近效应等布局效应隐藏模拟电路关键参数，实现对模拟IP的逻辑锁定，并通过28nm和65nm工艺下的运算跨导放大器实验验证其有效性。
2024-01-12 cs.AR cs.CR
Attack of the Genes: Finding Keys and Parameters of Locked Analog ICs Using Genetic Algorithm
硬件知识产权（IP）盗窃是当今全球化供应链中的一个主要问题。为了解决这个问题，已经提出了许多逻辑锁定和混淆技术。虽然锁定最初集中在数字集成电路（IC）上，但最近有人试图将其扩展到模拟IC，因为模拟IC比数字IC更容易进行逆向工程和复制。在本文中，我们使用基于进化策略的算法来研究模拟混淆/锁定技术的安全性。我们提出了一种遗传算法（GA）的方法，这是能够完全打破锁定的模拟电路，找到其混淆密钥或混淆参数。我们实现的GA攻击，以及更天真的可满足性模理论（SMT）为基础的攻击混淆的组合锁定和参数偏置的常见模拟基准电路。我们发现GA攻击可以在几分钟内解锁所有的电路，只使用锁定的网表和解锁的芯片。另一方面，虽然SMT攻击收敛得更快，但它需要执行电路规范，并且还返回需要通过后处理步骤进行暴力破解的多个密钥。我们还讨论了如何GA攻击可以推广到其他最近的模拟锁定技术没有测试的文件
2020-03-31 cs.CR cs.NE
Efficacy of Satisfiability Based Attacks in the Presence of Circuit Reverse Engineering Errors
知识产权（IP）盗窃是集成电路（IC）行业的一个严重问题。为了解决这个问题，逻辑锁定对策将逻辑电路转换为不同的逻辑电路以混淆其内部细节。由混淆引起的变换仅在应用编程的秘密密钥时被反转，从而保持电路的原始功能。这种技术容易受到基于可满足性（SAT）的攻击。但是为了成功，基于SAT的攻击隐含地假设完美的逆向工程电路，这在实践中很难实现，这是由于自动电路提取引起的逆向工程（RE）错误。在本文中，我们分析了随机电路RE错误对基于SAT的攻击成功的影响。对ISCAS、MCNC基准测试以及成熟的RISC-V CPU的实证评估表明，攻击成功率随着随机RE错误数量的增加而呈指数级下降。因此，对手要么必须配备接近完美的RE工具，要么提出更好的基于SAT的攻击，可以与RE缺陷一起工作。
2021-02-16 cs.CR
Leveraging Layout-based Effects for Locking Analog ICs
虽然数字域中存在各种混淆方法，但在模拟域中保护知识产权（IP）的技术大多被忽视。可以理解的是，模拟元件具有小的基底面，因为集成电路（IC）的大部分表面是数字的。然而，由于它们在设计和调整方面具有挑战性，因此它们构成了应该受到保护的宝贵知识产权。本文是第一次展示一种方法，以确保模拟IP利用布局为基础的影响，通常被视为不良的诽谤者在IC设计。具体地，我们利用氧化物扩散长度和阱邻近效应对晶体管的影响来调谐器件的关键参数（例如，gm和Vth）。这些参数隐藏在关键输入之后，类似于数字IC的逻辑锁定方法。所提出的技术适用于锁定运算跨导放大器。为了展示所实现的混淆的鲁棒性，针对大量密钥集来模拟所研究的案例电路，即，>50K和>300K，结果显示开环增益（高达130dB）、相位裕度（高达50度）、3dB带宽（约100dB）、2.5MHz）和功率（约1mW）的锁定电路时，应用不正确的钥匙。我们的研究结果表明，该技术的好处和所产生的开销。我们还证明了非有效的逆向工程的努力，攻击所提出的方法。更重要的是，我们的技术只使用常规晶体管，既不需要改变IC制造工艺，也不需要任何晶圆级的协调或信任。
2022-09-05 cs.CR
From FPGAs to Obfuscated eASICs: Design and Security Trade-offs
与集成电路（IC）的不可信制造相关联的威胁有很多：盗版、生产过剩、逆向工程、硬件木马等。查找表（如FPGA中）是一种已知的混淆技术。在极端情况下，当电路完全实现为FPGA时，没有任何信息被泄露给对手，但在面积，功率和性能方面的成本很高。在相反的极端情况下，当相同的电路被实现为ASIC时，可以获得同类最佳的性能，但安全性会受到损害。本文探讨了这两者之间的中间解决方案。我们的研究结果得到了自定义CAD工具的支持，该工具探索了FPGA-ASIC设计空间，并实现了基于标准单元的物理合成流程，该流程灵活且与当前设计实践兼容。布局的混淆电路在65纳米的商业技术，展示了所获得的混淆图形和定量。此外，我们的安全分析表明，为了真正隐藏电路的意图（不仅仅是其结构的一部分），模糊设计还必须主要类似于FPGA：只有少量的逻辑可以静态化，以便对手保持不知道电路的功能。
2021-10-13 cs.AR cs.CR
