SwitchX: Gmin-Gmax Switching for Energy-Efficient and Robust Implementation of Binary Neural Networks on ReRAM Xbars
忆阻交叉开关可以有效地实现二值化神经网络（BNN），其中权重被存储在突触的高电阻状态（HRS）和低电阻状态（LRS）中。我们提出将BNN权重映射到ReRAM crossbar上的SwitchX，以便最大限度地减少导致计算精度下降的crossbar非理想性的影响。本质上，SwitchX以交叉开关实例包括比LRS突触更多的HRS的方式映射二进制权重。我们发现BNN映射到与SwitchX交叉杆表现出更好的鲁棒性对对抗攻击比标准的交叉杆映射BNN，基线。最后，我们将SwitchX与状态感知训练相结合（进一步提高了权重映射过程中HRS状态的可行性），以提高BNN在硬件上的鲁棒性。我们发现，这种方法比对抗训练（一种最先进的软件防御）对对抗攻击产生更强的防御。我们在VGG 16 BNN上使用基准数据集（CIFAR-10，CIFAR-100和TinyImagenet）进行实验，并使用快速梯度符号方法和投影梯度下降对抗攻击。我们表明，与传统BNN相比，SwitchX与状态感知训练相结合，可以在干净准确性方面提高约35%，在对抗准确性方面提高约6-16%。此外，SwitchX映射的一个重要副产品是增加的交叉开关功率节省，这是由于HRS突触的比例增加，这与状态感知训练进一步。我们使用CIFAR-10和CIFAR-100数据集在16 x16和32 x32交叉杆上通过SwitchX映射的状态感知训练BNN的…
2022-12-07 cs.ET
Finite State Automata Design using 1T1R ReRAM Crossbar
针对机器学习系统中数据移动成本高的问题，提出使用1T1R ReRAM交叉阵列实现有限状态自动机，利用多级ReRAM和异步控制电路实现状态按需切换，实验证明其能无缝完成状态转换且性能无损。
2023-06-30 cs.ET
PANTHER: A Programmable Architecture for Neural Network Training Harnessing Energy-efficient ReRAM
深度神经网络的广泛采用伴随着不断增长的能量和性能需求，这是由于训练它们的昂贵性。已经提出了许多专用架构来加速训练：数字和混合数字模拟使用电阻式RAM（ReRAM）交叉杆。基于ReRAM的加速器已经证明了ReRAM crossbar在执行训练中普遍存在的矩阵向量乘法运算方面的有效性。然而，由于使用串行读取和写入来执行权重梯度和更新步骤，它们仍然遭受低效率。一些工作已经证明了在交叉杆中执行外积的可能性，其可以用于实现权重梯度和更新步骤而不使用串行读取和写入。然而，这些工作一直局限于低精度的操作，这是不够的典型的训练工作量。此外，它们仅限于完全连接层的有限训练算法集。为了解决这些限制，我们提出了一种位切片技术，用于提高基于ReRAM的外积的精度，这与仅用于矩阵向量乘法的位切片有很大不同。我们将这种技术融入到一个交叉结构中，有三种变体迎合了不同的训练算法。为了评估我们在神经网络中不同类型的层（全连接，卷积等）上的设计，和训练算法，我们开发PANTHER，ISA可编程的训练加速器与编译器的支持。我们的评估表明，与数字加速器、基于ReRAM的加速器和GPU相比，PANTHER分别实现了高达$8.02\times$、$54.21\times$和$103\times$的能耗降低以及$7.16\times$、$4.02\times$和$16\times$的执行时间缩短。
2019-12-24 cs.AR cs.DC cs.ET
A Complementary Resistive Switch-based Crossbar Array Adder
基于氧化还原的电阻开关器件（ReRAM）是适用于纳米级存储器应用的一类新兴的非易失性存储器元件。在逻辑运算方面，建议将ReRAM器件用作可编程互连、大规模查找表或用于顺序逻辑运算。然而，在没有附加的选择器器件的情况下，这些方法不适用于大规模纳米交叉条存储器阵列，由于最小的面积消耗，大规模纳米交叉条存储器阵列是ReRAM器件的优选架构。为了克服这个问题的顺序逻辑方法，我们最近推出了一个新的概念，这是适合于无源交叉阵列使用互补电阻开关（CRS）。CRS单元提供两个高电阻存储状态，并且因此有效地避免了寄生电流。然而，到目前为止，基于CRS的存储器中逻辑方法仅被示出为能够使用单个CRS单元来执行基本布尔逻辑运算。在本文中，我们介绍了两个多位加法器计划使用CRS为基础的逻辑内存的方法。我们证明的概念，通过SPICE模拟使用动态忆阻器件模型的ReRAM单元。最后，我们展示了我们的新加法器概念的优势，在步数和设备的数量相比，最近发表的加法器的方法，它适用于传统的ReRAM为基础的时序逻辑概念Borghetti等人介绍。
2015-02-27 cs.ET
Multi-Objective Optimization of ReRAM Crossbars for Robust DNN Inferencing under Stochastic Noise
Duke University（杜克大学）；Washington State University（华盛顿州立大学）
提出 ReSNA 噪声感知训练与 CF-MESMO 连续保真度多目标优化方法，以低成本获得 ReRAM 加速器在精度、面积、时间和能耗间的高质量 Pareto 前沿。
2021-09-12 cs.ET cs.LG
NeuroHammer: Inducing Bit-Flips in Memristive Crossbar Memories
新兴的非易失性存储器（NVM）技术在能源效率、延迟和诸如存储器中计算的特征方面提供了独特的优势。因此，新兴的NVM技术被认为是下一代神经形态平台中计算和存储的理想基底。需要对这些技术的基本可靠性和安全性问题进行评估。在本文中，我们提出了\emph{NeuroHammer}，这是由存储单元之间的热串扰引起的ReRAM交叉开关中的安全威胁。我们证明，通过系统地写入相邻的存储单元，可以在交叉开关中的ReRAM器件中故意诱导位翻转。仿真流程的开发，以评估NeuroHammer和物理参数对攻击的有效性的影响。最后，我们讨论了可能的攻击场景的背景下的安全问题。
2021-12-06 cs.ET
Sensitivity-Aware Mixed-Precision Quantization for ReRAM-based Computing-in-Memory
National Cheng Kung University（国立成功大学）；National Taiwan University（国立台湾大学）
本研究提出一种结合敏感性分析与混合精度策略的量化方法，提升ReRAM存内计算的效率与精度，实验证明在70%压缩下达到86.33%的精度，同时降低40%的功耗。
2025-12-22 cs.AR cs.ET
Hardware Implementation of Ring Oscillator Networks Coupled by BEOL Integrated ReRAM for Associative Memory Tasks
本文提出并实验验证了一种由 BEOL 集成 ReRAM 交叉阵列耦合的环形振荡器 ONN 硬件，可通过相位锁定完成联想记忆模式检索。
2025-03-18 cs.ET
Multi-Bit Read and Write Methodologies for Diode-STTRAM Crossbar Array
交叉开关阵列采用电阻式RAM（ReRAM）等新兴非易失性存储器技术，可提供高密度、快速存取速度和低功耗。然而，交叉开关的带宽被限制为每次访问的单比特读/写，以避免选择不期望的比特。提出了一种在二极管-STTRAM（自旋转移力矩RAM）交叉阵列中进行多位读写的技术。仿真表明，可以调整半选中单元的偏置电压，以提高读取期间的感测裕度，从而减少通过半选中单元的潜路径。在写操作中，半选中单元用脉冲电压源偏置，该脉冲电压源增加这些单元的写等待时间，并且使得能够写入2位，同时保持半选中位不受干扰。模拟结果表明，将半选中单元偏置700 mV可以实现多达512位的读取，同时维持512 × 512交叉开关，保持2.04年。2位写入需要50 mV的脉冲以优化能量。
2016-06-01 cs.ET
Comparative Evaluation of Memory Technologies for Synaptic Crossbar Arrays- Part 2: Design Knobs and DNN Accuracy Trends
Purdue University（普渡大学）
本文分析了不同内存技术在7nm节点下的性能，探讨了设计变量对DNN精度的影响，并发现FeFET在大数组中表现最佳，ReRAM在高位切片和复杂数据集上与FeFET性能相当。
2024-08-11 cs.ET cs.LG
FPSA: A Full System Stack Solution for Reconfigurable ReRAM-based NN Accelerator Architecture
由于\textit{processing-in-memory}在基于ReRAM交叉开关的处理元件（PE）内的独特能力，具有新兴ReRAM（电阻式随机存取存储器）技术的神经网络（NN）加速器已经被研究为解决\textit{memory wall}挑战的有前景的解决方案之一。然而，由于PE之间巨大的通信需求和外围电路的开销，ReRAM的高效率和高密度优势尚未得到充分利用。在本文中，我们提出了一个完整的系统堆栈解决方案，由一个可重构的架构设计，现场可编程突触阵列（FPSA）和它的软件系统，包括神经合成器，时空映射器，布局和路由。我们高度利用软件系统，使硬件设计紧凑和高效。为了满足高性能的通信需求，我们优化它与可重构的布线结构和布局和布线工具。为了提高计算密度，我们大大简化了PE电路与尖峰模式，然后采用神经合成器，使高密度的计算资源，以支持不同种类的神经网络操作。此外，我们在硬件中提供尖峰存储块（SMB）和可配置逻辑块（CLB），并利用时间到空间映射器来利用它们来平衡NN的存储和计算需求。由于端到端的软件系统，我们可以有效地将现有的深度神经网络部署到FPSA。评估表明，与最先进的基于ReRAM的NN加速器之一PRIME相比，FPSA的计算密度提高了31倍;对于代表性的NN，其推理性能可以实现高达1000倍的加速比。
2019-01-28 cs.ET cs.NE
XBTorch: A Unified Framework for Modeling and Co-Design of Crossbar-Based Deep Learning Accelerators
George Washington University（乔治·华盛顿大学）；DEVCOM Army Research Laboratory（陆军研究实验室）；Western Digital Research（西部数字研究）
XBTorch是一种基于新兴记忆技术的深度学习加速器建模与协同设计的统一框架，提供高效的仿真工具和跨层协同设计能力。
2026-01-11 cs.AI cs.ET cs.LG
A Physical Unclonable Function with Redox-based Nanoionic Resistive Memory
一组独特的特性被封装在新兴的基于非易失性还原-氧化（氧化还原）的阻变存储器（ReRAM）中，例如其潜在的随机切换过程以及其固有的高度非线性电流-电压特性，除了已知的纳米制造工艺变化之外，这使得它们成为下一代低成本、低功耗、微小且安全的物理不可克隆功能（PUF）的有希望的候选者。本文利用了这种不利的ReRAM功能，使用新颖的架构和外围电路的组合。我们提出了一种物理单向函数，非线性电阻物理不可克隆函数（nrPUF），考虑到其性能特点，可能适用于各种网络物理安全应用。我们通过实验验证了基于价态变化机制（VCM）的ReRAM在纳米制造的交叉杆阵列中跨多个管芯和运行的性能。除了大量的缓冲响应对（CRP），使用实验和模拟相结合，我们提出的PUF显示了98.67%的可靠性，49.85%的唯一性，49.86%的扩散性，47.28%的均匀性，和47.48%的位混叠。
2016-11-15 cond-mat.other cs.ET
Comparative Evaluation of Memory Technologies for Synaptic Crossbar Arrays -- Part I: Robustness-driven Device-Circuit Co-Design and System Implications
针对突触交叉阵列存内计算的器件选型问题，本文对四种存储技术开展鲁棒性导向的器件-电路协同优化与对比评估，明确了FeFET技术在DNN推理精度与工艺偏差耐受方面的优势。
2024-08-13 cs.ET
HYPERLOCK: In-Memory Hyperdimensional Encryption in Memristor Crossbar Array
University of Toronto（多伦多大学）；York University（约克大学）
提出了一种基于忆阻交叉开关阵列、二进制超向量和神经网络的新型密码体系结构。利用忆阻器交叉开关的随机性和不可克隆性以及二进制超向量和神经网络的容错性，使得忆阻器交叉开关仿真算法的实现成为可能。我们证明，随着二进制超向量的维数的增加，可以有效地控制忆阻器电路中的非理想性。在受控交叉开关非理想性的精细水平，来自忆阻器电路的噪声可以用于加密数据，同时可由神经网络充分解释以用于解密。我们将我们的算法应用于图像加密的概念证明，并以100%的解密精度，尽管交叉噪声的文本加密/解密。我们的工作显示了使用忆阻器交叉杆作为密码学的不可克隆随机编码器单元的潜力和可行性，其现有的功能作为矢量矩阵乘法加速设备。
2022-01-27 cs.CR cs.ET cs.LG
Scaling Limits of Memristor-Based Routers for Asynchronous Neuromorphic Systems
本研究探讨忆阻交叉阵列作为异步SNN硬件中路由通道的扩展极限，通过理论建模、22nm FDSOI电路仿真及4K-ReRAM芯片实验，确定了IR压降和漏电问题导致的功能界限，为多核异步神经形态系统的忆阻路由器设计提供指导。
2023-12-21 cs.ET cs.NE
XL-HD: Extended Learning in Hyperdimensional Computing via Deterministic Projections for In-Memory Accelerators
University of South Florida（南佛罗里达大学）；University of Louisiana at Lafayette（路易斯安那大学拉斐特分校）
提出XL-HD框架，使用确定性Sobol序列投影和全可学习二进制原型，在保持紧凑内存加速器面积和超低能耗的同时，在MNIST、UCIHAR和ISOLET上达到竞争性精度。
2026-05-24 cs.AR cs.ET
