A Complementary Resistive Switch-based Crossbar Array Adder
基于氧化还原的电阻开关器件（ReRAM）是适用于纳米级存储器应用的一类新兴的非易失性存储器元件。在逻辑运算方面，建议将ReRAM器件用作可编程互连、大规模查找表或用于顺序逻辑运算。然而，在没有附加的选择器器件的情况下，这些方法不适用于大规模纳米交叉条存储器阵列，由于最小的面积消耗，大规模纳米交叉条存储器阵列是ReRAM器件的优选架构。为了克服这个问题的顺序逻辑方法，我们最近推出了一个新的概念，这是适合于无源交叉阵列使用互补电阻开关（CRS）。CRS单元提供两个高电阻存储状态，并且因此有效地避免了寄生电流。然而，到目前为止，基于CRS的存储器中逻辑方法仅被示出为能够使用单个CRS单元来执行基本布尔逻辑运算。在本文中，我们介绍了两个多位加法器计划使用CRS为基础的逻辑内存的方法。我们证明的概念，通过SPICE模拟使用动态忆阻器件模型的ReRAM单元。最后，我们展示了我们的新加法器概念的优势，在步数和设备的数量相比，最近发表的加法器的方法，它适用于传统的ReRAM为基础的时序逻辑概念Borghetti等人介绍。
2015-02-27 cs.ET
NeuroHammer: Inducing Bit-Flips in Memristive Crossbar Memories
新兴的非易失性存储器（NVM）技术在能源效率、延迟和诸如存储器中计算的特征方面提供了独特的优势。因此，新兴的NVM技术被认为是下一代神经形态平台中计算和存储的理想基底。需要对这些技术的基本可靠性和安全性问题进行评估。在本文中，我们提出了\emph{NeuroHammer}，这是由存储单元之间的热串扰引起的ReRAM交叉开关中的安全威胁。我们证明，通过系统地写入相邻的存储单元，可以在交叉开关中的ReRAM器件中故意诱导位翻转。仿真流程的开发，以评估NeuroHammer和物理参数对攻击的有效性的影响。最后，我们讨论了可能的攻击场景的背景下的安全问题。
2021-12-06 cs.ET
ReaLPrune: ReRAM Crossbar-aware Lottery Ticket Pruned CNNs
在边缘训练机器学习（ML）模型（在最终用户设备上进行片上训练）可以解决许多紧迫的挑战，包括数据隐私/安全性，通过减少对通信结构和云基础设施的依赖来增加ML应用程序对世界不同地区的可访问性，并满足AR/VR应用程序的实时要求。然而，现有的边缘平台没有足够的计算能力来支持复杂的机器学习任务，例如训练大型CNN。基于ReRAM的架构为片上CNN训练/推理提供了高性能且节能的计算平台。然而，基于ReRAM的架构不能随着CNN的大小而扩展。较大的CNN具有更多的权重，这需要更多的ReRAM单元，而这些单元无法集成在单个芯片中。此外，在芯片上训练较大的CNN将需要更高的功率，这是这些较小的设备无法承受的。修剪是解决这一问题的有效方法。然而，现有的修剪技术要么只针对推理，或者它们不是交叉感知的。这导致基于ReRAM的架构上的CNN训练的次优硬件节省和性能优势。在本文中，我们通过提出一种新的横杆感知修剪策略来解决这个问题，称为ReaLPrune，它可以修剪超过90%的CNN权重。修剪后的模型可以从头开始训练，而不会有任何准确性损失。实验结果表明，与未修剪的CNN相比，ReaLPrune将硬件需求降低了77.2%，并将CNN训练速度加快了约20倍。ReaLPrune在性能和硬件节省方面也优于其他纵横感知修剪技术。此外，ReaLPrune对于多样化的数据集和更复杂的CNN同样有效
2022-03-23 cs.AR cs.ET
Multi-Objective Optimization of ReRAM Crossbars for Robust DNN Inferencing under Stochastic Noise
Duke University（杜克大学）；Washington State University（华盛顿州立大学）
提出 ReSNA 噪声感知训练与 CF-MESMO 连续保真度多目标优化方法，以低成本获得 ReRAM 加速器在精度、面积、时间和能耗间的高质量 Pareto 前沿。
2021-09-12 cs.ET cs.LG
FORMS: Fine-grained Polarized ReRAM-based In-situ Computation for Mixed-signal DNN Accelerator
Northeastern University（东北大学）；Georgia Institute of Technology（佐治亚理工学院）；Samsung（三星）；Stevens Institute of Technology（史蒂文斯理工学院）；University of Southern California（南加州大学）；University of Utah（犹他大学）；University of Connecticut（康涅狄格大学）
最近的工作证明了使用电阻式随机存取存储器（ReRAM）作为一种新兴技术来执行固有的并行模拟域原位矩阵向量乘法（DNN中的密集和关键计算）的前景。利用存储在ReRAM交叉开关单元中的权重作为电导，当输入向量被施加到字线时，矩阵向量乘法结果可以被生成为位线中的电流。一个关键问题是权重可以是正的也可以是负的，但是原位计算假设每个交叉杆列上的所有单元具有相同的符号。当前的架构要么使用两个ReRAM交叉条来表示正权重和负权重，要么向权重添加偏移量，以便所有值都变为正值。这两种解决方案都不是理想的：它们要么使交叉开关的成本加倍，要么产生额外的偏移电路。为了更好地解决这个问题，本文提出了FORMS，这是一种具有极化权重的基于ReRAM的细粒度DNN加速器。我们的关键设计原则不是试图表示正/负权重，而是严格执行原位计算中的假设-确保交叉杆同一列中的所有权重具有相同的符号。它自然避免了额外的交叉开关的成本。这样的权重可以使用交替方向乘法（ADMM）正则化优化来很好地生成，这可以在DNN权重中精确地执行某些模式。为了实现高精度，我们建议使用细粒度的子数组列，这为输入零跳过提供了一个独特的机会，大大避免了不必要的计算。这也使得硬件更容易实现。将所有这些放在一起，使用相同的优化模型，FORMS实现了显着的吞吐量提高，并以类似的面积成本提高了ISAAC的每秒帧速度。
2021-06-16 cs.AR cs.ET cs.LG
PANTHER: A Programmable Architecture for Neural Network Training Harnessing Energy-efficient ReRAM
深度神经网络的广泛采用伴随着不断增长的能量和性能需求，这是由于训练它们的昂贵性。已经提出了许多专用架构来加速训练：数字和混合数字模拟使用电阻式RAM（ReRAM）交叉杆。基于ReRAM的加速器已经证明了ReRAM crossbar在执行训练中普遍存在的矩阵向量乘法运算方面的有效性。然而，由于使用串行读取和写入来执行权重梯度和更新步骤，它们仍然遭受低效率。一些工作已经证明了在交叉杆中执行外积的可能性，其可以用于实现权重梯度和更新步骤而不使用串行读取和写入。然而，这些工作一直局限于低精度的操作，这是不够的典型的训练工作量。此外，它们仅限于完全连接层的有限训练算法集。为了解决这些限制，我们提出了一种位切片技术，用于提高基于ReRAM的外积的精度，这与仅用于矩阵向量乘法的位切片有很大不同。我们将这种技术融入到一个交叉结构中，有三种变体迎合了不同的训练算法。为了评估我们在神经网络中不同类型的层（全连接，卷积等）上的设计，和训练算法，我们开发PANTHER，ISA可编程的训练加速器与编译器的支持。我们的评估表明，与数字加速器、基于ReRAM的加速器和GPU相比，PANTHER分别实现了高达$8.02\times$、$54.21\times$和$103\times$的能耗降低以及$7.16\times$、$4.02\times$和$16\times$的执行时间缩短。
2019-12-24 cs.AR cs.DC cs.ET
Hardware Implementation of Ring Oscillator Networks Coupled by BEOL Integrated ReRAM for Associative Memory Tasks
本文提出并实验验证了一种由 BEOL 集成 ReRAM 交叉阵列耦合的环形振荡器 ONN 硬件，可通过相位锁定完成联想记忆模式检索。
2025-03-18 cs.ET
Programmable Crossbar Quantum-dot Cellular Automata Circuits
量子点的制备和表征是一项成熟的技术，广泛应用于光子学、量子光学和纳米电子学领域。放置在正方形四个角上的四个量子点形成了一个单位单元，它可以保存一点信息，并作为量子点元胞自动机（QCA）纳米电子电路的基础。虽然已经设计、制造和测试了几种基本的QCA电路，证明量子点可以形成功能、快速和低功耗的纳米电路，但QCA纳米电子学仍然处于起步阶段。其中一个原因是缺乏设计自动化工具，这将有助于现代应用所需的大型QCA电路的系统设计。在这里，我们提出了新的，可编程QCA电路，这是基于交叉结构。这些电路可以编程实现任何类似于CMOS FPGA的布尔函数，并开辟了通往QCA纳米电子电路完全自动化设计的道路。使用这种结构，我们设计和模拟QCA电路，被证明是面积有效，稳定和可靠的。
2016-04-26 cs.ET
Sensitivity-Aware Mixed-Precision Quantization for ReRAM-based Computing-in-Memory
National Cheng Kung University（国立成功大学）；National Taiwan University（国立台湾大学）
本研究提出一种结合敏感性分析与混合精度策略的量化方法，提升ReRAM存内计算的效率与精度，实验证明在70%压缩下达到86.33%的精度，同时降低40%的功耗。
2025-12-22 cs.AR cs.ET
Comparative Evaluation of Memory Technologies for Synaptic Crossbar Arrays- Part 2: Design Knobs and DNN Accuracy Trends
Purdue University（普渡大学）
本文分析了不同内存技术在7nm节点下的性能，探讨了设计变量对DNN精度的影响，并发现FeFET在大数组中表现最佳，ReRAM在高位切片和复杂数据集上与FeFET性能相当。
2024-08-11 cs.ET cs.LG
FPSA: A Full System Stack Solution for Reconfigurable ReRAM-based NN Accelerator Architecture
由于\textit{processing-in-memory}在基于ReRAM交叉开关的处理元件（PE）内的独特能力，具有新兴ReRAM（电阻式随机存取存储器）技术的神经网络（NN）加速器已经被研究为解决\textit{memory wall}挑战的有前景的解决方案之一。然而，由于PE之间巨大的通信需求和外围电路的开销，ReRAM的高效率和高密度优势尚未得到充分利用。在本文中，我们提出了一个完整的系统堆栈解决方案，由一个可重构的架构设计，现场可编程突触阵列（FPSA）和它的软件系统，包括神经合成器，时空映射器，布局和路由。我们高度利用软件系统，使硬件设计紧凑和高效。为了满足高性能的通信需求，我们优化它与可重构的布线结构和布局和布线工具。为了提高计算密度，我们大大简化了PE电路与尖峰模式，然后采用神经合成器，使高密度的计算资源，以支持不同种类的神经网络操作。此外，我们在硬件中提供尖峰存储块（SMB）和可配置逻辑块（CLB），并利用时间到空间映射器来利用它们来平衡NN的存储和计算需求。由于端到端的软件系统，我们可以有效地将现有的深度神经网络部署到FPSA。评估表明，与最先进的基于ReRAM的NN加速器之一PRIME相比，FPSA的计算密度提高了31倍;对于代表性的NN，其推理性能可以实现高达1000倍的加速比。
2019-01-28 cs.ET cs.NE
Comparative Evaluation of Memory Technologies for Synaptic Crossbar Arrays -- Part I: Robustness-driven Device-Circuit Co-Design and System Implications
针对突触交叉阵列存内计算的器件选型问题，本文对四种存储技术开展鲁棒性导向的器件-电路协同优化与对比评估，明确了FeFET技术在DNN推理精度与工艺偏差耐受方面的优势。
2024-08-13 cs.ET
A Physical Unclonable Function with Redox-based Nanoionic Resistive Memory
一组独特的特性被封装在新兴的基于非易失性还原-氧化（氧化还原）的阻变存储器（ReRAM）中，例如其潜在的随机切换过程以及其固有的高度非线性电流-电压特性，除了已知的纳米制造工艺变化之外，这使得它们成为下一代低成本、低功耗、微小且安全的物理不可克隆功能（PUF）的有希望的候选者。本文利用了这种不利的ReRAM功能，使用新颖的架构和外围电路的组合。我们提出了一种物理单向函数，非线性电阻物理不可克隆函数（nrPUF），考虑到其性能特点，可能适用于各种网络物理安全应用。我们通过实验验证了基于价态变化机制（VCM）的ReRAM在纳米制造的交叉杆阵列中跨多个管芯和运行的性能。除了大量的缓冲响应对（CRP），使用实验和模拟相结合，我们提出的PUF显示了98.67%的可靠性，49.85%的唯一性，49.86%的扩散性，47.28%的均匀性，和47.48%的位混叠。
2016-11-15 cond-mat.other cs.ET
XBTorch: A Unified Framework for Modeling and Co-Design of Crossbar-Based Deep Learning Accelerators
George Washington University（乔治·华盛顿大学）；DEVCOM Army Research Laboratory（陆军研究实验室）；Western Digital Research（西部数字研究）
XBTorch是一种基于新兴记忆技术的深度学习加速器建模与协同设计的统一框架，提供高效的仿真工具和跨层协同设计能力。
2026-01-11 cs.AI cs.ET cs.LG
Scaling Limits of Memristor-Based Routers for Asynchronous Neuromorphic Systems
本研究探讨忆阻交叉阵列作为异步SNN硬件中路由通道的扩展极限，通过理论建模、22nm FDSOI电路仿真及4K-ReRAM芯片实验，确定了IR压降和漏电问题导致的功能界限，为多核异步神经形态系统的忆阻路由器设计提供指导。
2023-12-21 cs.ET cs.NE
Multi-Level Resistive Synapses for On-Chip Neural Networks: A Physics-Based Design of a Memristive Crossbar Fabric with Quasi-Continuous Conductance States
提出基于离子输运物理的忆阻突触模型，实现准连续电导态，并构建1T1R交叉阵列，通过模拟域原位学习支持大规模语言模型，效率远超传统CMOS。
2026-06-23 cond-mat.mes-hall cs.AR cs.ET
TIMELY: Pushing Data Movements and Interfaces in PIM Accelerators Towards Local and in Time Domain
Rice University（莱斯大学）；University of California, Santa Barbara（加州大学圣巴巴拉分校）；Stanford University（斯坦福大学）
基于电阻式随机存取存储器（ReRAM）的存储器中处理（R $^2$ PIM）加速器在弥合物联网设备的受限资源与卷积/深度神经网络（CNN/DNN）的高昂能量成本之间的差距方面显示出希望。具体而言，R $^2$ PIM加速器通过消除重量运动的成本并通过ReRAM的高密度提高计算密度来提高能源效率。然而，能量效率仍然受到输入和部分和（Psum）移动的主要能量成本以及数模（D/A）和模数（A/D）接口的成本的限制。在这项工作中，我们确定了R $^2$ PIM加速器中的三个节能机会：模拟数据局部性，时域接口和输入访问减少，并提出了一种创新的R $^2$ PIM加速器TIMELY，其中有三个关键贡献：（1）TIMELY在ReRAM交叉杆内采用模拟本地缓冲器（ALB），以大大增强数据局部性，最大限度地减少输入和Psum移动的能量开销;（2）分别采用时域接口（TDI）和ALB，大大降低了每次D/A（和A/D）转换的能量和转换的总次数;（3）提出了一种一次性输入读取（O $^2$ IR）映射方法，进一步降低了输入访问的能量和D/A转换的次数。使用超过10个CNN/DNN模型和各种芯片配置进行的评估表明，TIMELY在能效方面优于基准R $^2$ PIM加速器PRIME一个数量级，同时保持更好的计算密度（高达31.2 $\times$）和吞吐量（高达736.6 $\times$）。此外，进行全面的研…
2020-05-03 cs.AR cs.ET cs.LG
CQ-CiM: Hardware-Aware Embedding Shaping for Robust CiM-Based Retrieval
Villanova University（维拉诺瓦大学）；Fraunhofer IPMS（弗劳恩霍夫IPMS研究所）；NDSU（北达科他州立大学）；University of Notre Dame（圣母大学）；TU Braunschweig（布伦瑞克工业大学）
本文提出CQ-CiM框架，通过联合学习压缩与量化生成兼容多种CiM设计的低比特嵌入，解决RAG中高精度高维嵌入与CiM低精度低维约束的矛盾。
2026-03-31 cs.AR cs.ET
IMPACT:InMemory ComPuting Architecture Based on Y-FlAsh Technology for Coalesced Tsetlin Machine Inference
Newcastle University（纽卡斯尔大学）；Peng Cheng Laboratory（鹏城实验室）；Technion—Israel Institute of Technology（以色列理工学院）；Bernoulli Institute（伯努利研究所）
针对冯·诺依曼架构的数据带宽瓶颈，本文提出基于180nm工艺Y-Flash器件的IMPACT存内计算架构，用于合并Tsetlin机推理，在MNIST上达96.3%准确率，能效显著优于多种存算方案。
2024-12-04 cs.AI cs.AR cs.ET
