A Novel Tampering Attack on AES Cores with Hardware Trojans
近年来，由于半导体制造的进步和每个晶体管成本的降低，集成电路（IC）中的密码原语的实现持续增加。硬件实现使加密操作更快，更节能。然而，已经提出了旨在提取秘密密钥以破坏这些原语的安全性的各种硬件攻击。针对目前广泛使用的高级加密标准（AES）分组密码算法，分析了其在篡改攻击下的脆弱性。我们提出的攻击依赖于由不受信任的代工厂在网表中植入硬件木马，该代工厂可以设计和实现这样的木马，因为它可以访问设计布局和掩码信息。硬件特洛伊木马的激活通过阻止所有先前回合的密钥相关计算的影响来修改特定回合的输入数据。我们建议使用一个顺序的硬件木马来提供有效载荷在输入的内部轮实现这种修改的数据。一旦特洛伊木马被激活，所有内部子密钥，以及最后的秘密密钥都可以从观察到的密文中计算出来。我们实现了我们提出的篡改攻击的顺序硬件木马插入到一个128位的AES设计从OpenCores基准套件和报告的面积开销，以证明拟议的篡改攻击的可行性。
2020-08-07 cs.CR
Early Detection of Hardware Trojans Using Neural Controlled Differential Equations and Analysis of Power Traces
California State University, Long Beach（加州州立大学长滩分校）
针对硬件木马检测难题，提出用神经控制微分方程和功耗轨迹分析的新方法，利用NCDE模型学习正常功耗行为，结合LDA分类器区分不同情况，实验表明该方法准确率高，能处理休眠木马，在标准基准上验证了其性能。
2026-07-28 cs.CR
TroPUF: Evaluating Hardware Trojan Insertion in Delay-Based Physical Unclonable Functions
California State University Long Beach（加州州立大学长滩分校）
研究基于延迟的物理不可克隆函数中硬件木马插入问题，提出统一模拟框架并行评估功能指标、硬件开销和建模抗性，揭示当前PUF安全假设差距，强调需将PUF与硬件木马作为耦合安全问题评估。
2026-07-28 cs.CR
Automatic Hardware Trojan Insertion using Machine Learning
由于当前的横向业务模式促进了对不受信任的第三方知识产权（IP）、CAD工具和设计设施的日益依赖，硬件特洛伊木马攻击已成为半导体行业的严重威胁。开发针对硬件木马攻击的有效对策需要：（1）快速可靠地探索给定设计的可行木马攻击空间;（2）一套符合特定标准的高质量木马插入基准测试。后者已成为必不可少的设计/验证解决方案的开发和评估，以实现对特洛伊木马攻击的量化保证。虽然现有的静态基准测试为比较不同的对策提供了一个基线，但它们只能从完整的特洛伊木马设计空间中枚举有限数量的手工制作的特洛伊木马。为了实现这些双重目标，在本文中，我们提出了MIMIC，一种用于自动木马插入的新型AI引导框架，它可以通过模仿一小部分已知木马的属性，为给定的设计创建大量有效的木马。虽然有一些工具可以使用固定的特洛伊木马模板自动插入特洛伊木马实例，但它们无法分析已知的特洛伊木马攻击，从而创建准确捕获威胁模型的新实例。MIMIC的工作分为两个主要步骤：（1）在多维空间中分析现有木马种群的结构和功能特征，以训练机器学习模型并生成大量给定设计的“虚拟木马”;（2）接下来，通过将它们的功能/结构属性与内部逻辑结构的适当网络相匹配，将它们绑定到设计中。我们已经为MIMIC开发了一个完整的工具流程，通过探索几个用例对框架进行了广泛的评估，并量化了其有效性，以展示非常有希望的结果。
2022-04-18 cs.CR
Towards Effective and Robust Neural Trojan Defenses via Input Filtering
Applied Artificial Intelligence Institute (A2I2), Deakin University（迪肯大学应用人工智能研究所（A2I2））；University of Wollongong（伍伦贡大学）
木马对深层神经网络的攻击既危险又诡异。在过去的几年中，特洛伊木马攻击已经从只使用单个输入不可知触发器并仅针对一个类发展到使用多个输入特定触发器并针对多个类。然而，特洛伊木马防御并没有跟上这一发展。大多数防御方法仍然对木马触发器和目标类的假设不足，因此，可以很容易地绕过现代木马攻击。为了解决这个问题，我们提出了两种新的“过滤”防御称为变分输入过滤（VIF）和对抗输入过滤（AIF），分别利用有损数据压缩和对抗学习，有效地净化潜在的特洛伊木马触发器在运行时间的输入，而无需假设的触发器/目标类的数量或触发器的输入依赖属性。此外，我们引入了一种新的防御机制，称为“过滤然后对比”（FtC），这有助于避免“过滤”导致的干净数据的分类准确性下降，并将其与VIF/AIF相结合，以获得这种新的防御。广泛的实验结果和消融研究表明，我们提出的防御显着优于著名的基线防御在减轻五个先进的木马攻击，包括最近的两个国家的最先进的，同时是相当强大的少量训练数据和大规范触发。
2023-02-14 cs.AI cs.CR cs.CV
Hardware Trojan Detection through Information Flow Security Verification
半导体设计公司越来越依赖第三方供应商来获取知识产权（IP）并满足上市时间的限制。然而，这些第三方IP不能被信任，因为硬件木马可以被不受信任的供应商恶意插入其中。虽然已经提出了不同的方法来检测第三方IP中的木马，但它们的局限性尚未得到广泛研究。在本文中，我们分析了国家的最先进的木马检测技术的局限性，并证明与实验结果如何击败这些检测机制。然后，我们提出了一个基于信息流安全（IFS）验证的木马检测框架。我们的框架检测违反IFS的政策所造成的木马，而不需要白盒知识的IP。我们通过实验验证了我们提出的技术的有效性，准确地识别木马的信任中心基准。我们还证明，我们的技术不共享的限制，以前提出的木马检测技术。
2018-03-12 cs.CR
A CRISPR-Cas-Inspired Mechanism for Detecting Hardware Trojans in FPGA Devices
近年来，硬件安全性越来越突出，这是由于全球化的半导体供应链和第三方IP（知识产权）使用的增加而引起的担忧。木马检测对于确保系统的机密性、完整性和可用性至关重要。现有的FPGA（现场可编程门阵列）硬件木马检测方法包括测试时方法、预实现方法和运行时方法。前两种方法提供了检测某些特洛伊木马的有效方法;然而，特洛伊木马可能被专门设计为在测试时或实现之前避免检测，从而使运行时检测成为更有吸引力的选择。运行时检测和删除特洛伊木马程序是非常可取的，由于广泛的关键系统部署在FPGA上，可能很难或昂贵的从操作中删除。硬件和自然系统之间有许多相似之处，其中一个例子在硬件攻击和生物攻击之间建立了类比。我们提出了一种受CRISPR-Cas启发的（聚类规则间隔回文重复序列）方法，用于检测FPGA中的硬件木马。1-E型CRISPR-Cas机制的基本概念被讨论和模拟，以预测遗传信息通过该生物系统的流动。利用该系统的基本结构，提出了一种新型的运行时木马检测方法CADEFT（CRISPR-Cas-based Algorithm for Detection of FPGA Trojans）。探讨了FPGA不同层次的应用设计流程，提出了在比特流级实现CADEFT，以监控FPGA的配置比特流和运行时特性。CADEFT的灵活性源于CRISPR-Cas机制识别可能对系统构成威胁的类似模式的能力。
2020-05-15 cs.CR
PATCH-FFT: Unmasking Dormant Hardware Trojans with Patch-Based Frequency-Domain Transformers
California State University Long Beach（加州州立大学长滩分校）
研究如何检测集成电路中潜伏的硬件木马，提出基于补丁的变压器架构，利用频域分析电源迹线，使用rFFT转换测量，实验显示该方法平均检测准确率达90.94%，优于现有方法，能检测休眠木马。
2026-07-28 cs.CR
An Adaptive Black-box Defense against Trojan Attacks (TrojDef)
New Jersey Institute of Technology（新泽西理工学院）；Jordan University of Science & Technology（约旦科技大学）；Qatar Computing Research Institute（卡塔尔计算研究所）；HBKU（哈马德·本·哈利法大学）
特洛伊木马后门是一种针对神经网络（NN）分类器的中毒攻击，其中对手试图利用（高度期望的）模型重用属性，通过中毒的训练过程将特洛伊木马植入后门漏洞的模型参数中。大多数针对木马攻击的防御措施都假设白盒设置，其中防御者可以访问NN的内部状态，也可以通过它运行反向传播。在这项工作中，我们提出了一个更实用的黑盒防御，称为TrojDef，它只能运行NN的前向传递。TrojDef尝试识别和过滤特洛伊输入（即，当输入被随机噪声反复扰动时，通过监视预测置信度的变化，来检测用特洛伊触发器增强的输入）。我们推导出一个函数的基础上的预测输出，这是所谓的预测置信界，以决定是否输入的例子是木马或没有。直觉是，特洛伊输入更稳定，因为错误分类仅取决于触发器，而良性输入在由于分类特征的扰动而增加噪声时会受到影响。通过数学分析，我们表明，如果攻击者是完美的注入后门，木马感染模型将被训练学习适当的预测置信区间，这是用来区分木马和良性输入下的任意扰动。然而，由于攻击者在注入后门方面可能并不完美，因此我们引入了一种非线性变换来预测置信区间，以提高实际设置中的检测精度。广泛的实证评估表明，TrojDef的性能明显优于最先进的防御，并且在不同的设置下非常稳定，即使分类器架构，训练过程或超参数发生变化。
2022-09-05 cs.CR cs.CV
Two Countermeasures Against Hardware Trojans Exploiting Non-Zero Aliasing Probability of BIST
硬件木马的威胁已被学术界、工业界和政府机构广泛认识。尽管有加密保护，特洛伊木马仍会危及系统的安全性。特洛伊木马造成的损害可能不仅限于企业或声誉，还可能对公共安全、国民经济或国家安全造成严重影响。Becker等人在CHES'2012上提出了一种极其隐蔽的实现硬件木马的方法。他们的工作表明，通过利用逻辑内建自测试（LBIST）的非零混叠概率，可以在符合FIPS 140-2和NIST SP 800 -90标准的随机数生成器中注入特洛伊木马。在本文中，我们提出了两种方法来修改LBIST，以防止这种攻击。第一种方法使测试图案依赖于在制造阶段之后被编程到芯片中的可配置密钥。第二种方法使用远程测试管理系统，该系统可以在每个测试周期使用不同的测试模式集执行LBIST。
2015-11-24 cs.CR
Trojan Awakener: Detecting Dormant Malicious Hardware Using Laser Logic State Imaging (Extended Version)
硬件木马（HTs）的威胁及其检测是一个广泛研究的领域。虽然将特洛伊木马插入专用集成电路（ASIC）的工作量相对较高，特别是在信任芯片制造商时，但即使在产品发货后或使用期间，可编程硬件也容易受到特洛伊木马插入的影响。与此同时，在这些平台上检测具有小或零开销触发器和有效负载的休眠HT仍然是一项具有挑战性的任务，因为特洛伊木马可能不会在使用逻辑测试或物理测量的芯片验证期间被激活。在这项工作中，我们提出了一种新的木马检测方法的基础上，从集成电路（IC）故障分析，能够检测几乎所有类别的休眠木马的技术。使用激光逻辑状态成像（LLSI），我们展示了如何电源电压调制可以唤醒不活跃的木马，使他们使用激光电压成像技术检测。因此，我们的技术不需要触发木马。为了支持我们的主张，我们提出了三个案例研究28和20 SRAM和闪存为基础的现场可编程门阵列（FPGA）。我们演示了如何以高置信度检测顺序和组合逻辑以及FPGA的路由配置中的小变化，以非侵入性的方式。最后，我们讨论了我们的方法在ASIC中的休眠模拟木马的实际适用性。
2023-02-02 cs.CR
MISA: Online Defense of Trojaned Models using Misattributions
Boston University（波士顿大学）；SRI International（斯坦福国际研究院）
最近的研究表明，神经网络很容易受到特洛伊木马攻击，其中网络被训练成以特定和潜在恶意的方式对输入中特制的触发模式做出响应。本文提出了MISA，一种新的在线方法来检测木马触发器的神经网络在推理时间。我们的方法是基于一个新的概念称为misattributations，它捕捉了木马激活的特征空间中的异常表现。给定输入图像和相应的输出预测，我们的算法首先计算模型在不同特征上的属性。然后对这些属性进行统计分析，以确定是否存在特洛伊木马触发器。在一组基准测试中，我们证明了我们的方法可以有效地检测各种触发模式的特洛伊木马触发器，包括最近几个没有已知防御的触发模式。我们的方法实现了96%的AUC检测图像，其中包括一个木马触发器没有任何假设的触发模式。
2021-09-23 cs.CR cs.CV stat.ML
Trojan Horse Training for Breaking Defenses against Backdoor Attacks in Deep Learning
University of Washington（华盛顿大学）；Western Washington University（西华盛顿大学）
使用深度神经网络的机器学习（ML）模型容易受到后门攻击。这种攻击涉及对手插入（隐藏的）触发器。因此，包含触发器的任何输入将导致神经网络将输入错误分类为（单个）目标类，而正确分类没有触发器的其他输入。包含后门的ML模型被称为特洛伊木马模型。当只有模型的输出可用时，后门可能会在安全关键的网络和网络物理系统中产生严重后果。防御机制已经开发并说明，在单目标后门攻击的情况下，能够区分特洛伊模型和非特洛伊模型的输出，准确率> 96%。理解防御机制的局限性需要构建机制失败的例子。当前的单目标后门攻击需要每个目标类一个触发器。我们介绍了一种新的，更一般的攻击，将使一个单一的触发器，导致错误分类到一个以上的目标类。这种错误分类将取决于输入所属的真实（实际）类。我们将这类攻击称为多目标后门攻击。我们证明了可以训练具有单目标或多目标触发器的特洛伊木马模型，以便降低试图区分来自特洛伊木马和非特洛伊木马模型的输出的防御机制的准确性。我们的方法使用非木马模型作为老师的木马模型，解决了木马模型和防御机制之间的最小-最大优化问题。经验评估表明，我们的训练过程将最先进的防御机制的准确性从> 96%降低到0%。
2022-03-25 cs.AI cs.CR cs.LG
Cross-Scale Persistence Analysis of EM Side-Channels for Reference-Free Detection of Always-On Hardware Trojans
Howard University（霍华德大学）
本文提出基于电磁侧信道跨尺度持久性分析的无参考检测框架，用于识别始终开启的硬件木马。通过分析多时间频分辨率下的电磁发射，构建稳定性图，利用GMM和BIC进行统计结构建模，并引入跨尺度饱和度、变异性及中位数混合复杂度等指标，揭示木马的持久性特征。
2026-03-17 cs.CR
Reference-Free Spectral Analysis of EM Side-Channels for Always-on Hardware Trojan Detection
Howard University（霍华德大学）
本文提出了一种无需参考的电磁侧信道分析方法，结合时频分析与高斯混合模型，用于检测始终开启的硬件木马，通过STFT分析展示木马的持久足迹特征。
2026-01-28 cs.CR
Towards Practical Fabrication Stage Attacks Using Interrupt-Resilient Hardware Trojans
本文提出中断弹性硬件木马（IRT），通过解决CPU非确定性上下文切换导致的触发竞态问题，在28nm RISC-V微架构上以仅20皮秒的平均延迟开销实现高可靠性的制造阶段攻击，并开源设计以推动微处理器木马研究。
2024-05-02 cs.CR
Risk-Aware and Explainable Framework for Ensuring Guaranteed Coverage in Evolving Hardware Trojan Detection
本文针对演化型硬件木马检测中误分类风险高、模型可信度难以评估的问题，提出基于共形化生成对抗网络和Mondrian共形预测器的算法无关框架，在提供集合预测与不确定性量化的同时支持校准可解释的拒绝决策，并在合成与真实芯片基准上验证了有效性。
2023-10-14 cs.CR
A Survey of Neural Trojan Attacks and Defenses in Deep Learning
人工智能（AI）在很大程度上依赖于深度学习--这种技术在AI的实际应用中越来越受欢迎，即使在安全关键和高风险领域也是如此。然而，最近发现深度学习可以通过在其中嵌入木马来操纵。不幸的是，规避深度学习计算要求的实用解决方案，例如将模型训练或数据注释外包给第三方，进一步增加了模型对木马攻击的敏感性。由于该主题在深度学习中的关键重要性，最近的文献在这个方向上做出了许多贡献。我们对为深度学习设计特洛伊木马攻击的技术进行了全面的回顾，并探讨了它们的防御措施。我们的信息调查系统地组织了最近的文献，并讨论了方法的关键概念，同时假设读者对该领域的知识最少。它为更广泛的社区提供了一个可理解的门户，以了解神经特洛伊木马的最新发展。
2022-02-15 cs.AI cs.CR cs.CV
A Survey of Trojan Attacks and Defenses to Deep Neural Networks
University of Electronic Science and Technology of China（电子科技大学）；The Chinese University of Hong Kong（香港中文大学）
本文综述深度神经网络木马攻击与防御研究，梳理概念演进，对比分析各类攻防策略，评估真实场景攻击可行性，指出问题紧迫性并给出技术优化建议。
2024-08-15 cs.CR cs.CV
Hardware Trojans from Invisible Inversions: On the Trojanizability of Standard Cell Libraries
Max Planck Institute for Security and Privacy（马克斯·普朗克安全与隐私研究所）；Ruhr University Bochum（波鸿鲁尔大学）；UC Louvain（天主教鲁汶大学）
本文通过分析S&P 2023数据集，提出新指标评估标准单元库对硬件木马的潜在敏感性，并利用视觉不可区分的单元构建隐蔽木马，在Ibex RISC-V内核中实现权限提升后门。
2026-07-10 cs.CR
Logic and Reduction Operation based Hardware Trojans in Digital Design
在本文中，我们将展示硬件木马攻击四个不同的数字设计上FPGA实现。硬件特洛伊木马是基于对向量的特殊逻辑和基于归约的操作来激活的，这使得特洛伊木马活动尽可能沉默和有效。在本文中，我们介绍了5个新的木马攻击方法。
2022-10-25 cs.AR cs.CR
Insights into the Mind of a Trojan Designer: The Challenge to Integrate a Trojan into the Bitstream
在设计、生产或现场插入硬件木马的威胁对实际应用中的集成电路构成了危险。硬件特洛伊木马的一个特别严重的情况是恶意操纵第三方FPGA配置。除了在设计过程中的攻击向量，FPGA可以在发货后通过比特流的改变以非侵入性的方式被渗透。首先，我们提出了一种改进的方法，位流文件格式反转。其次，我们介绍了一个新的想法木马插入。
2019-10-01 cs.CR
An Automated Framework for Generating Stealthy Cell-Embedded Hardware Trojans
George Mason University（乔治梅森大学）；University of Florida（佛罗里达大学）
研究硬件木马威胁，提出用受损标准单元实现自动生成嵌入式硬件木马的框架，通过分析设计、识别候选单元并应用有效载荷模板来生成实例，实验表明该框架有效，凸显当前检测假设差距及单元感知验证需求。
2026-07-09 cs.CR
Comments on "Defeating HaTCh: Building Malicious IP Cores"
最近，Haider等人推出了第一个严格的硬件木马检测算法，称为HaTCh。HaTCh的基础是一个硬件木马设计的形式化框架，它根据硬件木马的特性对所有的硬件木马进行形式化的刻画。然而，Bhardwaj等人最近发表了一篇论文“Defeating HaTCh：Building Malicious IP Cores”，错误地声称他们新设计的硬件木马可以逃避HaTCh的检测。在本文中，我们解释了为什么“击败HaTCh”的说法是不正确的，我们澄清了几个常见的误解HaTCh。
2018-10-04 cs.CR
Exploiting Software-level Abstractions To Support Practical Hardware Trojan Attacks
Georgia Institute of Technology（佐治亚理工学院）
提出SURF类CPU木马，无需任意代码执行即可通过高级语言整数运算的微架构副作用激活，在RISC-V处理器和V8引擎中验证了代码注入攻击，并开源设计。
2026-09-22 cs.CR
R-HTDetector: Robust Hardware-Trojan Detection Based on Adversarial Training
硬件木马（HTs）已经成为一个严重的问题，并且为了增强集成电路的安全性和可靠性，强烈需要消灭它们。一种有效的解决方案是通过机器学习技术在门级识别HT。然而，机器学习有特定的漏洞，例如对抗性示例。实际上，据报道，对抗性修改的HT极大地降低了基于机器学习的HT检测方法的性能。因此，我们提出了一种使用对抗训练的鲁棒HT检测方法（R-HTDetector）。我们正式描述了R-HTDetector在修改HT时的鲁棒性。我们的工作为HT检测提供了世界上第一个具有理论背景的对抗训练。我们通过使用Trust-HUB基准测试的实验表明，R-HTDetector克服了对抗性示例，同时保持了其原有的准确性。
2022-05-27 cs.CR
Propelling Innovation to Defeat Data-Leakage Hardware Trojans: From Theory to Practice
本文提出并实践了RECORD方案，通过组合逻辑临时随机化编码与Quilt Packaging技术，阻止硬件木马建立数据泄露侧信道，从而抵御不可信制造设施中的逆向工程攻击。
2024-09-30 cs.CR
Design for Assurance: Employing Functional Verification Tools for Thwarting Hardware Trojan Threat in 3PIPs
本研究针对第三方知识产权核中硬件木马难检测的问题，提出利用功能验证工具、以查找表为粒度分析并形式化验证来定位木马，再通过重配置恶意查找表实现防护，可有效检测缓解Trust-Hub及最新无关项木马。
2023-11-21 cs.CR
Robust hardware Trojan detection leveraging dual-domain features and stacked ensemble learning
Clemson University（克莱姆森大学）
研究硬件木马检测问题，核心方法是结合时域和频域特征，评估六种人工智能模型并通过堆叠集成分类器集成，主要贡献是提出的框架能准确鲁棒检测硬件木马，无需可信参考IC，宏平均ROC-AUC达0.987。
2026-07-14 cs.CR
Detecting Hardware Trojans in Microprocessors via Hardware Error Correction Code-based Modules
针对可被软件利用的硬件木马（HTs）注入恶意指令破坏执行流的问题，提出基于汉明单纠错（HSEC）架构的硬件安全检查器（HSC），在RISC-V微处理器上实现100%检测率且开销极小。
2025-06-18 cs.CR
A survey of Digital Manufacturing Hardware and Software Trojans
数字化制造（DM）是指持续采用更智能、更敏捷的制造流程和网络物理系统。这包括增材制造（AM）/3D打印等现代技术和技术，以及工业物联网（IIoT）和更广泛的工业4.0趋势。然而，这种采用并非没有风险：随着复杂性和连接性的不断增长，网络物理攻击面也在增长。在这里，恶意行为者可能会试图窃取敏感信息或破坏产品或生产线，从而造成财务和声誉损失。特别值得关注的是，这种恶意攻击可能会作为特洛伊木马程序进入DM系统的复杂供应链-恶意修改可能会在产品生命周期的稍后时间或阶段触发其有效载荷。在这项工作中，我们因此提出了一个全面的概述木马在数字化制造所构成的威胁。我们涵盖了可能存在于产品或其生产和供应线中的硬件和软件木马。从这一点上，我们产生了一种新的分类法，用于分类和分析这些威胁，并详细说明如何不同的侧通道（如视觉，热，声学，功率和磁）可以用来增强给定的特洛伊木马的影响或利用作为防御策略的一部分。还介绍了其他防御措施-包括硬件，网络和软件相关。最后，我们讨论了七个不同的案例研究，并详细说明了它们如何适合我们的分类。总体而言，本文详细介绍了数字制造业的特洛伊木马形势：威胁，防御以及实施安全实践的重要性。
2023-01-24 cs.CR
Trojan Hippo Bench: A Dynamic Benchmark for Persistent Memory Attacks and Defenses in LLM Agents
ETH Z\"urich
研究提出Trojan Hippo攻击，通过单次不可信工具调用在代理长期记忆中植入潜伏载荷，当用户讨论敏感话题时激活并外泄数据。通过动态评估框架评估不同内存架构和防御措施，发现现有防御措施在安全性和实用性之间存在显著权衡。
2026-09-30 cs.AI cs.CR
On the Difficulty of Inserting Trojans in Reversible Computing Architectures
免装配设计公司将其设计外包给第三方代工厂，以降低制造成本。然而，这为代工厂中的流氓引入硬件特洛伊木马创造了机会，这些木马大多数时间处于非活动状态，并在触发时对系统造成意想不到的后果。针对传统CMOS电路中的硬件木马进行了研究，提出了基于信任设计（DFT）的硬件木马检测方法。与传统电路在许多方面不同，可逆电路实现一对一的双射输入/输出映射。我们将研究可逆电路的安全影响，特别关注硬件木马的易感性。我们将考虑固有可逆电路和嵌入可逆电路的不可逆函数。
2017-05-02 cs.CR
Trojan Taxonomy in Quantum Computing
本文提出首个针对量子信息系统的木马分类法，系统梳理硬件到软件层的攻击向量、木马类型与载荷，并分析对抗动机，为量子计算安全防护提供指导。
2023-09-20 cs.CR
Node-wise Hardware Trojan Detection Based on Graph Learning
在第四次工业革命中，确保供应链的保护已成为一个日益关注的问题。其中一种网络威胁是硬件木马（HT），一种对IC的恶意修改。HT通常在硬件制造过程中识别，但应在指定设计时尽早删除。门级网表中基于机器学习的HT检测是早期识别HT的有效方法。然而，基于特征的建模在发现适当的HT特征集方面具有局限性。因此，我们提出了NHTD-GL在本文中，一种新的节点式HT检测方法的基础上图学习（GL）。NHTD-GL对从领域知识中获得的HT特征进行了形式化分析，弥补了图表示学习和基于特征的HT检测之间的差距。实验结果表明，NHTD-GL达到0.998的检测精度，优于最先进的节点式HT检测方法。NHTD-GL提取HT特征，而无需启发式特征工程。
2022-03-16 cs.CR
Homomorphic Data Isolation for Hardware Trojan Protection
由于同态加密/解密具有良好的安全性和操作方便性，因此受到越来越多的关注。它允许对数据进行操作，而不会泄露其内容。在这项工作中，我们建议使用同态硬件木马保护。我们实现了两个部分同态设计的基础上ElGamal加密/解密方案。第一个设计是乘法同态，而第二个是加法同态。我们实现了一个低成本的Xilinx Spartan-6 FPGA上提出的设计。面积利用率，延迟和功耗报告两种设计。此外，我们介绍了一种双电路设计，结合了两个早期的设计，使用资源共享，以具有最小的面积成本。实验结果表明，我们的双电路设计节省了35%的逻辑资源相比，没有资源共享的常规设计。功耗节省20%，而所需的循环次数几乎保持不变
2015-05-21 cs.CR
SALTY: Explainable Artificial Intelligence Guided Structural Analysis for Hardware Trojan Detection
针对硬件木马检测中可扩展性不足和误报较多的问题，本文提出 SALTY 框架，结合 Jumping-Knowledge 图神经网络与 XAI 后处理，在标准基准上实现 98% TPR 和 TNR。
2025-02-19 cs.CR
An AI Architecture with the Capability to Classify and Explain Hardware Trojans
Case Western Reserve University（凯斯西储大学）
本文提出一种可解释的AI架构，在现有ML硬件木马检测特征基础上，利用trust-hub基准实现对网表中数字硬件木马的分类与决策解释。
2024-07-05 cs.AI cs.CR cs.LG
Interdiction in Practice -- Hardware Trojan Against a High-Security USB Flash Drive
作为国家安全局活动披露的一部分，封锁的概念已为公众所知：拦截交付，以引入后门的方式操纵硬件。操作可以发生在固件或硬件级别。关于硬件，FPGA是特别有趣的目标，因为它们可以通过操纵配置设备的相应比特流来改变。在本文中，我们展示了第一个成功的现实世界的FPGA硬件木马插入到商业产品。在目标设备上，金士顿的FIPS-140-2 2级认证USB闪存驱动器，用户数据使用AES-256在XTS模式下加密，加密/解密由基于SRAM的现成FPGA处理。我们的调查需要两个逆向工程步骤，涉及专有的FPGA比特流和底层ARM CPU的固件。在我们的特洛伊木马插入场景中，目标USB闪存驱动器在交付给受害者之前被拦截。物理木马插入需要操纵SPI闪存内容，其中包含FPGA比特流以及ARM CPU代码。FPGA比特流操作改变了利用AES-256算法的方式，它变成一个线性函数，可以打破32个已知的明文-密文对。在受害者使用被操纵的USB闪存驱动器后，攻击者能够从密文中获取所有用户数据。我们的工作确实突出了安全风险，特别是由于FPGA比特流操作而变得现实的比特流修改攻击的实际相关性。
2019-10-01 cs.CR
Unleashing GHOST: An LLM-Powered Framework for Automated Hardware Trojan Design
针对传统硬件木马插入手动耗时、ML方法存在数据需求大等问题，提出基于LLM的GHOST自动化攻击框架，评估三种LLM在三类硬件设计上的表现，发现GPT-4性能最优，且该框架生成的木马可规避现有检测工具，凸显相关安全防御需求。
2024-12-03 cs.CR
Hardware Trojan Insertion in Finalized Layouts: From Methodology to a Silicon Demonstration
拥有一家高端半导体代工厂是一种奢侈，很少有公司能负担得起。因此，无晶圆厂设计公司将集成电路制造外包给第三方。在代工厂内，流氓分子可能会访问客户的布局并执行恶意行为，包括插入硬件特洛伊木马（HT）。许多工作集中在HT的结构/效应上，而很少有人证明了他们的HT在硅中的可行性。更少的人披露了如何插入HT或这项活动所需的时间。我们的工作细节，第一次，如何毫不费力地HT可以插入到一个最终的布局，提出了一个插入框架的基础上的工程变更单流程。为了验证，我们已经建立了一个65纳米CMOS技术的ASIC原型，包括四个木马加密核心。在每个核中插入一个侧通道HT，目的是通过电源通道泄漏密钥。此外，我们已经确定，整个攻击可以在一个多小时内发动。我们还表明，攻击是成功的所有测试样本。最后，我们的测量表明，我们的SCT对制造过程中的偏差的鲁棒性。
2022-08-30 cs.CR
Side-Channel Hardware Trojan for Provably-Secure SCA-Protected Implementations
硬件木马已经引起了学术界、工业界和政府机构的关注。有效的检测机制和针对这种恶意设计的对策，只有当有一个深入的了解如何硬件木马可以在实践中建立，特别是木马专门设计，以避免检测。在这项工作中，我们提出了一种机制，介绍了一个非常隐秘的硬件木马到密码原语配备可证明安全的一阶侧信道对策。一旦木马被触发，恶意设计表现出可利用的侧通道泄漏，导致成功的密钥恢复攻击。一般来说，这样的特洛伊木马既不需要添加也不需要删除任何逻辑，这使得它非常难以检测。在ASIC上，它可以通过子晶体管级的精细操作插入，在FPGA上，它可以通过改变特定信号的路由来插入，从而导致\textbf{zero}逻辑开销。其基本概念是基于修改一个错误屏蔽的硬件实现，使得以特定时钟频率运行器件违反其基本属性之一，从而导致可利用的泄漏。我们将我们的技术的阈值实现的PRESENT块密码实现在两个不同的CMOS技术，并显示，触发木马使ASIC原型脆弱。
2019-09-22 cs.AR cs.CR
Multiple Fault Attack on PRESENT with a Hardware Trojan Implementation in FPGA
物联网将许多小型受限设备连接到互联网。与任何其他环境一样，通信安全性很重要，加密算法是我们用来保持消息安全的许多元素之一。由于这些环境的约束性质，有必要使用不需要高计算能力的算法。因此，轻量级密码是实现这一目的的理想候选者。在本文中，我们探讨了攻击超轻量级密码PRESENT使用多故障攻击的可能性。利用差分故障分析技术，我们能够恢复秘密密钥与两个故障排除和2^16个剩余的密钥位的穷举搜索。我们的攻击目标是倒数第二轮密码中的四个半字节，导致输出的所有半字节的错误输出。我们还提供了一个实际的攻击方案，利用硬件木马（HT）技术的建议故障注入在Xilinx斯巴达-6 FPGA。
2017-02-27 cs.CR
Temperature-Based Hardware Trojan For Ring-Oscillator-Based TRNGs
真随机数发生器（TRNG）是密码学设计的重要组成部分，用于产生加密和认证的私钥，并用于屏蔽对抗。在这项工作中，我们提出了一种机制，为Yang等人在ISSCC 2014上提出的基于环形振荡器的TRNG架构设计一个隐身参数硬件木马。一旦特洛伊木马被触发，恶意TRNG就会生成可预测的非随机输出。这种木马不需要任何额外的逻辑（甚至是一个门），纯粹是基于子晶体管级别的微妙操作。其基本概念是在高温下禁用熵源以触发木马，同时确保感染木马的TRNG在正常情况下正常工作。我们展示了如何使用受木马感染的TRNG设计进行攻击，其中攻击者使用随机马尔可夫链模型来预测其减少熵的输出。
2019-09-22 cs.AR cs.CR
Socio-network Analysis of RTL Designs for Hardware Trojan Localization
由于专有知识产权（IP）的离岸外包，最近硬件安全的激增是显著的。破坏性威胁的一个独特方面是恶意逻辑插入，也称为硬件特洛伊木马（HT）。HT暗中破坏设备的正常运行。HTs激活机制的多样性及其在设计中的位置并没有带来全面的检测技术。在本文中，我们建议利用社会网络分析的主要特点，对HT的寄存器传输级（RTL）设计的安全性分析。该方法是基于调查的设计属性，它扩展了目前的检测技术。特别是，我们执行节点和图形级的分析，以确定直接和间接的网络之间的相互作用的设计。这种技术不仅有助于发现可以充当HT触发信号的脆弱网络，而且有助于发现它们的相互作用，以影响特定网络充当HT有效载荷信号。我们对420个组合HT实例进行了实验，平均而言，我们可以检测到触发和有效载荷信号，准确率高达97.37%。
2019-12-21 cs.CR
CITADEL: CWE-Guided Insertion of Hardware Trojans via Analysis of DFG-Enabled LLMs
George Mason University（乔治梅森大学）；University of Florida（佛罗里达大学）
CITADEL利用LLM和DFG自动生成基于CWE的硬件木马，实现100%语法正确、隐蔽且可触发的真实基准。
2026-10-05 cs.CR
A Pragmatic Methodology for Blind Hardware Trojan Insertion in Finalized Layouts
集成电路（IC）的一个潜在漏洞是在制造过程中插入硬件特洛伊木马（HT）。了解这种攻击的实用性，可以导致适当的措施，减轻it. In本文中，我们展示了一个务实的框架，分析HT敏感性的最终布局。我们的框架是一个制造时间的攻击，假设对手只能访问电路的布局表示的代表。该框架利用工程变更单（ECO）流程将特洛伊木马程序插入到流片就绪布局中。利用逆向工程技术对受攻击的安全节点进行盲搜索。在我们的实验研究中，我们使用了三个加密核心（AES-128，SHA-256和RSA）和一个微控制器（RISC-V）作为目标。我们为我们的框架探索了触发器、有效负载和目标的96种组合。我们的研究结果表明，即使在高密度的设计，隐蔽插入复杂的木马是可能的。所有这一切，同时保持原来的目标逻辑，对功耗和性能的影响最小。此外，从我们的探索，我们得出结论，这是太天真，只利用放置资源作为衡量HT脆弱性。这项工作强调，HT插入成功是一个复杂的功能的位置，路由资源，位置的攻击节点，并进一步设计特定的特性。因此，我们的框架不仅仅是一种攻击，我们提出了最先进的分析工具来评估HT插入到最终布局中的脆弱性。
2022-08-19 cs.CR
Hardware Trojan Threats to Cache Coherence in Modern 2.5D Chiplet Systems
随着工业向基于芯片的设计发展，硬件木马的插入对这些系统的安全性构成了重大威胁。这些系统在很大程度上依赖于高速缓存一致性来进行一致性数据通信，这使得一致性成为一个有吸引力的目标。重要的是，与之前的工作不同，它只关注恶意数据包修改，利用一致性的特洛伊木马攻击可以修改内存中从未被触及的数据，并且不属于包含特洛伊木马的小芯片。此外，特洛伊木马甚至不需要在受害者和存储器控制器之间物理地攻击受害者的存储器事务。在这里，我们探讨了基于芯片的系统中可能存在的基本攻击向量，并提供了一个能够直接修改内存中受害者数据的特洛伊木马实现示例。这项工作的目的是强调有必要制定机制，可以保护和确保一致性计划免受这些形式的攻击。
2022-09-30 cs.AR cs.CR
Dynamic FPGA Detection and Protection of Hardware Trojan: A Comparative Analysis
硬件木马检测和保护变得越来越重要，因为越来越多的不可信的第三方制造了许多关键系统的部件。检测硬件木马的最常见方法是将不受信任的设计与黄金（受信任）设计进行比较。然而，第三方知识产权（IP）是黑盒子，没有值得信任的黄金IP。因此，以前尝试检测硬件木马将无法与第三方IP。在这项工作中，我们提出了新的方法，木马保护和检测的现场可编程门阵列（FPGA），而不需要黄金芯片。呈现的方法在运行时而不是测试时工作。我们提供广泛的木马检测和保护方法。虽然最简单的方法开销较低，并且提供有限的保护机制，但引入了更复杂和昂贵的技术，可以检测硬件特洛伊木马，甚至从受感染的IP中清除系统。此外，我们研究了使用FPGA的部分重新配置功能，以摆脱感染的IP的成本。此外，我们讨论了构建IP核心认证机构，维护一个集中的数据库的不安全的供应商和IP的可能性。我们通过在FPGA上实现不同的方法来展示所介绍的方案的实用性。结果表明，简单的方法目前可以忽略不计的开销，因为我们试图提高安全性的延迟和功率开销增加。
2017-11-03 cs.AR cs.CR
A Stealthy Hardware Trojan Exploiting the Architectural Vulnerability of Deep Learning Architectures: Input Interception Attack (IIA)
Tennessee Technological University（田纳西理工大学）
深度学习架构（DLA）在计算机视觉、自然语言处理等领域表现出了令人瞩目的性能，由于计算量和内存要求较高，很多DLA都利用云计算来实现分类。由云计算引起的隐私和延迟问题激发了在嵌入式硬件加速器上部署DLA。为了缩短上市时间并获得全球专家的支持，硬件加速器上最先进的DLA部署技术被外包给不受信任的第三方。这种外包引起了安全问题，因为硬件特洛伊木马可以被插入到硬件加速器的映射DLA的硬件设计中。我们认为，现有的硬件木马攻击突出的文献中没有定性的手段如何确定他们是触发的木马。此外，大多数插入的特洛伊木马在触发特洛伊木马或有效负载处于活动状态时，加速器上使用的硬件资源数量会出现明显的峰值。在本文中，我们介绍了一种硬件木马攻击称为输入拦截攻击（IIA）。在这种攻击中，我们利用逐层输出的统计特性来确保不被窃取。我们的国际投资协定能够在一定程度上明确地触发。此外，该IIA攻击在用于分类MNIST和Cifar-10数据集的DLA上进行了测试。受攻击的设计使用大约高达2%以上的LUT分别相比，未妥协的设计。最后，本文讨论了潜在的防御机制，可用于打击这种硬件木马为DLA的硬件加速器为基础的攻击。
2021-01-27 cs.CR cs.LG stat.ML
Software Variants for Hardware Trojan Detection and Resilience in COTS Processors
基于组件的商业现货（COTS）生态系统提供了一个有吸引力的系统设计范例，因为与定制解决方案相比，它大大减少了开发时间和成本。然而，它带来了越来越多的关注的可信性所产生的可能性嵌入恶意逻辑，或硬件木马的COTS组件。现有的信任验证方法通常不适用于COTS硬件，由于缺乏黄金模型和缺乏内部信号的可观测性。在这项工作中，我们提出了一种新的方法，运行时木马检测和弹性不可信的COTS处理器通过明智的修改软件。所提出的方法不依赖于任何硬件冗余或架构修改，因此无缝集成的COTS为基础的系统设计过程。特洛伊木马的弹性是通过执行多个功能等效的软件变体来实现的。我们已经开发并实现了一个解决方案，用于基于编译器的自动生成程序变体，度量引导的变体选择，以及它们在单个可执行文件中的集成。为了评估所提出的方法，我们首先分析了程序变体在避免激活随机木马池方面的有效性。通过在OpenRISC 1000处理器中实现几个木马，我们分析了在单个和多个变体中木马激活过程中的可检测性和弹性。我们还提出了延迟和代码大小的开销为自动生成的几个程序的变体，并讨论了未来的研究方向，以减少开销。
2021-12-01 cs.AR cs.CR
A Survey Report on Hardware Trojan Detection by Multiple-Parameter Side-Channel Analysis
本综述报告系统梳理了硬件木马检测中的侧信道分析方法，重点阐述多参数侧信道分析技术相较单参数分析和传统逻辑测试的优势，并探讨其与逻辑测试结合以提升不同规模和类型木马检测覆盖率的前景。
2023-07-05 cs.AR cs.CR
Third-Party Hardware IP Assurance against Trojans through Supervised Learning and Post-processing
University of Kansas（堪萨斯大学）；University of Florida（佛罗里达大学）
片上系统（SoC）开发人员越来越依赖于从不受信任的第三方供应商处获得的预先验证的硬件知识产权（IP）块。这些IP可能包含隐藏的恶意功能或硬件木马，以危及制造的SoC的安全性。最近，监督机器学习（ML）技术在识别第三方IP（3 PIP）中的潜在木马网络方面显示出了很好的能力。然而，它们带来了几个重大挑战。首先，它们没有指导我们选择可靠地覆盖各种特洛伊木马的最佳功能。其次，它们需要多个无木马/受信任的设计来插入已知的木马并生成训练模型。即使有一组可信设计可用于训练，可疑IP也可能本质上与这组可信设计非常不同，这可能会对验证结果产生负面影响。第三，这些技术只能识别一组需要手动干预才能了解潜在威胁的可疑特洛伊木马网络。在本文中，我们提出了VIPR，一个系统的机器学习（ML）为3 PIP的信任验证解决方案，消除了需要可信的设计训练。我们提出了一个全面的框架，相关的算法和工具流，用于获得最佳的功能集，训练有针对性的机器学习模型，检测可疑网络，并从可疑网络中识别木马电路。我们在几个Trust-Hub特洛伊木马基准测试中评估了该框架，并对不同训练模型、特征选择和后处理技术的检测性能进行了比较分析。所提出的后处理算法减少了高达92.85%的误报。
2021-11-29 cs.CR cs.LG
Advancing the State-of-the-Art in Hardware Trojans Design
电子设计自动化（EDA）行业大量重用第三方IP核。这些IP核心很容易在设计时被第三方IP核心提供商或设计团队中的恶意内部人员插入硬件特洛伊木马（HT）。最先进的研究表明，现有的HT检测技术，声称检测所有公开可用的HT基准，仍然可以通过精心设计新的复杂的HT击败。原因是这些技术认为HT景观仅限于公知的HT基准或其他类似的（简单的）HT。然而，对手并不局限于这些HT，并可能设计新的HT设计原则来绕过这些对策。在本文中，我们发现某些关键属性的HT导致定义的一个指数级大类的确定性硬件木马$H_D$，对手可以（但不限于）设计。所发现的属性作为HT设计原则，基于此，我们设计了一个新的HT称为“异或LFSR”，并提出它作为一个“概念验证”的例子，从类$H_D$。这些设计原则帮助我们理解了对手设计HT的各种方法，并表明现有的公知HT基准测试只是这个巨大景观的冰山一角。因此，这项工作强调，严格的HT检测工具应该考虑到这些新发现的HT设计原则，而不是保证一个小的恒定的一组公知的HT的一定的（低）假阴性率，因此保证检测的HT的指数大类（IP核中的电线数量的指数）具有可忽略的假阴性率。
2017-04-12 cs.CR
