首页/论文/2302.01548

arXiv 2302.015482023-02-03physics.ins-det

用于CMS ETL探测器升级的基于FPGA的读出芯片仿真器

An FPGA-based readout chip emulator for the CMS ETL detector upgrade

L. Zhang, C. Edwards, D. Gong, X. Huang, J. Lee, C. Liu, T. Liu, T. Liu, J. Olsen, Q. Sun, J. Wu, J. Ye, W Zhang

备注：: 8 pages, 4 figures
DOI：: 10.1088/1748-0221/18/02/C02031

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

摘要英文摘要相关论文

摘要：

我们提出了一个基于FPGA的读出芯片仿真器板的CMS端盖定时层（ETL）检测器升级。仿真器板使用Intel Cyclone 10 GX FPGA来仿真四个端盖层读出芯片（ETROCs）的数字功能。基于实际的ETROC设计，实现并验证了固件。仿真器板用于ETROC数字设计验证和系统开发。

英文摘要：

We present an FPGA-based readout chip emulator board for the CMS Endcap Timing Layer (ETL) detector upgrade. The emulator board uses an Intel Cyclone 10 GX FPGA to emulate the digital functions of four Endcap Layer Readout Chips (ETROCs). Based on the actual ETROC design, the firmware is implemented and verified. The emulator board is being used for the ETROC digital design verification and system development.

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

阅读原文

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

本文内容

摘要英文摘要相关论文

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

继续探索

相关论文

一种用于CMS端盖定时层（ETL）升级的低功耗时间-数字转换器

A Low-Power Time-to-Digital Converter for the CMS Endcap Timing Layer (ETL) Upgrade

本文介绍了一种时间-数字转换器（TDC）的设计和测试结果。TDC将是读出ASIC的一部分，称为ETROC，为高亮度LHC升级的CMS端盖定时层（ETL）读出低增益雪崩探测器（LGAD）。ETROC设计的挑战之一是，在1%的名义命中占用率下，要求TDC每个像素的功耗低于200 W。为了满足低功耗的要求，我们使用一个单一的延迟线的到达时间（TOA）和超过阈值的时间（TOT）的测量没有延迟控制。双选通自校准方案用于补偿工艺变化、温度和电源电压。TDC采用65 nm CMOS工艺制造。TDC的整体性能进行了评估。TOA在其11.6 ns的有效动态范围内具有17.8 ps的仓大小。经非线性校正后，TOA的有效测量精度为5.6ps，未经非线性校正的有效测量精度为9.9ps。TDC块在命中占用率为1%时消耗97 W。在23 C至78 C的温度范围和1.05 V至1.35 V（标称值为1.20 V）的电源电压范围内，TOA的自校准区间大小变化在0.4%以内。所测得的TDC性能满足要求，除了更多的测试将在未来进行，以验证TDC符合辐射耐受性规范。

2020-10-31cs.SYeess.SYhep-ex

ETROC1：用于CMS MTD端盖定时层升级的首款全链路精密定时原型ASIC

ETROC1: The First Full Chain Precision Timing Prototype ASIC for CMS MTD Endcap Timing Layer Upgrade

本文介绍了用于CMS MTD端盖定时层升级的首款全链路精密定时原型ASIC ETROC1，其集成5×5像素阵列与外围电路，并在束流测试中实现每次击中42-46 ps的时间分辨率。

2024-09-03hep-exphysics.ins-det

具有电荷注入的CMS端盖定时层读出芯片原型的表征

Characterization of the CMS Endcap Timing Layer readout chip prototype with charge injection

我们提出了一个读出专用集成电路（ASIC）的CMS端盖定时层（ETL）的高亮度LHC升级与电荷注入的特性。该ASIC名为ETROC，采用65 nm CMOS技术开发，读取低增益雪崩探测器（LGAD）的16x16像素矩阵。要求ETROC的抖动贡献低于40 ps，以实现每次命中50 ps的总时间分辨率。ETROC中的模拟读出电路由前置放大器和前置放大器组成。ADC处理LGAD电荷信号，其最大可能值约为15 fC。ADC产生数字脉冲，提供到达时间（TOA，前沿）和超阈值时间（TOT，脉冲宽度）信息。ETROC（ETROC0），实现了一个单一的模拟读出电路通道的原型已与电荷注入进行了评估。模拟读出电路的抖动，从ADC的前沿测量，是优于16 ps的电荷大于15 fC的传感器电容。由不同脉冲高度引起的时间游走可以使用TOT测量来校正。时间分辨率分布具有29 ps的标准偏差后，从电荷注入的时间步行校正。在室温下，在低功耗和高功耗模式下，测量的功耗分别为每像素0.74 mW和1.53 mW。测试结果表明，该器件的功耗为每像素0.84 mW。单独使用ASIC或LGAD传感器，其表征性能满足ETL的挑战性要求。

2021-09-02physics.ins-det

用于CMS端盖定时层读出芯片的像素内自动阈值校准

In-pixel automatic threshold calibration for the CMS Endcap Timing Layer readout chip

本文介绍了在高亮度LHC升级中CMS端盖定时层（ETL）的像素内自动阈值校准电路的实现和验证。ETL读出芯片（ETROC）的阈值需要定期校准，以减轻电路基线的变化。传统的方法需要通过缓慢的控制系统进行大量的通信，因此非常耗时。本文介绍了一种像素内的自动化方案，在操作时间和可用性的改进。在该方案中，使用一个采样累积电路来测量平均采样输出。应用二进制逐次逼近和线性组合扫描来找到等效基线。实际的校准过程已首先在FPGA固件中实现，并使用ETROC前端原型芯片（ETROC0）进行测试。校准电路已实现与三模冗余（TMR）和验证与单粒子效应（SEES）模拟。一个完整的校准过程持续35 ms，时钟为40 MHz。在最坏的情况下，动态和静态功耗估计分别为300 uW和10.4 uW。该电路设计采用65 CMOS技术实现，将集成到ETROC 2中，ETROC 2是ETROC的下一个迭代，具有16x16像素矩阵。

2021-09-03hep-exphysics.ins-det

ALICE ITS3 的 MOSAIX 验证系统

MOSAIX Qualification System for ALICE ITS3

European Organization for Nuclear Research (CERN)（欧洲核子研究组织（CERN））

ALICE ITS3 首次使用 MOSAIX 验证系统，通过 FPGA 控制和模拟验证测试基础设施，确保芯片可用前的测试可靠性。

2025-11-01physics.ins-det

TOFHIR2：CMS桶部MIP定时探测器的读出ASIC

TOFHIR2: The readout ASIC of the CMS Barrel MIP Timing Detector

本文介绍了用于CMS桶部MIP定时探测器的TOFHIR2读出ASIC，通过仿真与激光测试验证其时间分辨率在24-58 ps之间，并证明其抗辐射性能满足HL-LHC运行要求。

2024-04-01hep-exphysics.ins-det

更多相关论文收起更多论文

LHC漂移管探测器触发基元生成的解析法算法

The Analytical Method algorithm for trigger primitives generation at the LHC Drift Tubes detector

紧凑型μ子螺线管（CMS）实验为LHC操作（HL-LHC）的高亮度时代准备了第二阶段升级。由于占用率、触发延迟和速率的增加，CMS漂移管（DT）室的全部电子设备将需要更换。在新设计中，用于腔室信号数字化的时间仓将为约1 ns，并且全部信号将以全分辨率异步地转发到服务腔室。新的后端系统将负责构建每个腔室的触发原语。这些触发原语包含关于μ子候选位置、方向和碰撞时间的腔室级信息，并用作L1 CMS触发器的输入。增加的功能将提高系统的抗老化能力。一种基于解析解的算法，用于重建DT触发原语，称为解析方法，已实现为软件C++仿真器和固件。它的性能已估计使用软件仿真器与模拟和真实的数据样本，并通过硬件实现测试。所有质量的测量效率为96 - 98%，时间和空间分辨率接近DT室的最终性能。使用分析方法产生触发基元的HL-LHC电子元件原型链已在LHC的长周期2期间安装，并在2020年和2021年的CMS宇宙数据采集活动中运行。给出了该验证步骤（即所谓的切片测试）的结果。

2023-02-03hep-exphysics.ins-det