Virtualizing Intermittent Computing
间歇性计算需要定制编程模型，以确保在断电情况下正确执行应用程序。然而，现有的编程模型导致程序依赖于硬件并且不可重用。本文旨在虚拟间歇计算来弥补这些问题。我们介绍PureVM，一个虚拟机，抽象的瞬时供电的计算机，和PureLANG，一个连续传递风格的程序设计语言开发程序，运行在PureVM上。这种虚拟化首次为便携式和可重用的瞬时供电应用程序铺平了道路。
2021-11-28 cs.AR cs.PL
Computing-In-Memory Neural Network Accelerators for Safety-Critical Systems: Can Small Device Variations Be Disastrous?
University of Notre Dame（圣母大学）
基于新兴的非易失性存储器（NVM）设备的存储器中计算（CiM）架构由于其高能效而在深度神经网络（DNN）加速方面表现出巨大潜力。然而，NVM设备遭受各种非理想性，特别是由于制造缺陷引起的设备到设备的变化和由于设备的随机行为引起的周期到周期的变化。因此，实际映射到NVM设备的DNN权重可能显著偏离预期值，导致大的性能下降。为了解决这个问题，大多数现有的作品集中在最大限度地提高平均性能下的设备变化。这一目标对于一般用途的设想方案将很有效。但对于安全关键型应用，还必须考虑最差情况下的性能。不幸的是，这在文献中很少被探讨。在这项工作中，我们制定的问题，确定最坏情况下的性能的CiM DNN加速器的影响下，设备的变化。我们进一步提出了一种方法，以有效地找到特定的组合的设备变化的高维空间，导致最坏的情况下的性能。我们发现，即使设备变化非常小，DNN的准确性也会急剧下降，在安全关键型应用中部署CiM加速器时会引起担忧。最后，我们发现，令人惊讶的是，在CiM加速器中用于增强平均DNN性能的现有方法在扩展以增强最坏情况下的性能时都不是非常有效的，并且需要进一步研究来解决这个问题。
2022-07-15 cs.AR cs.LG
PEARL: Power- and Energy-Aware Multicore Intermittent Computing
提出PEARL系统支持方案，通过阈值电压跟踪与外部非易失性内存，使多核MCU平台适用于高效间歇计算，能耗降低达31%。
2025-10-31 cs.AR cs.ET
NVM-in-Cache: Repurposing Commodity 6T SRAM Cache into NVM Analog Processing-in-Memory Engine using a Novel Compute-on-Powerline Scheme
本文提出一种将商用6T SRAM缓存重新利用为NVM类比处理-in-内存引擎的架构，通过新型计算-电源线方案实现高吞吐量和存储密度。
2025-12-27 cs.AR cs.SY eess.IV
An Emerging NVM-Based On-Chip Training Architecture with Non-Ideality Mitigation Through Bipolar Weight Distributions
State Key Laboratory of Processors, Institute of Computing Technology, Chinese Academy of Sciences（中国科学院计算技术研究所处理器重点实验室）；University of Chinese Academy of Sciences（中国科学院大学）；Southern University of Science and Technology（南方科技大学）；Pengcheng Laboratory（鹏城实验室）
针对传统架构能效挑战及eNVM器件非理想性问题，提出NOVA架构与NAT算法，可显著提升片上训练精度与能效。
2026-10-16 cs.AR
NORM: An FPGA-based Non-volatile Memory Emulation Framework for Intermittent Computing
间歇式计算系统仅依靠在其微小能量储存器（通常是电容器）中积累的收集能量来运行。间歇性设备在其电容器中没有能量时由于电源故障而死亡，并且在所收集的能量足以为其硬件组件供电时再次启动。由于计算状态的频繁丢失，电源故障阻止了计算的向前进展。为了解决这个问题，间歇计算系统包括具有高写入耐久性的内置快速非易失性存储器，以存储尽管频繁的电源故障也持续存在的信息。然而，设计工具的缺乏使得这些系统的快速原型化变得困难。尽管FPGA是持续供电架构的快速原型和行为验证的常见平台，但它们并不针对间歇性计算系统的原型。本文介绍了一个新的基于FPGA的框架，命名为NORM（非易失性存储器仿真器），模拟和验证任何间歇性计算系统，利用快速非易失性存储器的行为。我们的评估表明，NORM可以用来模拟和验证基于FeRAM的瞬态供电的硬件架构成功。
2022-02-16 cs.AR cs.ET cs.SY
Dynamic Voltage and Frequency Scaling for Intermittent Computing
针对间歇性计算设备，提出硬件/软件协同的电压与频率动态调节方法，在能量受限下实现高达3.75倍能耗降低和12倍速度提升。
2024-01-15 cs.AR cs.OS
Improving Dependability of Neuromorphic Computing With Non-Volatile Memory
随着工艺技术继续积极地扩展，由于负偏置温度不稳定性（NBTI）和时间依赖性介电击穿（TDDB）导致的神经形态硬件中的电路老化正在成为关键的可靠性问题，并且当使用非易失性存储器（NVM）用于突触存储时，预计会激增。这是因为NVM需要高电压和电流来访问其突触权重，这进一步加速了神经形态硬件中的电路老化。目前的可靠性鉴定方法过于保守，因为它们估计电路老化考虑最坏情况下的工作条件和不必要的约束性能。本文提出了RENEU，一个面向可靠性的方法映射机器学习应用程序的神经形态硬件，在不影响关键的性能指标，如硬件上的这些应用程序的执行时间，提高系统范围的可靠性的目的。RENEU的基础是一种新的配方的老化的CMOS为基础的电路在神经形态硬件考虑不同的故障机制。使用这个公式，RENEU开发了一个系统范围内的可靠性模型，该模型可以在设计空间探索框架内使用，涉及神经元和突触到硬件的映射。为此，RENEU使用粒子群优化（PSO）的实例来生成在性能和可靠性方面是帕累托最优的映射。我们评估RENEU使用不同的机器学习应用程序的国家的最先进的神经形态硬件与NVM突触。我们的研究结果表明，平均38%的电路老化减少，导致平均18%的硬件寿命的改善相比，目前的做法。与以性能为导向的最先进技术相比，RENEU仅引入了5%的边际性能开销。
2020-06-10 cs.AR cs.ET cs.NE
An 8-bit In Resistive Memory Computing Core with Regulated Passive Neuron and Bit Line Weight Mapping
人工智能（AI）和物联网（IoT）的快速发展增加了对低功耗和相对高处理速度设备的边缘计算的需求。基于电阻式非易失性存储器（NVM）的内存计算（CIM）方案在降低人工智能计算功耗方面显示出巨大的潜力。然而，非易失性存储器的设备不一致性可能显著地降低神经网络的性能。在本文中，我们提出了一个低功耗的电阻式RAM（RRAM）的CIM核，不仅实现了高的计算效率，但也大大提高了鲁棒性的位线调节器和位线权重映射算法。仿真结果表明，我们提出的8位CIM核的功耗仅为3.61mW（256*256）。CIM核心的SFDR和SNDR分别达到59.13 dB和46.13 dB。在ImageNet Large Scale Visual Recognition Competition 2012（ILSVRC 2012）中，AlexNet和VGG16在8位模式下的前1位准确率分别提高了2.46%和3.47%。
2020-08-26 cs.AR
DIAC: Design Exploration of Intermittent-Aware Computing Realizing Batteryless Systems
本文提出 DIAC 系统化方法，通过优化备份存储和状态机设计提升无电池间歇计算系统的前向进展与能效，并在多个基准上验证了显著的 PDP 改善。
2023-11-28 cs.AR cs.ET
IRC: Cross-layer design exploration of Intermittent Robust Computation units for IoTs
能量收集驱动的计算提供了有趣的和巨大的机会，通过利用周围的能源来实现无电池计算，从而极大地改变物联网（IoT）设备的格局。为了在受限的能量容量和不稳定性配置文件内操作，建议将间歇鲁棒计算（IRC）单元创新为利用基于自旋的开关器件中固有的非易失性的新的占空比可变计算方法。IRC的基础将通过扩展自旋霍尔效应磁性隧道结（SHE-MTJ）器件从器件级向上推进。然后，该器件将用于实现SHE-MTJ多数/多态门（MG/PG）逻辑方法和库。然后，一个逻辑嵌入式触发器（LE-FF）的开发，实现基本的布尔逻辑功能，随着一个紧凑的足迹内固有的状态保持能力。最后，NV-聚类综合过程和相应的工具模块，提出了在传统的寄存器传输语言（RTL）规范的实例化的LE-FF库单元。这基于能量和面积最小化标准选择性地将逻辑和NV状态保持功能聚集在一起。它还实现了中间件一致性，间歇性计算，而没有检查点，微任务或软件膨胀和对物联网至关重要的能源开销。包括ISCAS-89在内的各种基准电路的仿真结果验证了功能和功耗、面积和延迟优势。
2019-04-23 cs.AR cs.ET
Low Overhead Online Data Flow Tracking for Intermittently Powered Non-volatile FPGAs
能量收集是为未来物联网设备供电的一种有吸引力的方式，因为它可以消除对电池或电源线的需求。然而，收集的能量本质上是不稳定的。FPGA在各种嵌入式系统中得到了广泛的应用，但由于FPGA中的存储器件都是基于易失性SRAM的，因此很难承受不稳定的功耗。新兴的基于非易失性存储器的FPGA提供了在断电期间将配置数据保持在芯片上的有希望的潜力。很少有工作考虑在非易失性FPGA上实现高效的运行时中间数据检查点。为了在FPGA上实现间歇功耗下的累加计算，提出了一种低成本的数据流跟踪FPGA（DFT-FPGA）设计框架，利用二进制计数器跟踪中间数据流。DFT-FPGA不保留所有片上中间数据，而是只针对离线分析标记并由在线跟踪系统识别的必要数据。评估结果表明，与现有技术相比，DFT-FPGA能够以较少的离线工作量实现累积计算，并显著降低在线回滚时间和资源利用率。
2020-02-06 cs.AR
In-Memory Computing Architecture for Efficient Hardware Security
本文提出基于忆阻器的存内计算AES架构，通过4位状态器件与流水线设计提升并行性，较传统硬件功耗降低30%，较最新NVM引擎吞吐率提升62%，以增强物联网设备硬件安全。
2024-08-21 cs.AR
Temperature-Resilient Analog Neuromorphic Chip in Single-Polysilicon CMOS Technology
本文提出一种温度补偿机制，在单多晶硅CMOS工艺上实现温度鲁棒的模拟神经形态芯片，用于图像识别，在10-60°C范围内保持分类精度，与软件神经网络误差在2%以内。
2025-03-27 cs.AR cs.ET eess.IV
Design of Energy Harvesting based Hardware for IoT Applications
针对物联网设备电池维护成本高及能量采集供电不稳定的问题，提出采用非易失性存储器和处理器的间歇计算模型，以在电源故障时备份数据并恢复，实现无电池物联网设备。
2023-06-21 cs.AR
Magnetic Tunnel Junctions for Timekeeping in Intermittent Computing Systems
Georgia Institute of Technology（佐治亚理工学院）；Northwestern University（西北大学）
研究针对无电池间歇系统停电擦除计时状态的问题，提出FLINT计时装置，利用“损坏”MTJ阵列随机保留损耗读取时间，经验证和模拟，该装置能耗低、面积小、误差小且调度错误少。
2026-08-03 cs.AR cs.ET cs.SY
Efficient and Lightweight In-memory Computing Architecture for Hardware Security
提出基于忆阻器的AES存内计算架构，通过4位状态元件、流水线设计和FPGA验证，在功耗与吞吐量上取得显著优势，以增强无人车辆硬件安全。
2022-05-24 cs.AR cs.CR
A Heterogeneous In-Memory Computing Cluster For Flexible End-to-End Inference of Real-World Deep Neural Networks
University of Bologna（博洛尼亚大学）；IBM Research Europe（IBM欧洲研究院）；ETH Zurich（苏黎世联邦理工学院）
在小型电池受限的物联网设备上部署现代TinyML任务需要高计算能效。使用非易失性存储器（NVM）的模拟存内计算（IMC）承诺在深度神经网络（DNN）推理中的主要效率改进，并且用作DNN权重的片上存储器存储。然而，IMC的功能灵活性限制及其对性能、能量和面积效率的影响在系统级还没有完全理解。为了实现实际的端到端物联网应用，IMC阵列必须封装在异构可编程系统中，这带来了新的系统级挑战，我们的目标是在这项工作中解决这些挑战。我们提出了一个异构的紧耦合集群架构集成8个RISC-V内核，一个存内计算加速器（IMA），和数字加速器。我们在高度异构的工作负载上对系统进行基准测试，例如MobileNetV 2的瓶颈层，与高度优化的核心并行执行相比，性能提高了11.5倍，能效提高了9.5倍。此外，我们探索了完整的移动级DNN（MobileNetV 2）在IMC阵列资源方面的端到端推理的要求，通过将我们的异构架构扩展到多阵列加速器。我们的研究结果表明，我们的解决方案，在MobileNetV 2的端到端的推理，是一个数量级优于现有的可编程架构和两个数量级优于国家的最先进的异构解决方案集成存内计算模拟核心的执行延迟。
2022-01-04 cs.AR cs.DC cs.LG
Approximate ADCs for In-Memory Computing
Indian Institute of Technology Kharagpur（印度理工学院克勒格布尔分校）；Purdue University（普渡大学）
针对存内计算中ADC功耗与面积占比过高、校准开销大的问题，提出将ADC及存储单元的非理想特性纳入深度学习模型训练的外围感知IMC核心设计，适用于两类MVM运算，可简化数模混合IMC单元设计。
2024-08-11 cs.AR cs.ET cs.LG
GreenScale: Carbon-Aware Systems for Edge Computing
本文提出碳感知调度框架GreenScale，通过量化基础设施碳排放并优化跨边缘-云的调度决策，使AI、Game和AR/VR应用的碳排放减少高达29.1%，为开发者构建绿色应用提供路线图。
2023-04-01 cs.AR cs.DC
