Magnetic domain wall based synaptic and activation function generator for neuromorphic accelerators
磁畴壁是逻辑和存储器设备中的信息令牌，并且在诸如将逻辑结合在存储器中的神经形态加速器的应用中保持特别的兴趣。在这里，我们表明，基于磁畴壁的电操纵的设备能够实现线性，以及可编程的非线性，功能。与其他方法不同，基于畴壁的器件非常适合应用于深度神经网络中的突触权重生成器和阈值处理。原型微米尺寸的设备以8 ns的电流脉冲工作，重量调制所需的能量消耗< 16 pJ。速度和能量消耗与其他突触非易失性器件相比都是有利的，缩放的20 nm器件的预期能量耗散接近于生物神经元的预期。
2019-09-07 cond-mat.dis-nn cond-mat.mes-hall cs.ET
Ultra-low Energy, High Performance and Programmable Magnetic Threshold Logic
我们提出了基于非易失性自旋力矩开关的磁阈值逻辑（MTL）设计。阈值逻辑门（TLG）执行多个输入乘以固定权重集的求和，并将该和与阈值进行比较。MTL采用磁隧道结的电阻态作为可编程输入权重，而基于低电压畴壁移位的自旋扭矩开关用于阈值操作。由此产生的MTL门作为一个低功耗，可配置的逻辑单元，可用于构建完全流水线，高性能的可编程计算模块。这种MTL设计中的多个级可以使用基于电阻开关的节能超低摆幅可编程互连网络来连接。由于基于存储器的紧凑逻辑和互连设计以及基于低电压、高速自旋矩的阈值操作，MTL与基于查找表的CMOS FPGA相比，在能量延迟积方面可以实现两个数量级以上的改善。
2013-08-08 cond-mat.dis-nn cs.AR cs.ET
Ultra-low Energy, High-Performance Dynamic Resistive Threshold Logic
提出了一种基于非易失性电阻存储器的动态电阻阈值逻辑（DRTL）设计。阈值逻辑门（TLG）执行多个输入乘以固定权重集的求和，并将该和与阈值进行比较。DRTL采用电阻存储器元件来实现权重和阈值，而紧凑的动态CMOS锁存器用于比较操作。由此产生的DRTL门作为一个低功耗，可配置的动态逻辑单元，可用于构建完全流水线，高性能的可编程计算块。这种DRTL设计中的多个级可以使用基于电阻开关的节能低摆幅可编程互连网络来连接。由于采用了基于存储器的紧凑逻辑和互连设计以及高速的动态流水线操作，DRTL与基于查找表的CMOS FPGA相比，在能量延迟积方面有两个数量级以上的改善。
2013-08-08 cond-mat.dis-nn cs.AR cs.ET
Low-power Spin Valve Logic using Spin-transfer Torque with Automotion of Domain Walls
提出了一种利用自旋转移矩（STT）和磁畴壁（DW）自动运动实现非易失性数字计算的新方案。基本的计算单元由一个横向自旋阀（SV）和两个作为互连的铁磁（FM）线组成，其中DW自动运动用于将信息从一个设备传播到另一个设备。器件和互连线的非互易性是通过在输入和输出处设置不同的接触面积以及增强局部阻尼机制来实现的。所提出的逻辑是适合于缩放由于长FM线提供的高能量势垒。与之前提出的基于非局域自旋阀（NLSV）的方案相比，由于利用所有注入的自旋进行局部磁化反转，因此器件可以在较低的电流密度下工作，从而提高能量效率和抗电迁移性。通过模拟缓冲器、反相器和3输入择多门，利用全面的数值模拟，包括通过FM/非磁性（NM）界面以及NM通道和FM线内的随机磁化动态的自旋输运，证明了该器件的概念是合理的。除了数字计算之外，所提出的框架还可以用作DW和自旋电流之间的换能器，以在互连网络中实现更高的布线灵活性。
2016-09-20 cs.ET
Programmable Memristive Threshold Logic Gate Array
本文提出了一种基于改进的可编程阈值逻辑门（TLG）单元的交叉开关阵列的高速处理和计算的实现。与现有的结构相比，所提出的TLG阵列操作不依赖于输入信号和时间脉冲。该电路采用TSMC $180nm$ CMOS工艺实现。模拟的$3\times 4$ TLG阵列的片上面积和功耗分别为$1463 μm^2$和$425 μW$。
2018-09-03 cs.AR cs.ET
Approximate Probabilistic Neural Networks with Gated Threshold Logic
Nazarbayev University（纳扎尔巴耶夫大学）
概率神经网络（ProbabilityNeuralNetwork，PNN）是为解决分类问题而发展起来的一种前馈人工神经网络。提出了一种近似概率神经网络（APNN）算法的硬件实现方法，用门控阈值逻辑代替传统的指数函数。PNN的权重使用忆阻交叉结构来近似。特别地，所提出的算法执行训练权重的归一化，并且量化成16个级别，这显著地降低了电路的复杂度。
2018-08-02 cs.AI cs.ET cs.NE
Memristor Threshold Logic: An Overview to Challenges and Applications
忆阻器曾经被称为缺失的电路元件，但它在很长一段时间内被认可，并被视为未来电路设计的重要组成部分。忆阻器由于其能够记忆状态、在不同电阻水平之间切换、更小的尺寸和低漏电流的能力，使得其对于广泛的智能存储器和计算应用是有用的。这篇概述性的论文重点概括地介绍了忆阻器在不同成像和模式匹配应用的认知细胞实现中的用途。
2016-12-06 cs.ET
Practical Implementation of Memristor-Based Threshold Logic Gates
新兴存储器技术的当前进步使得能够实现用于高性能和低功率电子系统的新颖和非常规计算架构，其能够在边缘处执行大规模并行操作。一种新兴技术，ReRAM，也已知属于忆阻器（记忆电阻器）家族，由于其用于逻辑和存内计算的有吸引力的特征而引起关注;其技术属性带来的好处，例如纳米尺度、低功率操作和多态编程。与此同时，CMOS设计正在迅速达到其物理和功能限制，并进一步研究了新的逻辑家族，如阈值逻辑门（TLG）。TLG构成了以其高速和低功耗而闻名的逻辑家族，但依赖于传统的晶体管技术。忆阻器的引入使得TLG的重新配置能力更经济实惠。通过这项工作，我们介绍了一个基于忆阻器的电流模式TLG（MCMTLG）电路的物理实现，并通过多个实验装置验证其设计和操作。我们展示了2输入和3输入MCMTLG配置，并展示了他们的重新配置能力。这是通过任意改变忆阻权重来实现的，用于形成分类决策边界，从而显示出作为人工神经网络（ANN）的替代硬件友好实现的前景。通过采用真实的忆阻器设备作为TLG中的突触权重的等效物，我们正在实现可以用于计算机分类器的组件。
2018-10-08 cs.ET
Memristive Threshold Logic Circuit Design of Fast Moving Object Detection
Griffith University（格里菲斯大学）；Enview Research and Development Laboratories（Enview研发实验室）；Nazarbayev University（纳扎尔巴耶夫大学）
运动物体的实时检测涉及模板图像中的特征的记忆以及它们与测试图像中的特征的比较。在高采样率下，这样的技术面临高算法复杂度和组件延迟的问题。我们提出了一种新的基于阻变的阈值逻辑单元，它对模板图像的像素进行编码。该单元包括分压器电路，该分压器电路对布置在单节点阈值逻辑网络中的忆阻器的电阻进行编程，并且使用CMOS反相器门将输出编码为二进制值。当测试图像被施加到模板编程的单元时，各个像素中的失配被视为单元的输出电压的变化。与CMOS等效实现相比，该单元在面积、漏电流、功耗和延迟等方面都有明显的改善。
2014-10-06 cs.AR cs.CV cs.ET
Threshold Logic in a Flash
本文介绍了一种新的阈值逻辑门（二进制感知器）的设计和实现作为一个标准单元。这种新的单元结构，称为闪存阈值逻辑（FTL），使用浮栅（闪存）晶体管来实现与阈值功能相关联的权重。闪存晶体管的阈值电压用作权重的代理。FTL单元可以等效地视为多输入、边沿触发的触发器，其在时钟边沿上计算阈值函数。因此，它可以用于ASIC的自动综合。在FTL单元中使用闪存晶体管允许在制造之后对权重进行编程，从而防止通过代工厂或通过逆向工程发现其功能。本文重点介绍了超光速单元的设计和特点。我们提出了一种新的方法编程的FTL细胞的权重为指定的阈值函数使用修改的感知器学习算法。该算法进一步扩展到选择权重，以最大限度地提高设计的鲁棒性，在存在的过程中的变化。FTL电路采用40 nm工艺设计，包括布局提取寄生效应的仿真结果表明，与传统静态CMOS设计中相同功能的等效实现相比，FTL电路在面积（79.7%）、功耗（61.1%）和性能（42.5%）方面都有显着改善。使用蒙特卡罗模拟证明了权重选择的鲁棒性。本文还展示了如何FTL细胞可用于固定制造后的定时误差。
2019-10-10 cs.AR cs.ET eess.SP
TLGLock: A New Approach in Logic Locking Using Key-Driven Charge Recycling in Threshold Logic Gates
University of Louisiana at Lafayette（路易斯安那拉斐特大学）
TLGLock通过利用阈值逻辑门的结构表达性和电荷回收的能效，在门级强制键依赖功能，实现无状态且紧凑的锁设计，相比传统锁技术，在面积、延迟和功耗上均有显著提升，并具有更高的抗攻击能力。
2025-08-25 cs.AR cs.CR cs.ET
Gate Camouflaging Using Reconfigurable ISFET-Based Threshold Voltage Defined Logic
本文提出ISFET-TVD逻辑门伪装方法，利用离子敏感场效应晶体管实现制造后阈值电压可重构，在保持相同版图下支持多种逻辑功能，以克服传统TVD易被掺杂分析破解的缺陷，从而保护IC免受逆向工程和IP盗版。
2023-04-12 cs.CR cs.ET
The receptron is a nonlinear threshold logic gate with intrinsic multi-dimensional selective capabilities for analog inputs
Università degli Studi di Milano（米兰大学）
本文提出receptron模型作为阈值逻辑门的非线性推广，证明其在3D空间立方体域内对模拟输入具有内在选择性激活特性，可扩展至n维，为边缘应用提供高选择性分类而无需复杂训练。
2025-06-24 cs.AI cs.ET
Digital IP Protection Using Threshold Voltage Control
本文提出了一种完全隐藏数字标准单元功能的方法。这是通过差分阈值逻辑门（TLG）来实现的。具有$n$输入的TLG实现作为线性阈值函数的$n$变量的布尔函数的子集。当且仅当输入的整数加权线性算术和等于或超过给定的整数阈值时，这种门的输出为1。我们提出了一种新的架构的TLG，不仅允许一个单一的TLG实现大量的复杂的逻辑功能，这将需要多个层次的逻辑时，使用传统的逻辑原语实现，但也允许选择该子集的功能通过分配的晶体管阈值电压的输入晶体管。为了混淆TLG的功能，通过将其设备阈值设置为高$V_t$，将某些输入的权重设置为零。其余晶体管的阈值电压被设置为低$V_t$以增加它们的阈值电压。TLG的功能不是由电池本身决定的，而是由连接到其输入端的信号决定的。这使得可以通过选择性地将高和低$V_t$分配给输入晶体管而基本上从函数的支持集移除一些变量来隐藏函数的支持集。我们描述了一个标准的单元库的TLG可以与传统的标准单元混合，实现复杂的逻辑电路，其功能永远不会被发现的逆向工程。在ST 65nm工艺上合成了32位华莱士树乘法器和28位4抽头滤波器，放置和布线，然后进行仿真，包括在有和没有混淆的情况下提取寄生虫。在相同的频率下，这两种模糊设计的面积（25%）和动态功耗（30%）都比未模糊的CMOS设计低得多。
2016-03-23 cs.CR cs.ET
XDWM: A 2D Domain Wall Memory
畴壁存储器（DWM）结构通常将纳米线捆绑在一起以进行并行访问。具有讽刺意味的是，这种组织不允许DWM的自然转换，从而在数据元素中实现\textit{logical shifting}。我们描述了一种新的2-D DWM交叉点（X细胞），允许两个单独的纳米线放置正交共享X细胞。每个纳米线可以独立操作，同时共享X-Cell的值。使用X-Cells，我们提出了一个正交的纳米线在Y维上覆盖在一束X维纳米线的交叉DWM或XDWM。我们证明了束在X方向上正确地移动，并且数据可以在Y方向上逻辑地移动，提供新颖的数据移动并支持内存中的处理。我们对XDWM的物理单元尺寸和移位电流的要求进行了研究。由于非标准域，我们的微磁研究表明，XDWM引入了6.25%的位移电流的惩罚，而移动发生在一个纳米线相比，标准的纳米线。我们还演示了正确的移位使用纳米线束在X和Y维度。使用磁模拟推导出SPICE模拟的值，我们表明纳米线之间的最大漏电流时，一起移动束是$\le3$ %，表明潜行路径是没有问题的XDWM。
2021-12-23 cs.ET
Engineering Calcium Signaling of Astrocytes for Neural-Molecular Computing Logic Gates
本文提出了使用真核细胞，即星形胶质细胞，开发逻辑门。通过基于输入信号操纵单元之间的Ca $^{2+}$离子流的阈值来实现逻辑门。通过用pcDNA3.1-hGPR 17基因工程化星形胶质细胞的湿实验室实验，我们表明AND和OR门都可以通过控制流经群体的Ca $^{2+}$信号来实现。本文还提出了一个强化学习平台，以优化两个主要参数，即Ca $^{2+}$激活阈值和输入信号$T_b$进入门的时隙。该设计平台通过考虑由小区之间的信令产生的延迟和噪声，以微调激活阈值和输入信号时隙参数，来满足小区群的任何大小和连接性。为了验证强化学习平台的有效性，使用基于Ca $^{2+}$信号传导的分子通信模拟器来模拟星形胶质细胞之间的信号传导。仿真结果表明，Ca $^{2+}$激活阈值和输入信号$T_b$的时隙都需要一个最佳值，以实现最佳的计算精度，其中，对于AND和OR门，利用正确的值组合可以实现高达90%的精度。工程星形胶质细胞创建数字逻辑门的强化学习平台可用于未来的神经分子计算芯片，这可以彻底改变由工程生物细胞构建的大脑植入物。
2020-07-13 cs.ET q-bio.CB
Exploring Boolean and Non-Boolean Computing Applications of Spin Torque Devices
在本文中，我们讨论了潜在的新兴自旋力矩器件的计算应用。最近提出的基于自旋的计算方案可以区分为全自旋与混合，可编程与固定，以及布尔与非布尔。由于纳米磁性器件的小形状因子，所有自旋逻辑类型都可以提供高的面密度。然而，电路和系统级设计技术需要探索，利用特定的自旋器件特性，以实现与CMOS相当的能效，性能和可靠性。纳米磁体的非易失性可以在能量和面积有效的可编程逻辑的设计中被利用。在这种逻辑风格中，自旋器件可以扮演计算以及提供现场可编程性的存储器元件的双重角色。以自旋为基础的阈值逻辑设计为例（动态阈值逻辑和磁阈值逻辑）。新兴的自旋电子现象可能导致超低压、电流模式、自旋扭矩开关，其可以提供有吸引力的计算能力，超越数字开关。这样的设备可以适用于涉及模拟处理的非布尔数据处理应用。这种自旋扭矩器件与基于电荷的器件（如CMOS和电阻存储器）的集成可以导致用于诸如模式匹配、神经形态计算、图像处理和数据转换的应用的高能效信息处理硬件。最后，我们讨论了应用新兴的自旋扭矩开关的节能全球互连的设计，为未来的芯片多处理器的可能性。
2013-08-16 cond-mat.dis-nn cs.ET
