面向ARM多核处理器的高性能可移植卷积算子

在最新标准多核处理器上突破医学图像重建的极限

Pushing the limits for medical image reconstruction on recent standard multicore processors

在许多介入性临床计算机断层扫描（CT）应用中，通过反投影的体积重建是计算瓶颈。今天，该领域的供应商用标准硬件（如多核芯片和GPGPU）取代了专用硬件加速器。医学成像算法即将采用高性能计算（HPC）技术，因此是一个有趣的新的候选优化。本文通过对四代英特尔多核处理器（Harpertown、Westmere、Westmere EX和Sandy Bridge）的全面性能分析，介绍了反向投影算法的低级优化。我们选择RabbitCT基准测试，这是一个在行业中得到良好支持的标准化测试用例，以确保结果透明且具有可比性。我们的目标是不仅提供最快的实现，而且还比较性能模型和硬件计数器数据，以便充分了解结果。我们分开的算法优化，并行化，SIMD向量化，和微体系结构的问题，并查明目前的SIMD指令集扩展标准CPU（SSE，AVX）的问题的影响。为了获得最佳性能，必须使用汇编语言。最后，我们比较我们的结果，最好的GPGPU实现可用于这个开放的竞争基准。

非对称多核处理器上HEVC解码器的结构优化

Architecture-Aware Optimization of an HEVC decoder on Asymmetric Multicore Processors

低功耗非对称多核处理器（AMP）由于其在能量受限的环境中具有吸引人的性能功耗比而引起了广泛的关注。然而，由于集成了具有不同性能的内核，这些处理器带来了重大的编程挑战，需要一种不对称感知的调度解决方案来仔细分配工作负载。最近的HEVC标准提供了几种高级并行化策略，是一种重要的应用，可以受益于针对当前许多移动或手持设备中存在的低功耗AMP定制的实现。在这种情况下，我们提出了一种HEVC解码器的架构感知实现，该解码器嵌入了针对配备ARM big.LITTLE AMP的Samsung Exynos 5422片上系统调整的关键度感知调度策略。通过利用ARM big.LITTLE架构中可用的NEON矢量引擎，我们的解决方案的性能和能效得到了进一步增强。实验结果表明，1080 p实时HEVC解码速度为24帧/秒，能耗降低超过20%。

通过简单的机器模型探索现代多核芯片的性能和功耗特性

Exploring performance and power properties of modern multicore chips via simple machine models

现代多核芯片在性能和功耗方面表现出复杂的行为。从英特尔Sandy Bridge处理器开始，直接测量CPU芯片的功耗并将此数据与运行代码的性能属性相关联已成为可能。超越一个简单的瓶颈分析，我们采用最近发表的执行缓存内存（ECM）模型来描述流内核的单核和多核性能。该模型改进了著名的屋顶线模型，因为它可以预测的缩放和饱和行为的带宽有限的循环内核在多核芯片上。饱和点与能量消耗的考虑特别相关。从功耗测量的基准程序有很大的不同要求的硬件，我们得出一个简单的，现象学的功率模型的桑迪桥处理器。与ECM模型一起，我们能够解释多核处理器的性能和功耗行为的许多特点，并推导出并行程序节能执行的指导方针。最后，我们表明，ECM和功率模型可以成功地用于描述的缩放和功率行为的格子玻尔兹曼流求解器代码。

当前多核环境中稀疏矩阵-向量乘法的性能限制

Performance limitations for sparse matrix-vector multiplications on current multicore environments

多核处理器的重要性日益增加，要求重新评估现有的数值算法，因为它们能够从这种新的硬件概念中获益。为了优化现有的算法，不同的性能限制因素的详细知识是强制性的。在这篇文章中，我们研究稀疏矩阵向量乘法，这是许多稀疏特征值求解器中的主导操作。在过去，已经设想了两种概念上不同的存储方案和计算内核，分别针对基于高速缓存的架构和向量架构。从一系列微基准测试开始，我们将所获得的洞察力应用于优化的稀疏MVM实现，我们在最先进的多核系统上评估了其串行和OpenMP并行性能。

基于FPGA的多核嵌入式计算系统性能监控

Performance monitoring for multicore embedded computing systems on FPGAs

在设计现代嵌入式计算系统时，大多数软件程序员选择使用多核处理器，可能与通用图形处理单元（GPGPU）和/或硬件加速器结合使用。它们还经常使用嵌入式Linux O/S，并运行多应用程序工作负载，甚至可能是多线程的。现代FPGA足够大，可以将多核硬/软处理器与多个硬件加速器结合起来作为定制计算单元，使整个嵌入式计算系统能够在单个FPGA上实现。此外，大型FPGA供应商还支持其软件和嵌入式处理器的嵌入式Linux内核。当与高级综合相结合，使用C-to-gates流程生成硬件加速器时，可以使软件设计人员使用FPGA作为其自定义计算平台的框架所需的原语现在已经存在。然而，为了确保有效地集成和共享计算资源，软件开发人员需要能够在其工作负载中监视和调试应用程序的运行时性能。本文介绍了ABACUS，一个性能监控框架，可用于调试多核系统上的多应用程序工作负载的执行行为和交互。我们还讨论了如何这个框架是可扩展的异构系统中的硬件加速器使用。

异构多核系统的任务调度

Task Scheduling for Heterogeneous Multicore Systems

近年来，随着对低能耗和高性能计算的需求稳步增长，异构计算已经成为一个重要的和有前途的解决方案。由于大多数工作负载通常可以在某些类型的核心上最有效地运行，因此将任务映射到最佳可用资源上不仅可以节省能源，还可以提供高性能。然而，性能和/或能量的最佳任务调度尚未解决异构平台。本文提出的工作在数学上制定了最佳的异构系统任务调度作为一个优化问题，使用排队论。我们分析解决了两种处理器类型的常见情况，例如，CPU+GPU，并给出了一个最优策略（CAB）。我们设计的GRIN启发式有效地解决近最优的政策，为任何数量的处理器类型（在1.6%的最佳）。这两种策略都适用于任何任务大小分布和处理顺序，因此具有通用性和实用性。我们广泛的模拟和验证的理论，并实现所提出的政策在一个CPU-GPU的真实平台，以显示最佳的吞吐量和能源的改善。与负载均衡等经典策略相比，我们的结果在模拟中提高了1.08倍~ 2.24倍的性能或1.08倍~ 2.26倍的能效，在实验中提高了2.37倍~ 9.07倍的性能。

面向架构的矩阵乘法在异构多核处理器上的配置与调度

Architecture-Aware Configuration and Scheduling of Matrix Multiplication on Asymmetric Multicore Processors

本文设计了面向架构的矩阵乘法优化，通过缓存感知配置和异构静态动态调度策略，提升ARM big.LITTLE异构多核处理器的性能与能效。

有限差分算法在多核CPU、GPU和英特尔至强融核处理器上的能效

Energy efficiency of finite difference algorithms on multicore CPUs, GPUs, and Intel Xeon Phi processors

除了在高性能计算系统中常见的硬件空闲时间限制之外，未来的系统可能还将受到能量预算的限制。在目前的工作中，不同的计算和内存强度的有限差分算法的能源效率和运行时间的英特尔常春藤桥CPU节点，英特尔至强融核骑士登陆处理器，和NVIDIA特斯拉K40 c GPU进行评估。传统的方式存储的离散衍生物的解决方案的进步全球阵列被发现是低效的能源消耗和运行时间。相比之下，一类算法，其中离散化的衍生物进行评估的飞行或存储为线程/进程的本地变量（产生高计算强度）是最佳的能源消耗和运行时间。在考虑的所有三个硬件架构上，与存储器密集型算法相比，观察到高计算密集型算法的~2的加速和~2的节能。的能量消耗被发现是成比例的运行时间，无论消耗的功率和GPU相比，CPU节点上的相同的算法具有约5的节能。

PMEvo：基于演化优化的无序处理器端口映射可移植推理

PMEvo: Portable Inference of Port Mappings for Out-of-Order Processors by Evolutionary Optimization

在计算机系统中实现峰值性能需要在系统的每一层中进行优化，无论是硬件还是软件。详细了解底层硬件，尤其是处理器，对于优化软件至关重要。处理器性能的一个关键标准是它利用指令级并行的能力。这种能力是由处理器的端口映射决定的，端口映射描述了处理器对每条指令的执行单元。处理器制造商通常不共享其微体系结构的端口映射。虽然存在从实验中自动推断端口映射的方法，但它们基于特定于处理器的硬件性能计数器，这些计数器并不适用于每个平台。我们提出了PMEvo，一个框架来自动推断端口映射的基础上测量的短指令序列的执行时间。PMEvo使用一种进化算法，该算法使用线性规划的分析吞吐量模型来评估候选映射的适应度。我们的原型实现推断英特尔的Skylake架构，预测测量的指令吞吐量的准确性，是有竞争力的现有工作的端口映射。此外，它还找到了AMD Zen+架构和ARM Cortex-A72架构的端口映射，这些都超出了现有技术的范围。

An analytic performance model for overlapping execution of memory-bound loop kernels on multicore CPUs

Complex applications running on multicore processors show a rich performance phenomenology. The growing number of cores per ccNUMA domain complicates performance analysis of memory-bound code since system noise, load imbalance, or task-based programming models can lead to thread desynchronization. Hence, the simplifying assumption that all cores execute the same loop can not be upheld. Motivated by observations on plain and modified versions of the HPCG benchmark, we construct a performance model of execution of memory-bound loop kernels. It can predict the memory bandwidth share per kernel on…

Tiramisu：一种用于表达快速、可移植代码的多面体模板

Tiramisu: A Polyhedral Compiler for Expressing Fast and Portable Code

本文介绍了Tiramisu，一个多面体框架，旨在为多个平台（包括多核，GPU和分布式机器）生成高性能代码。Tiramisu引入了一种具有新颖扩展的调度语言，以显式管理针对这些系统时出现的复杂性。该框架专为图像处理、支架、线性代数和深度学习领域而设计。提拉米苏有两个主要特点：它依赖于基于多面体模型的灵活表示，它有一个丰富的调度语言，允许细粒度的优化控制。Tiramisu使用四级中间表示，允许算法、循环转换、数据布局和通信之间的完全分离。这种分离简化了使用相同算法瞄准多个硬件架构。我们通过编写一组图像处理、深度学习和线性代数基准来评估Tiramisu，并将它们与最先进的编译器和手工调优库进行比较。我们表明，Tiramisu匹配或优于现有的编译器和库在不同的硬件架构，包括多核CPU，GPU和分布式机器。

弥合架构差距：抽象现代服务器处理器的性能相关属性

Bridging the Architecture Gap: Abstracting Performance-Relevant Properties of Modern Server Processors

我们描述了一种通用的建模方法，用于预测服务器处理器上的稳定状态循环的单核和多核运行时间。为此，我们严格区分应用程序和机器模型：应用程序模型包括循环代码，问题大小和其他运行时参数，而机器模型是CPU所有性能相关属性的抽象。我们介绍了一个通用的方法来确定机器模型和相关的服务器处理器架构的英特尔，AMD，IBM和Marvell/Cavium目前的结果。考虑到如此广泛的体系结构，足够的性能建模所需的特性集出奇地少。为了验证我们的方法，我们比较性能预测的经验数据的OpenMP并行预处理CG算法，其中包括计算和内存绑定的内核。单核心和多核心分析表明，该模型具有5%和10%的平均和最大相对误差。偏离模型和获得的见解进行了详细讨论。

基于Haar-like级联分类器的人脸检测在低成本ARM big.LITTLE非对称架构上的加速与能耗优化

Acceleration and energy consumption optimization in cascading classifiers for face detection on low-cost ARM big.LITTLE asymmetric architectures

本文针对低成本ARM big.LITTLE非对称多核处理器，提出基于OmpSs任务模型与动态调度策略的级联分类器人脸检测加速与能耗优化机制，并验证其能效优于同构架构。

面向多核 NPU 的张量切片与优化

Tensor Slicing and Optimization for Multicore NPUs

本文提出用于多核NPU的TensorFlow XLA/LLVM编译器优化过程TSO，通过最大化跨核心卷积并行度与利用DRAM突发时间估计指导张量切片减少数据传输，在32核NMP上实现最高21.7%的加速，并验证了其在Glow框架上的通用性。

High performance and energy efficient inference for deep learning on ARM processors

We evolve PyDTNN, a framework for distributed parallel training of Deep Neural Networks (DNNs), into an efficient inference tool for convolutional neural networks. Our optimization process on multicore ARM processors involves several high-level transformations of the original framework, such as the development and integration of Cython routines to exploit thread-level parallelism; the design and development of micro-kernels for the matrix multiplication, vectorized with ARMs NEON intrinsics, that can accommodate layer fusion; and the appropriate selection of several cache configuration paramet…

使用 DaCe 为计算流体力学代码生成可移植的高性能内核

Portable High-Performance Kernel Generation for a Computational Fluid Dynamics Code with DaCe

本研究利用 DaCe 框架为 CFD 求解器 Neko 自动生成高性能计算内核，在 Nvidia GH200、A100 和 AMD MI250X 等多平台上实现了具竞争力的可移植性能，证明了自动代码生成对大规模科学应用可持续性的价值。