Applicability of Well-Established Memristive Models for Simulations of Resistive Switching Devices
为了实现未来的存储器和逻辑设计，需要电阻开关器件的高度准确和预测性模型。广泛使用的是将电阻开关视为动态系统的忆阻建模方法。在这里，我们介绍了三个评价标准忆阻器模型，检查的I-V特性的可扩展性，开关动力学的充分非线性的存在下，和正确预测的行为的两个反串联连接的设备的可行性。我们分析了两类模型：第一类包括常见的线性忆阻模型和第二类广泛使用的非线性忆阻模型。线性忆阻器模型基于通过不同窗函数扩展的Strukov初始忆阻器模型，而非线性模型包括基于Picketts物理的忆阻器模型及其导出的模型。这项研究揭示了第一类模型缺乏预测性，与应用的窗口函数无关。只有基于物理的模型才能满足大多数基本的评估标准。
2015-02-27 cs.ET
OpenMENA: An Open-Source Memristor Interfacing and Compute Board for Neuromorphic Edge-AI Applications
College of Science and Engineering（科学与工程学院）
本文提出开源忆阻器存内加速系统OpenMENA，集成可复现硬件接口、固件软件栈及VIPI权重编程与芯片在环微调方法，并在数字识别和机器人避障任务中验证了从权重迁移到片上学习的完整流程。
2025-11-03 cs.AI cs.ET
Self-Adaptive Spike-Time-Dependent Plasticity of Metal-Oxide Memristors
金属氧化物忆阻器已经成为人工突触硬件实现的有前途的候选者-高性能模拟神经形态网络的关键组件-由于其出色的扩展前景。由于一些高级认知任务需要尖峰神经形态网络，它明确地模拟生物神经系统中的单个神经脉冲（尖峰），因此忆阻突触支持尖峰时间依赖可塑性（STDP）是至关重要的，这被认为是Hebbian适应的主要机制。STDP实现的一个主要挑战是，与一些简单的可塑性模型相比，人工硬件突触中突触权重的基本变化不仅取决于突触前和突触后信号，还取决于初始权重（忆阻器的电导）值。在这里，我们实验证明，第一次，STDP协议，确保自适应的平均忆阻器电导，使可塑性稳定，即不敏感的设备的初始状态。实验是使用集成到12 x12十字棒中的200纳米Al 2 O3/TiO 2-x忆阻器进行的。实验观察到的自适应STDP行为已经补充了一个简单的系统中的重量动态的数值建模与泄漏集成和火灾神经元与随机尖峰序列输入，使用紧凑的模型忆阻器的可塑性，适合定量正确描述我们的忆阻器。
2015-05-20 cond-mat.other cs.ET
Memristor-based Synaptic Networks and Logical Operations Using In-Situ Computing
我们提出了基于忆阻器件的新的计算构建块。这些块可以用于实现监督或无监督学习模块。这是使用交叉点架构来实现的，交叉点架构是纳米级双端子忆阻器件的有效阵列实现。基于这些块和实验验证的SPICE宏模型的忆阻器，我们证明，首先，尖峰定时依赖的可塑性（STDP）可以实现由一个单一的忆阻器设备，其次，基于忆阻器的竞争性赫布学习通过STDP使用$1\times 1000$突触网络。这是通过根据突触前和突触后尖峰之间的定时差来调整忆阻器的电导值（权重）来实现的。这些实现方式由于忆阻器的特性而具有许多缺点，诸如记忆衰减、作为所施加的电压/电流的函数的高度非线性切换行为以及功能均匀性。这些缺点可以通过利用混合门来解决，该混合门可以与仿生计算的模拟行为结合使用。本文中的数字实现使用忆阻器的原位计算能力。
2011-08-21 cond-mat.mtrl-sci cs.ET
Real-time raw signal genomic analysis using fully integrated memristor hardware
提出基于忆阻器的软硬件协同设计，直接在模拟存储器中处理原始测序信号，实现端到端基因组分析，在病毒映射中达97.15% F1分数，较ASIC加速51倍、节能477倍。
2025-04-22 cs.ET q-bio.QM
Low Power Artificial Neural Network Architecture
最近的人工神经网络架构通过利用电阻器件来存储突触权重并将突触权重与输入数据相乘来改善性能和功耗。负和正突触权重存储在可重构交叉杆阵列（MCA）的忆阻器上。现有的基于MCA的神经网络架构使用高功耗电压转换器或运算放大器来生成通过交叉杆阵列的每列的总突触电流。本文提出了一种低功耗的基于MCA的前馈神经网络架构，每对列使用一个自旋电子器件来产生每个神经元的突触电流。实验结果表明，所提出的架构耗散显着低于现有的前馈忆阻神经网络架构的功率。
2019-04-03 cs.AR cs.ET
Low-Power Control of Resistance Switching Transitions in First-Order Memristors
Institute of Physics, Opole University（奥波莱大学物理研究所）；Department of Electronics and Telecommunications Politecnico di Torino（都灵理工大学电子与电信系）；Department of Physics and Astronomy, University of South Carolina（南卡罗来纳大学物理与天文学系）
本文研究了第一阶忆阻器的低功耗控制方法，提出了一种优化开关转换的通用策略，通过电压控制模型展示了在不同物理特性和编程约束下，最优协议可能需要单一平方脉冲或更复杂的电压刺激。
2026-01-12 cond-mat.mes-hall cs.ET
Which Memristor Theory is Best for Relating Devices Properties to Memristive Function?
存在三种理论模型，其旨在将实验可测量或制造可控制的器件特性与忆阻器的操作相关联：1. Strukov et al的现象学模型; 2. Georgiou等人的Bernoulli重写的现象学模型; 3.盖尔的记忆保存模型他们在预测电极尺寸变化对忆阻的影响和影响滞后的因素方面有所不同。利用一批不同顶电极宽度的TiO $_2$溶胶-凝胶忆阻器对这三种理论进行了测试和比较。结果发现，与模型2的预测相反，“无量纲集总参数”，$β$，与任何滞后测量都不相关。与模型1相反，发现忆阻取决于TiO $_2$层的三个空间维度，如模型3所预测的。发现模型3适合电阻值随电极尺寸的变化。使用模型3和实验导出的接触电阻值的模拟给出了与实验测量值线性相关（并且仅一个数量级）的滞后值。忆阻器滞后被发现与导通状态电阻相关，因此与电极尺寸相关（因为这两者是相关的）。这些结果验证了忆阻的记忆守恒理论以及忆阻理论中空位磁通量与缺失磁通量的关系。这是第一篇通过实验测试与忆阻器设备操作相关的各种理论的论文。
2013-12-16 cond-mat.mes-hall cond-mat.mtrl-sci cs.ET
Tiny but Accurate: A Pruned, Quantized and Optimized Memristor Crossbar Framework for Ultra Efficient DNN Implementation
Northeastern University（东北大学）；University of Connecticut（康涅狄格大学）；George Mason University（乔治梅森大学）；Florida International University（佛罗里达国际大学）
最先进的DNN结构涉及密集的计算和高内存存储。为了缓解这些挑战，忆阻器交叉阵列已经成为DNN应用的内在合适的矩阵计算和低功耗加速框架。然而，忆阻器交叉阵列架构上的极端模型压缩的高精度解决方案仍在等待解开。在本文中，我们提出了一种基于忆阻器的DNN框架，该框架通过结合交替方向乘法器（ADMM）算法将结构化权重修剪和量化相结合，以获得更好的修剪和量化性能。我们还发现了ADMM解决方案的非最优权修剪和未使用的数据路径结构化修剪模型。受这些发现的启发，我们设计了一个软硬件协同优化框架，其中包含第一个提出的网络净化和未使用的路径删除算法，目标是在ADMM步骤之后对结构化修剪模型进行后处理。通过将忆阻器硬件约束纳入我们的整个框架，我们在最先进的神经网络结构上实现了极高的压缩比，同时精度损失最小。对于量化结构化修剪模型，我们的框架在将权重量化为8位忆阻器权重表示后几乎没有精度损失。我们在匿名链接https://bit.ly/2VnMUy0上分享我们的模型。
2019-08-27 cs.AR cs.ET cs.LG
Three-Dimensional Stateful Material Implication Logic
存储器和逻辑电路的单片三维集成可以显著提高计算系统的性能和能量效率。一些传统的和新兴的存储器适合于垂直集成，包括高度可扩展的金属氧化物电阻开关器件（忆阻器），然而逻辑电路的集成被证明更具挑战性。在这里，我们展示了内存和逻辑功能的单片三维电路，通过适应最近提出的基于忆阻器的有状态的材料蕴涵逻辑。虽然这样的逻辑已经实现了各种存储器设备，在最有前途的忆阻器为基础的电路中，过大的设备可变性限制了实验演示简单的门和几个周期的操作。通过开发一种低温，低可变性的制造工艺，并修改原始电路，以增加其鲁棒性的设备缺陷，我们实验表明，第一次，可靠的多周期多门材料的含义逻辑运算内的三维堆叠的单片集成忆阻器。三维的直接数据操作实现了极其紧凑和高吞吐量的逻辑-存内计算，并且值得注意的是，为费曼在纳米级实现8位加法器的巨大挑战提供了可行的解决方案。
2015-09-10 cond-mat.mes-hall cs.ET
Scaled Hippocampus-inspired Neural Networks on Neuromorphic Memristive Hardware
George Washington University（乔治华盛顿大学）；George Mason University（乔治梅森大学）
受海马CA3区启发的脉冲神经网络，通过四管齐下目标函数缩小规模，在忆阻器硬件上实现生物现实静息态动力学，展示新兴硬件上生物现实算法的潜力。
2026-09-16 cs.ET cs.NE
Versatile CMOS Analog LIF Neuron for Memristor-Integrated Neuromorphic Circuits
Université de Sherbrooke（舍布鲁克大学）；Université de Lille（里尔大学）；Aix-Marseille Université（艾克斯-马赛大学）；Université Paris-Saclay（巴黎萨克雷大学）
本文提出了一种多功能CMOS模拟LIF神经元，用于实现忆阻器集成神经形态电路中的自适应突触处理与本地学习规则。
2024-06-28 cs.ET cs.SY eess.SY
Probabilistic Memristive Networks: Application of a Master Equation to Networks of Binary ReRAM cells
近年来，使用非确定性电路元件的可能性已经获得了显著的关注。其电路的建模和仿真需要新的方法，因为现在无法精确预测电路在任意时刻的状态。一般来说，这些电路应该用概率来描述，电路变量应该平均计算，相关函数应该用来探索变量之间的相互关系。在本文中，我们使用，为第一次，主方程来分析网络组成的概率二元忆阻器。解析解的主方程的情况下，相同的忆阻器连接在串联和并联被found. We的分析结果的补充，数值模拟的结果，扩展我们的研究结果超出了相同的忆阻器的情况。本文提出的方法有利于概率/随机电子电路的发展和推进其实际应用。
2020-12-04 cond-mat.mes-hall cond-mat.mtrl-sci cs.ET
Implementation of Multiple-Step Quantized STDP Based on Novel Memristive Synapses
本研究设计了由4忆阻器2电阻构成的新型SNN忆阻突触，可实现兴奋性/抑制性切换及无额外信号处理的赫布/反赫布训练，搭配时钟方波脉冲方案提升神经元电路鲁棒性，结合含非线性焦耳效应的忆阻器模型仿真验证，为神经形态边缘计算设备研发提供启发。
2023-08-28 cs.ET cs.SY eess.SY
Analysis on Effects of Fault Elements in Memristive Neuromorphic Systems
Kwangwoon University（光云大学）
本文通过改变故障比例、类型与位置，分析忆阻SNN神经形态系统中故障神经元及SA0/SA1故障突触的影响，揭示了四项关于脆弱性和性能变化的规律。
2023-12-08 cs.AI cs.ET cs.LG
