VClare: Resolving Imperfect Specifications in LLM-Based Verilog Generation
VClare:解决基于大语言模型的Verilog生成中的不完美规范
专题命中 评测与基准 :LLM(title,abstract);large language model(abstract);language model(abstract)
AI总结 研究基于大语言模型的Verilog生成中不完美规范问题,提出VClare框架,通过规范级和仿真级两种修复范式修复缺陷,利用新基准数据集实验,单模块任务使设计通过率提高12.7%,多模块任务提高13.7%,提升了大语言模型在硬件设计中的应用潜力。