首页/论文/2006.05693

arXiv 2006.056932020-06-10cs.AR

采用静态数据压缩的GPU寄存器堆

A GPU Register File using Static Data Compression

Alexandra Angerd, Erik Sintorn, Per Stenström

备注：: Accepted to ICPP'20
DOI：: 10.1145/3404397.3404431

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

摘要英文摘要相关论文

摘要：

GPU依赖于大型寄存器文件来解锁线程级并行性以实现高吞吐量。不幸的是，大型寄存器文件是耗电的，因此寻找新的方法来提高它们的利用率是很重要的。本文介绍了一种新的寄存器文件组织的有效寄存器包装窄整数和浮点操作数设计，以利用先进的静态分析。我们表明，硬件/软件协同设计的寄存器文件组织产生高达79%的性能提高，平均18.6%，在一个温和的输出质量下降。

英文摘要：

GPUs rely on large register files to unlock thread-level parallelism for high throughput. Unfortunately, large register files are power hungry, making it important to seek for new approaches to improve their utilization. This paper introduces a new register file organization for efficient register-packing of narrow integer and floating-point operands designed to leverage on advances in static analysis. We show that the hardware/software co-designed register file organization yields a performance improvement of up to 79%, and 18.6%, on average, at a modest output-quality degradation.

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

阅读原文

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

本文内容

摘要英文摘要相关论文

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

继续探索

相关论文

通过软硬件协同实现大容量、延迟容忍和高并发GPU寄存器文件

Enabling High-Capacity, Latency-Tolerant, and Highly-Concurrent GPU Register Files via Software/Hardware Cooperation

图形处理单元（GPU）采用大型寄存器文件来容纳所有活动线程并加速上下文切换。不幸的是，寄存器文件是未来GPU的可扩展性瓶颈，这是由于长访问延迟、高功耗和大硅面积供应。先前的工作提出了分层寄存器文件，以减少寄存器文件的功耗，通过缓存寄存器在一个较小的寄存器文件缓存。不幸的是，由于寄存器堆高速缓存中的低命中率，这种方法并没有改善寄存器访问延迟。在本文中，我们提出了延迟容忍寄存器文件（LTRF）架构，以实现低延迟的两级分层结构，同时保持低功耗。我们观察到，编译时间间隔分析使我们能够将GPU程序执行划分为间隔，并准确估计每个间隔内的线程束聚合寄存器工作集。LTRF的关键思想是在软件控制下，在每个时间间隔的开始，将估计的寄存器工作集从主寄存器堆预取到寄存器堆缓存，并将预取延迟与其他线程束的执行重叠。我们观察到，寄存器库冲突，而预取寄存器可以大大降低LTRF的有效性。因此，我们设计了一个编译时寄存器重新编号技术，以减少寄存器库冲突的可能性。我们的实验结果表明，LTRF能够实现高容量但长延迟的主GPU寄存器文件，为各种优化铺平了道路。作为一个优化示例，我们使用新兴的高密度高延迟内存技术实现了主寄存器文件，实现了8倍的容量，并将整体GPU性能提高了34%。

2020-10-19cs.AR

GREENER：一种提高寄存器文件能效的工具

GREENER: A Tool for Improving Energy Efficiency of Register Files

图形处理单元（GPU）维护大型寄存器文件以增加线程级并行性（TLP）。为了进一步增加TLP，最近的GPU在每一代中都增加了片上寄存器的数量。然而，随着寄存器文件大小的增加，泄漏功率增加。此外，随着技术的进步，泄漏功率分量已经增加，并且已经成为制造过程的重要考虑因素。寄存器文件的泄漏功率可以通过在访问它们之后将不经常使用的寄存器变为低功率（休眠或关闭）状态来降低。这样做的一个主要挑战是缺乏运行时寄存器访问信息。本文提出了GREENER（GPU寄存器文件能量减少器）：一个系统，以最大限度地减少泄漏能量的寄存器文件的GPU。GREENER采用编译时分析来估计运行时寄存器访问信息。分析结果用于确定每条指令后寄存器的电源状态（ON、SLEEP或OFF）。我们提出了一个功率优化的汇编指令集，它允许GREENER在可执行程序本身中对寄存器的功率状态进行编码。修改后的程序集，以及运行时优化，以更新在执行过程中的寄存器的功率状态，在显着降低功耗的结果。我们在GPGPU-Sim模拟器中实现了GREENER，并使用GPUWattch框架对寄存器文件的泄漏功耗进行了测试。GREENER在CUDASDK、GPGPGPU-SIM、Parboil和Rodinia基准测试套件的21个内核上的评估显示，寄存器泄漏能量平均减少69.04%，最大减少87.95%，模拟周期开销可以忽略不计（平均为0.53%）。

2018-03-29cs.AR

嵌入式应用中寻找最佳缓存和寄存器文件大小的设计空间探索

Design Space Exploration to Find the Optimum Cache and Register File Size for Embedded Applications

在未来，嵌入式处理器必须处理更多的计算密集型网络应用程序和互联网流量和数据包处理任务变得更加繁重和复杂。由于处理器性能与平均内存访问延迟密切相关，而且处理器寄存器的数量也影响性能，因此缓存和寄存器文件是设计嵌入式处理器体系结构的两个主要部分。虽然增加高速缓存和寄存器文件的大小导致嵌入式应用程序和具有太多数据包的高流量网络中的数据包处理任务的性能改善，但增加的面积、功耗和存储层次结构延迟是这些技术的开销。因此，在嵌入式处理器的设计中，以最佳的尺寸实现这些组件具有重要的意义。本文探讨了缓存和寄存器文件的大小对处理器性能的影响，以计算这些组件的嵌入式应用程序的最佳大小。实验结果表明，虽然增加缓存和寄存器文件是提高嵌入式处理器性能的一种方法，但是当缓存和寄存器文件的大小超过一定的阈值时，性能的提高会达到饱和，然后下降。

2012-05-09cs.AR

用于超标量微处理器中集中式物理寄存器文件的高效读端口数缩减方案

Efficient Read-Port-Count Reduction Schemes for the Centralized Physical Register File in a Superscalar Microprocessor

本文提出一种评估微架构复杂度的高层分析方法，并针对超标量微处理器集中式整数物理寄存器文件构建低复杂度读端口数缩减方案，将读端口数减半且性能仅微降0.1%。

2025-01-31cs.AR

RRCD：Redirección de Registros Basada en Compresión de Datos para Tolerar FallosPermanentes en una GPU

RRCD: Redirección de Registros Basada en Compresión de Datos para Tolerar FallosPermanentes en una GPU

通用图形处理单元（GPGPU）应用程序对并行性的需求不断增加，在连续几代GPU中，这些应用程序都需要更大、更耗能的寄存器文件。将电源电压降低到其安全极限之外是提高寄存器堆能量效率的有效途径。然而，在这些工作电压下，电路的可靠性受到损害。这项工作的目的是容忍永久性故障的过程中的变化，在大型GPU寄存器文件低于安全电源电压限制。为此，本文提出了一种微架构的修补技术，DC补丁，利用固有的数据冗余的应用程序压缩寄存器在运行时，既没有编译器的帮助，也没有指令集修改。DC-Patch不是禁用整个故障寄存器文件条目，而是利用故障条目中的可靠单元来存储压缩寄存器值。实验结果表明，超过三分之一的错误寄存器条目，直流补丁，确保了可靠的操作的寄存器文件，并减少了47%的能耗相对于一个传统的寄存器文件工作在标称电源电压。与在安全电源电压极限下工作的电压噪声平滑方案相比，节能21%。这些益处分别在对系统性能和面积的影响小于2%和6%的情况下获得。

2021-05-09cs.AR

寄存器分散化：降低低成本RISC-V CPU向量引擎中向量寄存器堆的占用面积

针对低成本RISC-V处理器集成向量单元时全尺寸向量寄存器堆面积开销大的问题，提出Register Dispersion方法，用小型动态缓存式VRF映射架构寄存器，实现面积功耗大幅节省且性能影响极小，推动低成本处理器向量单元落地。

2025-03-24cs.AR

更多相关论文收起更多论文

RISC-V V 向量扩展（RVV）减少向量寄存器数量

RISC-V V Vector Extension (RVV) with reduced number of vector registers

本文提出减少 RISC-V V 向量扩展（RVV）的向量寄存器数量至 16 或 8 个以降低小型处理器面积，仅需编译器参数化且保持高利用率，对信号处理内核高效。

2024-10-10cs.AR

SVRF：面向长向量架构的高效寄存器存储

SVRF: Efficient Register Storage for Long-Vector Architectures

Barcelona Supercomputing Center - BSC-CNS（巴塞罗那超级计算中心）

针对长向量架构中向量寄存器文件面积与能耗开销大的问题，提出SVRF微架构增强，将标量语义向量值存入专用标量寄存器文件，减少VRF需求，实现最高15.8%面积、12%功耗降低及1.12倍加速。

2026-10-07cs.AR

ABI: 一种紧密集成、统一、稀疏感知、可重构、近寄存器文件/缓存计算的GPU架构，配备轻量级softmax，用于深度学习、线性代数和伊辛计算

ABI: A tightly integrated, unified, sparsity-aware, reconfigurable, compute near-register file/cache GPU architecture with light-weight softmax for deep learning, linear algebra, and Ising compute

The Department of Electrical and Computer Engineering, The University of Texas at Austin（德克萨斯大学奥斯汀分校电气与计算机工程系）

提出一种紧密集成的近内存GPU架构，通过自定义稀疏感知电路和轻量级softmax电路，在CNN、GCN、线性规划、大语言模型和伊辛工作负载上实现6-16倍加速和6-13倍能效提升。

2026-05-24cs.AR

用于高效张量计算的线程-寄存器解耦GPU执行模型

A Thread-Register Decoupled GPU Execution Model for Efficient Tensor Computation

Shanghai Jiao Tong University（上海交通大学）；National University of Singapore（新加坡国立大学）；ShanghaiTech University（上海科技大学）；KAUST（阿卜杜拉国王科技大学）；HuaWei（华为）

针对GPU张量计算流水线的固定并行度与粗粒度调度瓶颈，提出扩展SIMT模型的FIBER架构，通过线程-寄存器解耦实现动态并行缩放与细粒度调度，在LLM服务场景下获显著加速。

2026-08-21cs.AR

一种面向GPGPU的轻量级编译器辅助寄存器文件缓存

A Lightweight, Compiler-Assisted Register File Cache for GPGPU

本文提出Malekeh，通过复用GPU寄存器文件现有组件实现轻量级RF缓存，并利用编译器分析的重用距离动态调整发射策略，在仅增加0.78%存储开销的情况下将RF读取减少46.4%、动态能耗降低28.3%、性能提升6.1%。

2023-10-26cs.AR

向量处理器的自适应寄存器堆结构

Adaptable Register File Organization for Vector Processors

现代科学应用越来越多样化，这些应用中的矢量长度变化很大。当代向量处理器（VP）被设计用于短向量长度，例如，Fujitsu A64FX支持512位ARM SVE矢量或长矢量，例如，NEC Aurora Tsubasa，最大矢量长度为16Kbits。不幸的是，这两种方法都有缺点。一方面，短向量长度VP设计难以为具有高数据级并行性（DLP）的长向量的应用提供高效率。另一方面，长向量VP设计在执行具有短向量长度的低DLP应用时浪费资源并且未充分利用向量寄存器文件（VRF）。因此，这些长向量VP实现仅限于特定的应用程序子集，其中必须存在相对较高的DLP才能以高效率实现出色的性能。为了克服这些限制，我们提出了一个自适应向量架构（AVA），导致拥有最好的两个世界。AVA设计用于短载体（MVL=16个元件），因此具有面积和能源效率。然而，AVA具有重新配置MVL的功能，从而允许在存在大量DLP时利用具有更长矢量（多达128个元件）微架构的益处。我们在gem 5模拟器上对AVA进行建模，并使用来自RiVEC Benchmark Suite的六个应用程序评估性能。为了获得面积和功耗指标，我们在McPAT上对22 nm技术的AVA进行建模。我们的研究结果表明，通过重新配置我们的小VRF（8KB）加上我们的新的问题队列方案，AVA产生了2倍的速度比默认配置的短向量。此外，与长矢量VP相比，AVA显示出具有…

2022-05-29cs.AR

$R^4$：一种具有运行时软件重配置的赛道寄存器文件

$R^4$: A Racetrack Register File with Runtime Software Reconfiguration

本文提出一种基于赛道存储器的寄存器文件架构，通过运行时软件重配置在水平与垂直分配模式间动态切换，结合静态分析与仿真概率指导分配，显著降低能耗约6倍。

2025-02-28cs.ARcs.ET

性能优化的嵌入式超标量体系结构

Performance-Optimum Superscalar Architecture for Embedded Applications

嵌入式应用广泛应用于便携式设备，如无线电话，个人数字助理，笔记本电脑等高吞吐量和实时的的要求是特别重要的，在这样的数据密集型任务。因此，提供所需性能的体系结构是最理想的。另一方面，处理器性能与平均存储器访问延迟、处理器寄存器数量以及指令窗口大小和超标量参数密切相关。因此，在设计嵌入式处理器的超标量体系结构时，高速缓存、寄存器文件和超标量参数是主要的体系结构问题。虽然增加高速缓存和寄存器文件的大小导致高性能嵌入式处理器的性能提高，增加的面积，功耗和内存延迟是这些技术的开销。本文探讨了高速缓存、寄存器文件和超标量参数对处理器性能的影响，为嵌入式应用指定了这些参数的最佳大小。实验结果表明，虽然有较大的大小，这些参数是在嵌入式处理器中的性能提高的方法之一，但是，通过增加一些参数的大小超过一个阈值，性能提高是饱和的，特别是在缓存大小，超过这个阈值的增量降低性能。

2012-04-12cs.AR

CuLifter：将GPU二进制提升到带类型的中间表示

CuLifter: Lifting GPU Binaries to Typed IR

Georgia Institute of Technology（佐治亚理工学院）

CuLifter通过约束传播与冲突检测恢复寄存器类型，重建显式控制流并聚合多指令模式，成功将99.98%的GPU函数提升到有效LLVM IR，证明类型恢复是生成语义正确IR的关键步骤。

2026-09-07cs.AR

通过资源共享提高GPU性能

Improving GPU Performance Through Resource Sharing

图形处理单元（GPU）由流多处理器（SM）组成，通过运行大量的线程和上下文切换来隐藏执行延迟，从而实现高吞吐量。线程块的数量，以及因此可以在SM上启动的线程的数量，取决于线程块的资源使用-例如寄存器的数量、共享内存的量。由于线程到SM的分配是在线程块粒度，因此一些资源可能没有完全用完，因此将被浪费。我们提出了一种共享SM资源的方法，通过启动更多的线程块来利用浪费的资源。我们证明了我们的方法的有效性，两个资源：寄存器共享，暂存器（共享内存）共享。我们进一步提出了隐藏长执行延迟的优化，从而减少了停滞周期的数量。我们在GPGPU-Sim模拟器中实现了我们的方法，并在来自4个不同基准套件的几个应用程序上进行了实验验证：GPGPU-Sim，Rodinia，CUDA-SDK和Parboil。我们观察到，通过寄存器共享，应用程序显示出24%的最大改进，平均11%的改进。通过共享便签本，我们观察到最大改善30%，平均改善12.5%。

2015-06-05cs.AR

现代NVIDIA GPU核心分析

Analyzing Modern NVIDIA GPU cores

Universitat Politècnica de Catalunya（加泰罗尼亚理工大学）

本文通过逆向工程揭示现代NVIDIA GPU核心的微架构细节，构建更精准的仿真模型，相较现有最优仿真器执行周期MAPE降低18.24%，且适配多代架构，验证了软件依赖管理机制的优势。

2025-03-26cs.AR

ZnG：使用新闪存构建GPU多处理器，实现可扩展数据分析

ZnG: Architecting GPU Multi-Processors with New Flash for Scalable Data Analysis

我们提出了ZnG，一种新的GPU-SSD集成架构，它可以最大限度地提高GPU中的内存容量，并解决SSD带来的性能损失。具体来说，ZnG将所有GPU内部DRAM替换为超低延迟SSD，以最大限度地提高GPU内存容量。ZnG进一步消除了SSD的性能瓶颈，将其闪存通道替换为高吞吐量闪存网络，并将SSD固件集成到GPU的MMU中，以获得硬件加速的好处。虽然SSD内的闪存阵列可以提供高累积带宽，但由于其访问粒度的不匹配，GPU的存储器请求只能利用这些带宽的一小部分。为了解决这个问题，ZnG采用了一个大型L2缓存和闪存寄存器来缓冲内存请求。我们的评估结果表明，ZnG可以实现比以前的工作高7.5倍的性能。

2020-06-16cs.AR

AraXL：一种面向长向量快速高效计算的物理可扩展超宽 RISC-V 向量处理器设计

AraXL: A Physically Scalable, Ultra-Wide RISC-V Vector Processor Design for Fast and Efficient Computation on Long Vectors

本文提出了模块化可扩展的64位RISC-V V向量处理器AraXL，通过分布式分层互连解决物理扩展瓶颈，支持多达64个并行向量通道，在22nm工艺下实现146 GFLOPs峰值性能和40.1 GFLOPs/W能效。

2025-01-17cs.AR

DICE：通过静态调度粗粒度可重构阵列实现高效的通用SIMT执行

DICE: Enabling Efficient General-Purpose SIMT Execution with Statically Scheduled Coarse-Grained Reconfigurable Arrays

University of Washington（华盛顿大学）

DICE通过静态调度粗粒度可重构阵列（CGRAs）解决GPU SIMD执行中的能耗问题，减少寄存器访问并提升能效，实验表明其在能耗和能效方面优于NVIDIA Turing架构。

2026-05-06cs.AR

分层Roofline分析：如何在英特尔CPU和NVIDIA GPU上使用性能工具收集数据

Hierarchical Roofline Analysis: How to Collect Data using Performance Tools on Intel CPUs and NVIDIA GPUs

本文概述了一系列收集英特尔CPU和NVIDIA GPU上必要性能数据的方法，以进行分层Roofline分析。截至2020年年中，英特尔Advisor和NVIDIA Nsight Compute这两个供应商性能工具已将Roofline分析集成到其支持的功能集中。本文填补了当这些工具不可用时，或者当用户希望为某些分析提供更定制的工作流程时的空白。具体来说，我们将讨论如何在英特尔架构上使用英特尔Advisor、RRZE LIKWID、英特尔Intel Processor和英特尔Amplifier，以及如何在NVIDIA架构上使用nvprof、Nsight Compute指标和Nsight Compute部分文件。这些工具将用于收集存储层次结构中尽可能多的存储器/高速缓存级别的信息，以便深入了解应用程序的数据重用和高速缓存位置特性。

2020-10-04cs.ARcs.DCcs.PF