Modeling an Asynchronous Circuit Dedicated to the Protection Against Physical Attacks
异步电路对于安全应用有几个优点，特别是它们对攻击的良好抵抗力。在本文中，我们报告的实验建模，在不同的抽象层次，专利异步电路检测物理攻击，如切割电线或产生短路。
2020-04-28 cs.CR cs.LO
Decentralized Stream Runtime Verification for Timed Asynchronous Networks
我们研究的问题，监测分布式系统中的计算机通信使用消息传递和共享一个几乎同步的时钟。这是一个现实的情况下，网络的监测速度是足够慢（在人的尺度），以允许有效的时钟同步，其中时钟偏差是小相比，监测周期。在广域网、互联网或包括大型部署中监控人类系统时就是这种情况。更具体地说，我们研究了如何监测分散的系统，其中监视器表示为流运行时验证规范，定时异步网络下。我们的监视器使用网络进行通信，其中消息可以花费任意长的时间，但不能被复制或丢失。这种通信设置在许多网络物理系统中很常见，如智能建筑和环境生活。以前的分散监控方法仅限于同步网络，由于网络故障，在实践中不容易实现。即使网络故障是不寻常的，他们可能需要几个监测周期来修复。在这项工作中，我们提出了一个解决方案的定时异步监控问题，并表明，这个问题概括了同步的情况下。我们研究的规范和条件的网络行为，允许监控发生有限的资源，独立的跟踪长度。最后，我们报告的实施和验证的有效性和效率方面的理论结果的实证评估的结果。
2023-02-03 cs.LO
On parametrized verification of asynchronous, shared-memory pushdown systems
我们考虑参数化的异步共享内存下推系统的模型，在[海牙'11]中介绍。在最近的一系列论文中，已经证明了该模型的可达性是PSPACE完全的[Esparza，Ganty，Majumdar'13]，并且活性在NEXPTIME中是可判定的[Durand-Gasselin，Esparza，Ganty，Majumdar'15]。我们在这里证明了活性问题是PSPACE完全的。我们还介绍了普遍的可达性问题。我们证明了它是可判定的，并且是coNEXPTIME完全的。最后，利用这些结果，我们证明了在NEXPTIME中，满足一定条件的执行轨迹的验证正则性也是可判定的。
2016-07-15 cs.FL cs.LO
Formal Specification and Verification of Fully Asynchronous Implementations of the Data Encryption Standard
本文提出了两种形式化模型的数据加密标准（DES），第一个使用国际标准LOTOS，第二个使用最近的过程演算LNT。两种模型都以异步电路的方式对DES进行编码，即，DES算法的数据流块由经由会合通信的进程表示。为了确保模型的正确性，已经应用了几种技术，包括模型检验，等价性检验，并将从正式模型自动生成的原型产生的结果与DES的现有实现进行比较。模型的完整代码作为附录提供，也可以在CADP验证工具箱的网站上获得。
2015-11-13 cs.CR cs.LO
DissProve: Automated Verification of Asynchronous Distributed Protocols with Affine Communication
University of Colorado Boulder（科罗拉多大学博尔德分校）；Amazon（亚马逊）
提出基于反向不可达性证明的自动验证技术，通过物化、因果性和摘要化处理仿射协议的无界参数化，实现异步参数化系统的安全属性自动验证。
2026-08-05 cs.LO cs.PL
Parameterized Verification of Asynchronous Round-Based Distributed Algorithms via Reduction to Finite-Counter Systems
Univ Rennes, Inria, CNRS, IRISA（雷恩大学、法国国家信息与自动化研究所、法国国家科学研究中心、IRISA）；The University of Sydney（悉尼大学）
针对无限状态异步轮次分布式算法，提出归约到有限计数器系统的参数化验证方法，并证明其完备性，通过nuXmv验证了共识与领导者选举算法。
2026-06-29 cs.FL cs.LO
Safety verification of asynchronous pushdown systems with shaped stacks
在本文中，我们研究了通过无界和无序消息缓冲区通信的并发下推系统的程序点可达性问题。我们的目标是放宽通常的限制，即消息只能在堆栈为空时由下推进程检索。我们使用部分交换上下文无关文法的概念来描述一类新的异步通信的下推系统与一个温和的形状约束栈的程序点的可覆盖性问题仍然是可判定的。符合形状约束的堆栈可以达到任意高度;此外，进程可以执行任何通信动作（无论是进程创建，消息发送还是检索），无论其堆栈是否为空。这个类扩展了以前在异步程序的上下文中研究的计算模型，并使一大类消息传递程序的安全性验证成为可能。
2014-01-24 cs.FL cs.LO cs.PL
Parameterized Verification of Asynchronous Shared-Memory Systems
我们的特点的复杂性的安全验证问题的参数化系统组成的领导者进程和任意多个匿名和相同的贡献者。进程通过共享的有界值寄存器进行通信。虽然寄存器上的每个操作都是原子的，但是没有同步原语来原子地执行操作序列。我们分析了安全验证问题的复杂性时，过程建模的有限状态机，下推机，和图灵机。当所有进程都是有限状态机时，这个问题是coNP完全的;当它们都是下推机时，这个问题是PSPACE完全的。当每个图灵机被允许与寄存器有限制地进行许多交互时，复杂性仍然是coNP完全的。我们的证明使用组合特征的模型中的计算，并在下推系统的情况下，一些独立的利益语言理论的建设。
2013-07-12 cs.FL cs.LO
Verification of Peterson's Algorithm for Leader Election in a Unidirectional Asynchronous Ring Using NuSMV
大多数分布式算法的有限内在本质使我们能够使用模型检验工具来验证这类算法。在本文中，我试图使用NuSMV作为一个模型检验工具，验证必要的性质彼得森的领导选举问题的单向异步环形拓扑结构的算法。Peterson的异步环算法假设环中的每个节点都有一个唯一的ID和一个用于处理存储问题的队列。考虑到队列可以有任何值的组合，一个只有四个节点的环的构造模型将有超过十亿个状态。虽然似乎模型检验是不是一个可行的方法，这个问题，我试图使用几个有效的限制性假设雇用正式的模型检验的方法，而不会失去正确的功能的彼得森算法。这些强制限制假设的目标是模型检验过程中的自由度，并显着减少CPU时间，内存使用和页面错误的总数。通过部署这些限制，在NuSMV的模型检验过程中，节点数量可以从4个增加到8个。
2008-08-07 cs.DC cs.LO
Verification of Asynchronous Systems with an Unspecified Component
基于组件的系统随着新组件的添加或现有组件被新版本替换而发展。因此，确保新系统仍然保持其安全特性是有吸引力的。然而，代替作为整体检查新系统（这可能导致大的状态空间），通过隔离地检查新添加的组件来重用验证结果是有益的。为此，我们研究了基于组件的异步通信系统在存在未指定组件时的模型检验问题。我们的解决方案是基于假设保证推理，采用异步环境，它产生最弱的假设。如果新添加的组件符合该假设，则整个系统仍然满足该性质。为了使该方法有效和收敛，我们产生了一个overapproximate接口的缺失组件，并通过其组成与其余的系统组件，我们实现了一个overapproximate规范的系统，从中我们删除那些痕迹的系统违反的属性，并生成一个假设的缺失组件。我们已经在两个案例研究中实施了我们的方法。此外，我们将我们的结果与最先进的直接方法进行了比较。我们由此产生的假设规模更小，实现更快。
2017-09-11 cs.FL cs.LO cs.PL
A Multiple-Valued Logic Approach to the Design and Verification of Hardware Circuits
我们提出了一种新的方法，这是基于多值逻辑（MVL），数字硬件设计的验证和分析，扩展了常见的三进制或四进制模拟方法。在信息量更大的MVL设置中执行的模拟揭示了通过二进制或三进制模拟不可见或难以检测的细节。在等效性验证中，在MVL模拟下检测不同的行为可能会导致发现真正的二元不等效性或两个设计之间的定性差距。模拟中变量的值可能包含有关其真实程度以及“出生地”和“出生日期”的信息。应用包括等价性验证、初始化、断言生成和验证、通过优先级排序和面向块的模拟对数据流进行部分控制。本文的大部分内容都致力于MVL方法背后的理论方面，包括选择特定代数进行计算的原因，以及布尔表达式的验证复杂性的介绍。两个基本算法。
2015-08-14 cs.LO
Verification of Configurable SRA Systems
Fondazione Bruno Kessler（布鲁诺·克莱斯勒基金会）；University of Udine（乌迪内大学）
提出一种基于合约的演绎验证方法，结合组合证明规则、自动方法总结和配置空间简化，一次性证明可配置SRA所有合法实例的正确性。
2026-05-26 cs.LO
Asynchronous Composition of LTL Properties over Infinite and Finite Traces
Fondazione Bruno Kessler（布鲁诺·克斯特勒基金会）；University of Trento（特伦托大学）
本文提出了一种新的LTL重写方法，用于验证异步软件组件在无限和有限轨迹上的LTL属性，通过优化公式大小并保持时间属性不变，以提高验证效率。
2026-02-13 cs.LO
Towards Large-scale Functional Verification of Universal Quantum Circuits
我们介绍了一个基于费曼路径积分的量子线路形式化规范和验证框架。我们的形式主义，建立在多项式函数的指数和，提供了一个结构化的和自然的方式来指定量子操作，特别是经典函数的量子实现。一个新的重写系统的指数和自由变量的Clifford层次结构的所有级别的电路的验证，无论是规范或参考电路。我们的算法进一步示出给一个多项式时间的决策过程检查的Clifford群电路的等价性。我们通过对最多100个量子位和数千个T门的优化Clifford+T电路进行自动验证，以及使用数百个量子位的量子算法的功能验证来评估我们的方法。我们的实验最终在自动化验证的隐藏移位算法的一类布尔函数的时间的一小部分，它已经采取了最近的算法来模拟。
2019-01-29 cs.LO quant-ph
Rotational Abstractions for Verification of Quantum Fourier Transform Circuits
随着构建大规模量子计算机的竞赛以及利用量子算法有效解决科学和工程学科问题的努力，对高效和可扩展的验证方法的需求至关重要。我们提出了一种新的形式验证方法，是针对量子傅里叶变换（QFT）电路。QFT是形成许多量子计算应用的基础的基本量子算法。该验证方法采用QFT中使用的量子门的抽象，从而将验证问题从希尔伯特空间减少到位向量的无量词逻辑。非常有效的决策程序可用于推理位向量。因此，我们的方法能够扩展到验证具有10，000个量子位和5000万个量子门的QFT电路，从而提供了迄今为止使用形式验证方法验证的QFT电路的大小的流星进步。
2023-01-02 cs.LO quant-ph
Verification of Sequential Circuits by Tests-As-Proofs Paradigm
介绍了一种检测时序电路中缺陷的算法。这个算法是不完整的，即它没有找到一个破坏属性P的bug并不意味着P成立。不完整算法的吸引力在于它们比完整算法更好地扩展。然而，要使一个不完整的算法有效，需要保证找到bug的概率相当高。我们试图通过采用测试即证明（TAP）范式来实现这种有效性。在我们的TAP为基础的方法中，一个反例是建立作为一个序列的状态提取的证明，一些局部变化的属性P举行。这增加了概率，a）一组代表性的状态进行检查，b）所考虑的状态是相关的属性P。我们描述了一种算法的测试生成的基础上的TAP范式，并给出初步的实验结果。
2013-09-25 cs.LO
Compatibility Properties of Synchronously and Asynchronously Communicating Components
本研究针对同步与异步通信组件，提出基于I/O转换系统的兼容性框架，区分强弱兼容性，证明半双工系统下同步兼容性等价于异步兼容性，并给出弱异步兼容性的可判定完备标准及无死锁性关系。
2018-01-08 cs.LO
CircuitProver: Agentic Lean 4 Theorem Proving with Reusable Circuit Proof Library for Hardware Verification
Hong Kong University of Science and Technology(Guangzhou)（香港科技大学（广州））
CircuitProver是基于Lean 4的智能体硬件验证框架，可自动转换硬件设计为Lean模型，通过积累可复用证明知识完成63项基准证明，比普通智能体更高效。
2026-07-31 cs.AR cs.LO
Model Checking for Verification of Quantum Circuits
在这次演讲中，我们将描述一个基于断言的验证（ABV）的量子线路的框架，通过应用我们以前的工作中开发的量子系统的模型检查技术，其中：（i）无噪声和有噪声的量子线路分别建模为算子和超算子值的过渡系统，这两者都可以进一步表示为张量网络。(ii)量子断言由Birkhoff-von Neumann量子逻辑的时间扩展指定。它们的语义定义的基础上的设计决策：它们将被用于验证的量子线路的模拟经典计算机或人类推理，而不是量子物理实验（例如，测试通过测量）;（iii）可达性分析和模型检查的量子线路的算法开发的基础上收缩张量网络。我们观察到，许多优化技术计算关系产品中使用的BDD为基础的模型检测算法可以概括为收缩张量网络的量子线路。
2021-04-23 cs.AR cs.LO quant-ph
QWIRE Practice: Formal Verification of Quantum Circuits in Coq
我们描述了在Coq证明助手中嵌入QWIRE量子电路语言。这允许程序员使用高级抽象来编写量子电路，并使用Coq的定理证明功能来证明这些电路的属性。该实现使用高阶抽象语法来表示变量绑定，并为线性导线类型提供类型检查算法，确保量子电路是良构的。我们形式化了一个指称语义，将QWIRE电路解释为密度矩阵上的超算子，并证明了一些简单量子程序的正确性。
2018-03-02 cs.ET cs.LO cs.PL
Verification of Quantum Circuits through Barrier Certificates using a Scenario Approach
本文提出一种基于情景的方法，为量子电路合成屏障证书，以验证其在有限和无限时间范围内的正确性，并处理初始状态和动力学的不确定性，通过案例研究比较了不同证书类型的适用性。
2025-06-19 cs.LO quant-ph
Parameterized Verification of Quantum Circuits (Technical Report)
Uppsala University（乌普萨拉大学）；Mälardalen University（马拉尔登大学）；Brno University of Technology（布尔诺理工大学）；Aalborg University（奥尔堡大学）；National Taipei University of Technology（台北科技大学）
本文提出了一种自动框架用于验证参数化量子电路的输入输出正确性与等价性，采用同步加权树自动机模型并提供决策算法，通过实验展示了框架的高效性与表达力。
2025-12-02 cs.FL cs.LO
Verification of Recursively Defined Quantum Circuits
本文提出一个用于验证递归定义量子电路正确性的证明系统，并证明其可靠性与相对完备性，通过多个应用实例展示了其有效性。
2024-11-06 cs.LO cs.PL quant-ph
Formal Verification of Zero-Knowledge Circuits
本文提出形式化框架、ACL2库及工具，验证零知识电路正确性，引入PFCS形式化支持组合验证，并发现现有系统缺陷。
2023-11-15 cs.CR cs.LO cs.SC
AutoQ 2.0: From Verification of Quantum Circuits to Verification of Quantum Programs (Technical Report)
Institute of Information Science, Academia Sinica（中央研究院資訊科学研究所）；Hon Hai Quantum Computing Research Center（富士康量子计算研究中心）；Faculty of Information Technology, Brno University of Technology（布尔诺理工大学信息技术学院）
AutoQ 2.0通过引入经典控制流结构，解决了量子程序验证中的理论与工程挑战，成功验证了无法仅用量子电路表达的RUS算法和基于弱测量的Grover搜索算法。
2026-05-07 cs.FL cs.LO
Verification of Quantum Circuits through Discrete-Time Barrier Certificates
针对现有量子计算机验证多依赖定理证明器的问题，本文借鉴动态系统验证思路，提出复变量k归纳障碍证书方法，结合厄米特平方和优化计算，可用于验证多种量子电路的性质。
2024-08-14 cs.LO cs.SY eess.SY
Model Checking Parameterized Asynchronous Shared-Memory Systems
我们描述了参数化系统的活性验证的复杂性，由一个领导者进程和任意多个匿名和相同的贡献者进程。进程通过共享的有界值寄存器进行通信。虽然寄存器上的每个操作都是原子的，但是没有同步原语来原子地执行操作序列。我们分析的情况下，过程中建模的有限状态机或下推机和属性是由一个Büchi自动机的字母表的读取和写入行动的领导者。我们证明了这个问题是可判定的，并且具有令人惊讶的低复杂性：当所有进程都是有限状态机时，它是NP完全的，并且当它们是下推机时，它是PSPACE-hard和NEXPTIME。这种复杂性低于非参数化的情况：多个有限状态机的活性验证是PSPACE完全的，并且对于两个下推机是不可判定的。对于有限状态机，我们的证明使用存在性抽象和半线性约束来表征无限行为。对于下推机，我们展示了如何贡献者计算高栈高可以模拟计算的许多贡献者，每个低栈高。总之，我们的研究结果特征的匿名性和匿名性的假设下，参数化系统的验证的复杂性。
2015-05-25 cs.DC cs.FL cs.LO
Bounds for Quantum Circuits using Logic-Based Analysis
该研究探索用SMT求解器扩展量子电路验证方法，提出组合验证分解证明义务和线性过近似处理门效应两种策略，并通过示例演示其在汉明重量保持性证明中的应用。
2024-11-28 cs.LO cs.SE
An Automata-based Framework for Verification and Bug Hunting in Quantum Circuits (Technical Report)
本文提出一种基于树自动机的量子电路验证与Bug搜寻新范式，通过代数表示量子态并实现量子门语义，在大型电路验证和Bug捕获上展现出高度可扩展性，且建立了量子程序验证与自动机理论的联系。
2023-11-23 cs.FL cs.LO
Proving Circuit Functional Equivalence in Zero Knowledge
Centrum Wiskunde & Informatica（数学与计算机科学中心）
本文提出ZK-CEC框架，通过结合形式验证与零知识证明，实现对保密设计的正式验证，确保功能正确性与安全性。
2026-07-31 cs.CR cs.LO
Extracting Linear Relations from Gröbner Bases for Formal Verification of And-Inverter Graphs
本文提出一种正交方法，通过重写Gröbner基以提取线性多项式，用于重写线性化规格说明，从而避免单项式爆炸，并在乘法器验证基准上取得良好效果。
2025-01-20 cs.LO cs.SC
Generalised Bit-Vector Abstractions for Formal Verification of Quantum Error-Detection and Entanglement Circuits over {H,X,C-NOT}: CSS Constructions, Soundness, and Mutation-Based Validation
本文扩展了位向量抽象验证框架，支持CSS码、高距离表面码及大规模GHZ电路，证明可靠性并验证622个突变体，显著提升量子电路验证的规模与效率。
2026-10-06 cs.ET cs.LO quant-ph
Verifying Quantum Circuits with Level-Synchronized Tree Automata (Technical Report)
本文提出基于层级同步树自动机的量子电路符号验证方法，将门操作复杂度降至至多二次方，并支持参数化验证，实验表明其可处理规模远超现有工具的问题。
2024-10-24 cs.FL cs.LO
