Parallel Programming Model for the Epiphany Many-Core Coprocessor Using Threaded MPI
Adapteva Epiphany众核架构包括具有最少非核功能的低功耗RISC内核的2D平铺网格片上网络（NoC）。它为整数和浮点计算以及并行可扩展性提供了高计算能效。然而，尽管有有趣的架构特性，一个令人信服的编程模型还没有提出日期。本文展示了一个有效的并行编程模型的Epiphany架构的消息传递接口（MPI）标准的基础上。使用MPI利用了Epiphany架构和传统的并行分布式串行核心集群之间的相似性。我们的方法使MPI代码执行的RISC阵列处理器上的修改很少，并实现高性能。我们报告了四种算法（密集矩阵-矩阵乘法、N体粒子相互作用、五点2D模板更新和2D FFT）的线程MPI实现的基准测试结果，并强调了快速核间通信对架构的重要性。
2015-06-17 cs.DC
Implementing OpenSHMEM for the Adapteva Epiphany RISC Array Processor
高能效的Adapteva Epiphany架构在具有快速片上网络（NoC）的RISC内核的物理紧凑型2D阵列中展示了巨大的众核可扩展性。通过能够执行MIMD的完全发散的核，核和网络的物理拓扑和存储器映射能力很好地转化为分区全局地址空间（PGAS）并行编程模型。在对使用线程MPI的双侧通信的使用进行调查之后，正在探索使用SHMEM的单侧通信。在这里，我们提出了正在进行的工作上的OpenSHMEM 1.2实现的主显节架构的发展。
2016-04-14 cs.DC
A Multi-Threaded Version of MCFM
我们报告我们的研究结果修改MCFM使用OpenMP实现多线程。通过使用OpenMP，修改后的MCFM将在任何处理器上执行，自动调整到可用线程的数量。我们修改了集成例程VEGAS以将事件评估分布在线程上，同时在每次迭代结束时组合所有事件以优化数值积分。特别注意蒙特卡洛积分的结果与所使用的线程数无关，以便于验证MCFM的OpenMP版本。
2015-03-20 cs.DC cs.MS hep-ph
Optimization of the Sparse Multi-Threaded Cholesky Factorization for A64FX
稀疏线性代数例程是各种科学应用的基本构建块。直接求解器是通过将矩阵分解为三角矩阵的乘积来求解线性系统的方法，通常在许多情况下使用。Cholesky分解是求解对称正定矩阵的最快的直接方法。提出了一种基于稀疏矩阵结构确定并行Cholesky分解最优任务粒度的方法--选择性嵌套。我们提出了OPT-D-COST算法，自动和动态地应用选择性排样。OPT-D-COST利用矩阵稀疏性在直接求解器的上下文中驱动基于复杂任务的并行工作负载。我们运行一个广泛的评估活动，考虑一组异构的60稀疏矩阵和并行机具有A64 FX处理器。OPT-D-COST相对于运行直接求解器的最佳并行方法，平均性能加速比为1.46 $\times$。
2022-02-18 cs.DC
Performance Analysis and Optimization of a Hybrid Distributed Reverse Time Migration Application
处理地震数据的应用程序采用可扩展的并行系统来产生及时的结果。为了充分利用新兴的处理器体系结构，应用程序将需要在节点内采用线程并行，并在节点之间传递消息。如今，MPI+OpenMP是此任务的首选编程模型。然而，为集群调优混合程序是困难的。性能工具可以帮助用户识别瓶颈并发现改进的机会。这张海报描述了我们应用Rice University的HPCToolkit和硬件性能计数器来深入了解在多核处理器集群上执行反向时间迁移（RTM）的MPI+OpenMP代码的经验。这些工具为我们提供了对域分解策略的有效性、线程并行性的使用以及单个内核中功能单元利用率的深入了解。通过应用从工具中获得的见解，我们能够将RTM代码的性能提高约30%。
2016-03-12 cs.DC
Heterogeneous Multi core processors for improving the efficiency of Market basket analysis algorithm in data mining
异构多核处理器可以提供不同的计算能力。异构多核处理器可以提高市场篮分析算法的效率。购物篮分析算法采用Apriori算法，是一种流行的数据采掘算法，可以利用Map/Reduce框架进行分析。该算法基于事务数据生成关联规则，Map/Reduce促使重新设计和转换现有的顺序算法以提高效率。Hadoop是构建在Hadoop分布式文件系统（HDFS）上的并行编程平台，用于将数据作为（键，值）对处理的Map/Reduce计算。在Hadoop map/reduce中，顺序作业被并行化，作业跟踪器将并行任务分配给任务跟踪器。基于任务跟踪器中的单线程或多线程并行任务，在适当的内核中执行。为此，可以开发一种名为MB的新调度程序。内核之间的切换可以是静态的，也可以是动态的。异构多核处理器的使用优化了处理器的处理能力和功率要求，并提高了系统的性能。
2014-09-23 cs.DC
Parallel structurally-symmetric sparse matrix-vector products on multi-core processors
我们考虑的问题，开发一个有效的多线程实现的矩阵向量乘法算法的稀疏矩阵结构对称。矩阵存储使用压缩稀疏行-列格式（CSRC），旨在从全局有限元矩阵中观察到的对称非零模式中获益。与经典的压缩存储格式不同，使用CSRC执行稀疏矩阵向量积需要对目标向量进行线程安全访问。为了避免竞争条件，我们实现了两种分区策略。在第一种方法中，每个线程分配一个数组来存储它的贡献，这些贡献随后在累加步骤中组合。我们分析了如何以四种不同的方式进行这种积累。第二种策略使用着色算法对线程可以并发处理的行进行分组。我们的研究结果表明，虽然招致的工作集大小的增加，前一种方法导致大多数矩阵的最佳性能改善。
2010-05-28 cs.DC
SpeedMalloc: Improving Multi-threaded Applications via a Lightweight Core for Memory Allocation
SpeedMalloc利用轻量级可编程支持核心处理多线程内存分配，将分配器元数据隔离在专用缓存中以减少缓存冲突和跨核心同步，相比五种主流软硬件分配器实现最高1.75倍加速。
2025-08-27 cs.AR cs.DC
Performance Characterization of Multi-threaded Graph Processing Applications on Intel Many-Integrated-Core Architecture
英特尔至强融核多集成核（MIC）架构开创了万亿级集成的新时代。在新兴的杀手级应用中，并行图处理已经成为分析连通数据的关键技术。在本文中，我们经验性地评估了各种计算平台，包括Intel Xeon E5 CPU，Nvidia Geforce GTX 1070 GPU和Xeon Phi 7210处理器，代号为Knights Landing（KNL），用于并行图形处理。我们表明，KNL获得令人鼓舞的性能时，处理图形，使它可以成为一个有前途的解决方案，以加速多线程图形应用程序。我们进一步描述了KNL架构增强对最先进的图框架性能的影响，我们有四个关键的观察结果：1不同的图应用程序需要不同数量的线程才能达到峰值性能。对于同一个应用程序，不同的数据集甚至需要不同数量的线程来实现最佳性能。2只有少数图形应用程序受益于高带宽MCDRAM，而其他应用程序则青睐低延迟DDR4 DRAM。3在KNL上执行AVX512 SIMD指令的向量处理单元在运行最先进的图形框架时未得到充分利用。4提供最低本地内存访问延迟的子NUMA缓存集群模式损害了缺乏NUMA感知的图形基准测试的性能。最后，我们提出了未来的工作，包括系统自动调优工具和图形框架优化，以充分发挥潜力的KNL的并行图形处理。
2019-02-24 cs.DC
SYNPA: SMT Performance Analysis and Allocation of Threads to Cores in ARM Processors
本文提出SYNPA方法，利用ARM处理器调度阶段的三个性能计数器变量构建回归模型，动态分配线程到SMT核心以缓解核心内干扰，在8应用工作负载中周转时间平均比Linux默认调度器提升约36%。
2023-10-19 cs.DC cs.PF
Parallelized Kendall's Tau Coefficient Computation via SIMD Vectorized Sorting On Many-Integrated-Core Processors
Georgia Institute of Technology（佐治亚理工学院）
成对关联度量是数据分析中的一个重要操作。Kendall的tau系数是一种广泛使用的相关系数，用于识别有序变量之间的非线性关系。本文研究了一种基于Intel Xeon Phis的单指令多数据（SIMD）向量化排序并行算法，该算法利用多个处理核和512位SIMD向量指令，加速所有对Kendall的tau系数计算。为了促进工作负载平衡和克服片上存储器的限制，我们提出了一个通用的框架，对称所有对计算之间的作业标识符和坐标空间的可证明双射函数。性能评估表明，我们的算法在一个5110 P Phi实现了两个数量级的加速比16线程的MATLAB和三个数量级的加速比顺序R，都运行在高端CPU。此外，我们的算法表现出相当好的分布式计算的可扩展性方面的Phis的数量。源代码和数据集可在http://lightpcc.sourceforge.net上公开获取。
2017-04-12 cs.AI cs.DC
Parallelizing Bisection Root-Finding: A Case for Accelerating Serial Algorithms in Multicore Substrates
多核架构主导着当今的处理器市场。尽管内核和线程的数量相当高，并且还在继续增长，但串行算法本身并没有从大量的内核和线程中受益。在本文中，我们提出了Runahead计算，一种技术，它使用空闲线程在多线程架构加速串行算法的执行时间。通过针对CPU和GPU平台以及特定串行算法的详细评估，我们的方法在实验中将执行延迟降低了9倍。
2018-05-11 cs.DC
A New Family of Thread to Core Allocation Policies for an SMT ARM Processor
本文针对SMT ARM处理器提出基于指令与停顿周期（ISC）性能栈的SYNPA线程到核心分配策略，其最佳变体SYNPA4较Linux将周转时间提升38%，收益达现有最优策略3倍。
2025-07-01 cs.AR cs.DC
Architecture-Aware Configuration and Scheduling of Matrix Multiplication on Asymmetric Multicore Processors
Universidad Jaume I（豪梅一世大学）；Universidad Complutense de Madrid（马德里康普顿斯大学）
本文设计了面向架构的矩阵乘法优化，通过缓存感知配置和异构静态动态调度策略，提升ARM big.LITTLE异构多核处理器的性能与能效。
2015-06-30 cs.DC cs.MS cs.NA
Parallel domain discretization algorithm for RBF-FD and other meshless numerical methods for solving PDEs
本文提出了一种新的与维数无关的并行节点定位算法，该算法能够生成密度可变的节点，适用于无网格数值分析。一个非常有效的顺序算法的基础上泊松磁盘采样并行化共享内存的计算机上使用，如现代工作站与多核处理器。该并行算法使用全局空间索引方法，其数据分为两个级别，这允许一个高效的多线程实现。自举的增加使算法能够使用任何数量的并行线程，同时保持其顺序变体的通用性。我们证明了算法的性能在六个复杂的2-和3-维域，这是非矩形形状或具有不同的节点间距或两者兼而有之。我们执行的算法的运行时分析，以证明它的能力，以达到高的加速比，无论域，并显示如何以及它的规模与16个处理器内核的实验硬件。我们还分析了算法的域形状，质量的点的位置，和各种并行化开销的影响。
2022-02-03 cs.DC cs.NA math.NA
Proactive bottleneck performance analysis in parallel computing using openMP
并行计算的目的是通过在多个处理器上执行应用程序来提高应用程序的性能。OpenMP是一种支持多平台共享内存编程模型的API，共享内存程序通常由多个线程执行。多线程的使用可以提高应用程序的性能，但过多的使用会降低性能。本文介绍了一种新的方法，以避免在应用程序中的瓶颈，并提供了一些技术，以提高在OpenMP应用程序的性能。本文分析了瓶颈性能，因为瓶颈抑制性能。多线程应用程序的性能受到各种瓶颈的限制，如临界区、障碍等，本文给出了一些避免性能瓶颈问题的技巧。本文主要研究如何减少开销和总体执行时间，以获得更好的应用程序的性能。
2013-11-08 cs.DC cs.PF
CMSSW Scaling Limits on Many-Core Machines
本研究梳理CMSSW框架的并发模型，在众核机器上用真实CMS应用测试其可扩展性，给出含/不含I/O的吞吐量与内存指标，明确I/O是主要扩展瓶颈。
2023-10-04 cs.DC hep-ex
Algorithms in the Ultra-Wide Word Model
在当前的多核并行架构中，有效地使用并行计算资源来加速算法仍然是一个困难的挑战，易于编程在各种并行架构的最终成功中起着关键作用。在本文中，我们考虑一个超宽字处理器的形式并行的另一种观点。我们介绍了超宽字的体系结构和模型，字RAM模型的扩展，允许恒定的时间操作上千位并行。字-RAM模型所利用的字并行性不受并行编程的更困难方面的影响，即同步和并发。对于标准的字RAM算法，所获得的加速比是适度的，因为它们受到字大小的限制。我们认为，一个大类的字RAM算法可以实现在超宽字模型，获得加速比多线程计算，同时保持编程的顺序RAM模型的简单性。我们表明，这是通过描述实现超宽字算法的动态规划和字符串搜索的情况。此外，我们表明，超宽字模型可以用来实现一个非标准的内存架构，这使得回避重要的数据结构问题，如优先级队列和动态前缀总和的下限。虽然在多媒体处理器[Thorup 2003]的上下文中已经提到了类似的想法，但直到最近，我们提出的架构才变得可行，并且可以制定细节。
2014-12-07 cs.DC cs.DS
Modeling and visualizing networked multi-core embedded software energy consumption
在这份报告中，我们提出了一个网络级的多核能源模型和软件开发过程的工作流程，允许软件开发人员估计多核嵌入式程序的能源消耗。本文主要研究一种高性能、无缓存、时序可预测的嵌入式处理器体系结构XS 1。先前的建模工作被改进以提高准确性，然后被扩展为关于电压和频率缩放（VFS）的参数化，然后被集成到互连核的网络的更大规模的模型中。该建模由对开源指令集模拟器的增强来支持，以提供目标架构的第一个网络定时感知模拟。基于模拟的建模技术与结果演示方法相结合，以演示如何将此类工作集成到软件开发人员的工作流程中，使开发人员能够做出明智的，节能的编码决策。一组单线程、多线程和多核基准测试用于练习和评估模型，并为如何呈现和解释结果提供用例示例。所有模型的精度均在平均+/-5%的误差范围内。
2015-09-09 cs.DC cs.SE
SIMD Parallel MCMC Sampling with Applications for Big-Data Bayesian Analytics
Sentrana Inc.（森特拉纳公司）；Imperial College London（伦敦帝国学院）
统计学和机器学习中贝叶斯方法估计技术的计算强度和顺序性质，以及它们在大数据分析中日益增加的应用，需要识别并行化技术（如MCMC采样）的潜在机会，以及将这种并行算法映射到现代CPU的一般策略的开发，以便引出基于计算和/或存储器的性能-基于硬件限制。两个机会的单指令多数据（SIMD）并行MCMC采样概率图形模型。在具有许多观测的可交换模型（如贝叶斯广义线性模型）中，可以同时计算子节点对每个节点的条件后验的贡献。在具有离散节点的无向图中，条件独立节点的并发采样可以转换为SIMD形式。具有多线程和向量化功能的高性能库可以很容易地应用于这样的SIMD机会，以获得适当的加速，而一系列高级源代码和运行时修改通过减少并行化开销和增加NUMA架构的数据本地性来提供进一步的性能提升。对于大数据贝叶斯GLM图，最终结果是一个用于评估条件后验及其梯度向量的例程，其速度比使用（内置）多线程英特尔MKL BLAS的简单实现快5倍，并且在内存带宽引起的硬件限制的影响范围内。所提出的优化策略提高了性能随内核数量和向量单元宽度的扩展（适用于众核SIMD处理器，如英特尔至强融核和GPU），从而在多核x86处理器上实现成本效益、能源效率和更高的速度。
2014-11-19 cs.AI cs.DC stat.CO
Machine-Learning-Driven Runtime Optimization of BLAS Level 3 on Modern Multi-Core Systems
The Chinese University of Hong Kong（香港中文大学）；The University of Melbourne（墨尔本大学）
本文提出利用机器学习为BLAS Level 3操作预测最佳线程数，扩展ADSALA库，在Intel和AMD平台上相对最大线程数实现1.5至3.0倍加速，验证了该方法的有效性与通用性。
2024-06-28 cs.DC cs.LG
Intel Cilk Plus for Complex Parallel Algorithms: "Enormous Fast Fourier Transform" (EFFT) Library
在本文中，我们展示了并行计算的大型一维离散快速傅立叶变换（DFFT）的多核英特尔至强处理器的方法。基于递归Cooley-Tukey方法的DFFT必须控制高速缓存利用率、内存带宽和向量硬件使用率，并且同时跨多个线程或计算节点进行缩放。我们的方法基于DFFT的单线程英特尔数学内核库（MKL）实现，并使用英特尔Cilk Plus框架实现线程并行。我们演示了英特尔Cilk Plus处理以嵌套循环为中心的并行递归的能力，而无需根据内核数量或缓存指标调整代码。我们的工作成果是一个名为EFFT的库，它执行大小为2^N（N>=21）的1D DFT的速度比相应的英特尔MKL并行DFT实现快1.5倍，比FFTW快2.5倍。EFFT的代码可以在GPL v3许可证下免费下载。这项工作提供了一种新的高效DFFT实现，同时演示了如何使用英特尔Cilk Plus框架优化具有复杂并行模式的计算机科学问题以实现高性能的教育示例。
2014-09-19 cs.DC cs.DS cs.MS
Efficient Batch Search Algorithm for B+ Tree Index Structures with Level-Wise Traversal on FPGAs
Otto-von-Guericke University Magdeburg（奥托·冯·古里克马格德堡大学）；TU Bergakademie Freiberg（弗莱贝格工业大学）
本文提出一种基于B+树索引结构的高效批量搜索算法，通过FPGA上的层次遍历实现，减少全局内存访问，提高节点重用率，并支持可变批量大小和树深度。
2026-04-22 cs.AR cs.DB cs.DC
Tarmo: A Framework for Parallelized Bounded Model Checking
本文研究了共享内存环境和工作站集群环境下的有界模型检验（BMC）并行化方法。我们提出了一个通用的框架，并行BMC命名为Tarmo。我们的框架可以与BMC的任何增量SAT编码一起使用，但对于本文中的结果，我们仅使用当前最先进的完整PLTL编码。使用这种编码允许我们检查安全性和活性属性，这与早期分发BMC时仅限于安全属性的工作相反。尽管我们的重点是BMC后，它已被翻译成SAT，现有的分布式SAT求解器并不适合我们的应用程序。这是因为解决BMC问题不是解决一组独立的SAT实例，而是解决多个相关的SAT实例，增量编码，其中每个实例的可满足性对应于特定长度的反例的存在。我们的框架包括一个通用的共享子句数据库的架构，允许SAT求解线程之间轻松共享子句解决各种这样的实例。我们提出了广泛的实验结果与我们的Tarmo实现的多个变体。我们的共享内存变体比传统的单线程方法具有更好的性能，这是许多用户可以受益于多核和多处理器技术的广泛应用的结果。此外，我们证明了我们的框架可以部署在一个典型的工作站集群，其中几个多核机器通过网络连接。
2009-12-13 cs.DC cs.LO
PIUMA: Programmable Integrated Unified Memory Architecture
本文提出PIUMA架构，通过多线程核心、全局共享地址空间和光互连实现高效可扩展的图分析，原型芯片性能预计比传统节点高1-2个数量级。
2025-02-28 cs.AR cs.DC
