首页/论文/0710.4754

arXiv 0710.47542007-10-25cs.AR

一种虚部件中性片上网络事务层的设计

Design of a Virtual Component Neutral Network-on-Chip Transaction Layer

Philippe Martin

备注：: Submitted on behalf of EDAA (http://www.edaa.com/)
发表信息：: Dans Design, Automation and Test in Europe - DATE'05, Munich : Allemagne (2005)

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

摘要英文摘要相关论文

摘要：

研究已经证明了片上网络（NoC）相对于传统的基于总线的架构的可行性和优势，但没有关注兼容性通信标准。本文描述了设计VC中立NoC时面临的一些问题，即与AHB 2.0，AXI，VCI，OCP和各种其他专有协议等标准兼容，以及分层通信方法如何帮助解决这些问题。

英文摘要：

Research studies have demonstrated the feasibility and advantages of Network-on-Chip (NoC) over traditional bus-based architectures but have not focused on compatibility communication standards. This paper describes a number of issues faced when designing a VC-neutral NoC, i.e. compatible with standards such as AHB 2.0, AXI, VCI, OCP, and various other proprietary protocols, and how a layered approach to communication helps solve these issues.

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

阅读原文

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

本文内容

摘要英文摘要相关论文

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

继续探索

相关论文

多处理器片上系统中共享内存冲突的一种解决方法

A Resolution for Shared Memory Conflict in Multiprocessor System-on-a-Chip

目前，对于嵌入式系统，制造商们正专注于提高多处理器片上系统（MPSoC）架构的并发性，而不是提高时钟速度。传统上，提供基于锁的同步是为了支持并发;因为管理锁非常困难，而且容易出错。transmittance存储器和基于锁的系统已被广泛用于在通用系统中提供多个处理器之间的同步[1]。已经表明，锁在功耗、易于编程和性能方面比事务存储器具有许多缺点。在本文中，我们提出了一种新的信号量同步方案在共享高速缓存的MPSoC。此外，我们已经评估和比较我们的计划与锁和事务的能量消耗和缓存未命中率使用SimpleScalar功能模拟器。

2012-02-03cs.AR

异构多核芯片的Cache一致性共享虚拟内存评估

Evaluating Cache Coherent Shared Virtual Memory for Heterogeneous Multicore Chips

工业的趋势是朝向异构多核处理器（HMC），包括具有CPU的芯片和诸如GPU的并行线程面向吞吐量的处理器（MTTOP）。尽管当前同构芯片将核与高速缓存一致共享虚拟内存（CCSVM）紧密耦合，但这不是任何当前HMC所使用的通信范例。在本文中，我们提出了一个CCSVM设计的CPU/MTTOP芯片，以及扩展的pthreads编程模型，称为xthreads，编程这个HMC。我们的目标是评估与CCSVM紧密耦合的异构核的潜在性能优势。

2013-10-29cs.AR

利用动态虚拟信道分配提高片上网络路由器性能

Performance Enhancement of Routers in Networks-on-Chip Using Dynamic Virtual Channels Allocation

本研究提出一种新的路由器架构，以改善虚拟通道的动态分配效能。建议的路由器的设计，以减少硬件的复杂性，并提高功耗和面积消耗，同时。在新结构的路由器中，所有的控制组件已实现内部的分配器路由器模块顺序。这优化了控制组件之间的通信，并消除了模块化通信的大部分硬件过载。消除额外的通信也降低了硬件复杂性。为了在实际的硬件资源中显示所提出的设计的有效性，所提出的路由器已实现到一个现场可编程门阵列（FPGA）。由于片上网络（NoC）的实现需要一定的芯片面积，所提出的方法也能够减少硬件资源的需求。在该方法中，FPGA的内部存储器用于实现控制单元。这种内存速度更快，可以用于特定的模式。FPGA存储器的使用节省了硬件资源，并允许基于FPGA的NoC的实现。

2014-12-09cs.AR

物理感知的抢占式虚拟通道用于无死锁AXI网络片

Physically-Aware Preemptive Virtual Channels for Deadlock-Free AXI Networks-on-Chip

ETH Zürich（苏黎世联邦理工学院）；Università di Bologna（博洛尼亚大学）

针对AXI4协议中读写流量依赖导致的死锁问题，提出物理感知的抢占式虚拟通道架构，相比多平面设计节省76%链路资源，仅增加3%路由器面积开销。

2026-07-03cs.AR

基于可配置TLB体系的RISC-V虚拟内存研究

Enabling Virtual Memory Research on RISC-V with a Configurable TLB Hierarchy for the Rocket Chip Generator

Rocket Chip Generator使用一系列参数化处理器组件来生产基于RISC-V的SoC。它是一个强大的工具，可以产生各种各样的处理器设计，从微型嵌入式处理器到复杂的多核系统。在本文中，我们扩展了火箭芯片生成器的存储管理单元的功能，特别是TLB层次结构。TLB在性能方面是必不可少的，因为它们减轻了频繁的页表遍历的开销，但是由于它们的大小和/或关联性，可能损害处理器的关键路线。在原始的Rocket Chip实现中，L1指令/数据TLB是完全关联的，而共享的L2 TLB是直接映射的。我们解除这些限制，设计和实现可配置的，集关联L1和L2 TLB模板，可以创建任何组织从直接映射到全关联，以实现所需的性能和资源利用率，特别是对于较大的TLB。我们评估不同的TLB配置和目前的性能，面积和频率的结果，我们的设计使用基准测试从SPEC 2006套件的Xilinx ZCU 102 FPGA。

2020-09-16cs.AR

通过轮廓混合交换实现高能效片上网络

Energy-Efficient On-Chip Networks through Profiled Hybrid Switching

虚拟信道流量控制是现代片上网络的实际选择，以通过缓冲和分组交换更好地利用链路带宽，这也是大功率占用和长每跳延迟的来源。另一方面，在虚拟通道流控制下，带宽对于并行工作负载来说可能是充足的。因此，可以利用过时但更简单的流控制（如电路交换）来提高现代片上网络的能效。在本文中，我们建议利用电路交换下的链路带宽的一部分，使部分流量可以传输无缓冲区，而无需路由。我们的评估结果表明，该建议导致每微片的能量减少高达32%，同时还提供了非常有竞争力的延迟每微片相比，虚拟通道流量控制下的网络。

2020-05-18cs.AR

更多相关论文收起更多论文

通信受限加速器的事务级模型模拟器

Transaction-level Model Simulator for Communication-Limited Accelerators

加速器算法-架构协同设计的关键是在设计初期快速探索设计空间。在这项工作中，预RTL周期准确的加速器模拟器的SystemC事务级建模（TLM），AccTLMSim，提出了卷积神经网络（CNN）加速器。加速器模拟器跟踪加速器和DRAM之间的每个总线事务，考虑到通信带宽。仿真结果与Xilinx Zynq上的实现结果进行了对比验证。使用建议的模拟器，它表明，通信带宽严重影响DRAM延迟和总线协议开销。此外，环路平铺优化，以最大限度地提高性能的约束下的片内SRAM的大小。此外，提出了一种新的性能估计模型，以加快设计空间的探索。由于提出的模拟器和性能评估模型，可以在几十分钟内探索数百万个架构选项的设计空间。

2020-07-29cs.AR

异步片上网络WISHBONE协议网络适配器的设计

Designing a WISHBONE Protocol Network Adapter for an Asynchronous Network-on-Chip

微芯片技术从微米到亚微米，再到现在的深亚微米（DSM）范围的扩展，使得大规模片上系统（SoC）成为可能。在未来的深亚微米（DSM）设计中，互连效应必将主导性能。片上网络（NoC）已经成为解决基于总线的通信基础设施局限性的一个很有前途的解决方案。NoC设计通常针对专用集成电路（ASIC），然而，制造工艺成本很高。在FPGA上实现片上网络不仅可以降低成本，还可以减少编程和验证周期。本文在SPARTAN-3E \textregistered器件上实现了一个异步片上网络。NoC支持广泛使用的片上互连标准、开放核心协议（OCP）和WISHBONE协议的基本事务。虽然FPGA器件本质上是同步的，但是已经表明它们可以用于对全局异步本地同步（GALS）系统进行原型设计，该系统包括连接在不同时钟域中操作的IP核的异步NoC。

2012-03-19cs.AR

片上网络QoS路由的智能蜜蜂算法

Intelligent Bees for QoS Routing in Networks-on-Chip

面向未来众核处理器平台的片上网络（Network-on-Chip，NoC）集成了越来越多的异构组件，许多实时和延迟敏感的应用可以在单个芯片上并发运行。可重构FPGA和可重构片上网络是为了实现可重用性而出现的。这些类型的NoC内的业务表现出多样性，突发性和不可预测的通信模式。QoS保证机制是为NoC提供保证吞吐量（GT）或保证带宽（GB）性能所必需的。在本文中，我们提出了一个QoS路由算法的启发蜜蜂的觅食行为，以提供有保证的带宽性能。采用虚电路和空分复用技术为不同类型的业务提供可用的路径。

2011-09-04cs.AR

基于阶段优先级的多核目录一致性

Phase-Priority based Directory Coherence for Multicore Processor

随着单个芯片中的核数量的增加，一致性协议的典型实现增加了显著的硬件和复杂性开销。此外，CMP系统的性能取决于数据访问延迟，而数据访问延迟受一致性协议和片上互连的影响很大。本文提出了PPB（Phase-Priority Based）缓存一致性协议，它是对现代目录一致性协议的一种优化。我们利用观察到的瞬态发生在目录一致性协议，导致一些不必要的瞬态和停滞。PPB缓存一致性协议实现了一致性事务，并引入了阶段消息的思想.此阶段被视为消息的优先级。此外，我们还在片上网络中增加了新的基于优先级的仲裁器，以支持PPB缓存一致性协议。该机制在片上网络中可以支持有效的缓存访问，从而提高片上网络的效率。我们使用SPLASH-2基准测试的执行驱动的全系统模拟器的分析表明，PPB缓存一致性优于基于MESI的目录，不必要的瞬态和失速的数量减少了24%。它还报告了7.4%的加速。该策略的其他优点是减少了微片的延迟，并显着降低了片上网络的能量消耗。

2013-05-14cs.AR

Virtual-Link：一种可扩展的多生产者、多消费者跨核通信消息队列架构

Virtual-Link: A Scalable Multi-Producer, Multi-Consumer Message Queue Architecture for Cross-Core Communication

随着每个片上系统的处理元件数量的增加，跨核通信越来越成为瓶颈。跨核通信的典型硬件解决方案通常是不灵活的;虽然软件解决方案是灵活的，但它们具有性能扩展限制。一个关键的问题，正如我们将要展示的，是基于软件的消息队列机制中的共享状态。本文提出了虚拟链接（VL），一种新的轻量级通信机制与硬件支持，以促进M：N无锁数据移动。VL将作为许多方法的瓶颈的相干共享状态的量减少到零。VL通过将数据保持在快速路径上（即，在芯片上互连内）。VL在一致性总线上实现PE之间的定向缓存注入（存储），从而减少核到核通信的延迟。VL对于流数据上的细粒度任务特别有效。在具有7个基准测试的完整系统模拟器上进行的评估表明，VL实现了2.09倍于最先进的基于软件的通信机制的加速，同时将内存流量减少了61%。

2021-01-19cs.AR

FASHION：故障感知自愈智能片上网络

FASHION: Fault-Aware Self-Healing Intelligent On-chip Network

为了避免由于多核和众核系统中的故障或功率门控而出现的数据包丢失和死锁情况，片上网络需要具有弹性通信和负载平衡特性。在这项工作中，我们介绍了时尚路由器，自我监控和自我重新配置的设计，允许片上网络，以动态地适应组件故障。首先，我们介绍了一个分布式智能单元，称为自我意识模块（SAM），它允许路由器检测永久组件故障，并建立一个网络连接图。SAM使用本地信息来适应故障，保证最大连通子图内的连通性和无死锁路由，并保持路由表最新。接下来，为了重新配置故障/电源门控组件周围的网络链路或虚拟通道，我们向Fashion路由器添加了双向链路和统一虚拟通道结构功能。这个版本的路由器，命名为前时尚，进一步减轻了负面的系统性能的影响，导致更大的最大连通子图，并维持相对较高的容错程度。为了支持路由器，我们开发了一个故障诊断和恢复算法执行的内置自检，自我监控，并在运行时自我重新配置的单位，以提供容错系统的功能。Fashion路由器不限制拓扑结构、位置或故障数量。与其他最先进的解决方案相比，在8x8 2D网格中，对于相同数量的故障（在30到60个故障之间），它减少了54.3-55.4%的节点。它是可扩展的和高效的。当使用TSMC 65 nm库在1.38GHz时钟频率下在8x8和16 x16 2D网格中实现时，面积开销分别为2.311%和2.659%。

2017-02-08cs.AR

NISTT：一种非侵入式SystemC-TLM 2.0追踪工具

NISTT: A Non-Intrusive SystemC-TLM 2.0 Tracing Tool

针对片上系统虚拟平台仿真的性能分析需求，本研究提出非侵入式追踪工具NISTT，无需修改仿真或源码即可适配SystemC-TLM-2.0平台，经Linux启动追踪实验验证其开销极低。

2025-05-19cs.AR

NOM：用于高分组存储器中跨组数据传输的存储器网络

NOM: Network-On-Memory for Inter-Bank Data Transfer in Highly-Banked Memories

数据复制是许多程序和操作系统服务中广泛使用的存储器操作。在传统的计算机中，数据复制通常由两个单独的读写事务来执行，这两个事务在DRAM芯片和处理器芯片之间来回传递数据。一些现有机制提出通过使用DRAM芯片中的共享内部总线来直接复制DRAM芯片内的数据来避免这种不必要的数据移动（例如，两个DRAM存储体之间）。虽然这些方法与传统技术相比表现出优越的性能，但是跨不同DRAM库的数据复制仍然比在同一DRAM库内的数据复制慢得多。因此，这些技术对于新兴的3D堆叠存储器（例如，HMC和HBM），其包含跨多个存储器控制器的数百个DRAM组。在本文中，我们提出了内存网络（NoM），一个轻量级的银行间数据通信计划，使直接数据复制跨两个存储体的三维堆叠存储器。NoM采用基于TDM的电路交换设计，其中电路设置由存储器控制器完成。与最先进的方法相比，NoM实现了多个DRAM存储体之间的快速数据复制和并发数据传输操作。我们的评估表明，与基线传统3D堆叠DRAM架构和最先进的技术相比，NoM将数据密集型工作负载的性能平均提高了3.8倍和75%。

2020-04-21cs.AR

HyNoC：一种用于FPGA上分布式VLIW计算的混合电路交换/虫洞片上网络

HyNoC: A Hybrid Circuit-Switch/Wormhole Network-on-Chip for Distributed VLIW Computing on FPGA

研究针对FPGA上基于VLIW处理器核心的分布式计算系统，提出HyNoC架构，结合电路交换路径建立与虫洞数据传输，采用源路由，介绍其设计原理等，通过Verilator协同仿真展示优势，RTL实现开源。

2026-07-07cs.ARcs.DC

一种面向非聚集计算的软件定义SoC存储器总线桥结构

A Software-defined SoC Memory Bus Bridge Architecture for Disaggregated Computing

分解和机架级系统有可能大幅降低TCO，提高云计算中心的利用率，同时保持性能。虽然将资源组织在单独的池中并按需将它们互连在一起的概念很简单，但其实现在性能和规模潜力方面可能会有根本的不同。在本文中，我们提出了一个存储器总线桥架构，使100个主和从之间的通信，在今天的复杂的多处理器SoC，这是物理上集成在不同的芯片，甚至不同的主板。该桥接器将串行收发器和电路网络紧密耦合，用于芯片到芯片传输。所提出的桥架构的一个关键特性是，它是软件定义的，因此可以在运行时配置，通过软件控制平面，准备和引导存储器访问事务到远程从站。这一点特别重要，因为它使数据中心编排工具能够管理分解的资源分配。此外，我们评估了一个桥原型，我们已经建立了ARM AXI4存储器总线互连，我们讨论了应用程序级观察到的性能。

2018-01-11cs.ARcs.ET

近存储器地址转换

Near-Memory Address Translation

存储器和逻辑集成在同一芯片上正变得越来越具有成本效益，从而创造了将数据密集型功能卸载到放置在内存芯片内的处理单元的机会。将存储器侧处理单元（MPU）引入到传统系统中面临着虚拟内存作为第一个大的阻碍：如果没有对地址转换的有效硬件支持，MPU的适用性非常有限。不幸的是，传统的翻译机制无法提供快速翻译，因为当代存储器超过了TLB的范围，使得昂贵的页面遍历变得常见。在本文中，我们是第一个表明，历史上重要的灵活性，任何虚拟页面映射到任何页面框架是不必要的，在今天的服务器。我们发现，虽然限制虚拟到物理映射的关联性不会带来任何损失，但如果与MPU内存中的仔细数据放置相结合，则可以打破解译然后获取序列化，从而允许翻译和数据获取独立并行进行。我们提出了分布式倒排页表（DIPTA），一个近内存结构，其中最小的内存分区保持其数据共享的翻译信息，确保翻译完成与数据提取。DIPTA完全消除了翻译的性能开销，与使用4KB和1GB页面的传统翻译相比，分别实现了高达3.81倍和2.13倍的加速。

2017-08-21cs.ARcs.OS

基于并发通信顺序进程和ConPro综合框架的基于规则的高级硬件RTL算法、虚拟机和通信协议的FPGAs综合

Rule-based High-level Hardware-RTL Synthesis of Algorithms, Virtualizing Machines, and Communication Protocols with FPGAs based on Concurrent Communicating Sequential Processes and the ConPro Synthesis Framework

虚拟化是对细节的抽象。算法和程序设计语言也提供了抽象。硬件和嵌入式系统的虚拟化在异构环境和网络中变得越来越重要，例如，分布式和材料集成传感器网络。通过引入直接在片上硬件中实现的虚拟化层，可以统一和唯一地访问各种硬件和低级协议的通信和数据处理。今天的硬件设计仍然是组件驱动的（如电路板），而不是将算法作为抽象层直接转换为硬件设计。程序和协议是算法，因此不要像传统的高级综合设计流程那样将它们作为设备处理！具有主导和复杂控制路径的复杂反应系统在SoC设计中发挥着越来越重要的作用。对并发性的主要贡献出现在控制路径级别。本文深入介绍了SoC设计方法，使用最高级别的综合ConPro编译器框架和面向过程的程序设计语言，提供了一个编程模型的基础上并发执行和通信的顺序进程（CCSP）与广泛的一组进程间通信原语。电路是在算法层面上建模和编程的，比组件驱动的设计更方便和自然。扩展的案例研究的智能通信协议路由器和先进的基于堆栈的处理器提供了一个可编程的虚拟化层显示和评估。两者一起用作部署在高密度传感器-致动器-网络中的智能节点架构，例如，用于材料集成智能系统。

2023-02-06cs.ARcs.DCcs.PL