ScaleMPA：通过网格原生表示重新思考可扩展的RRT*加速
ScaleMPA: Rethinking Scalable RRT* Acceleration With a Grid-Native Representation
AI总结：
ScaleMPA是一种基于网格原生表示的运动规划加速器，通过直接网格访问和多分辨率哈希网格，在28nm CMOS上实现毫秒级延迟，较最先进加速器提速4.7-44.4倍。
AI中文摘要：
在大型和高维环境中，实时运动规划仍然具有挑战性。先前的RRT*加速采用以树为中心的状态组织，这降低了每次查询的成本，但保留了超线性的端到端复杂度，并通过结构依赖限制了并行性。本文提出了ScaleMPA，一种运动规划加速器，它通过网格原生表示重新思考RRT*。通过用直接的基于网格的访问取代层次遍历，ScaleMPA缩短了规划器的关键路径，并暴露了细粒度的并行性。为了使这种重构在稀疏的高维规划中切实可行，ScaleMPA进一步提出了一种多分辨率网格搜索引擎和哈希网格内存系统。在28纳米CMOS工艺中实现，ScaleMPA实现了毫秒级的规划延迟，并比最先进的运动规划加速器提供了4.7倍至44.4倍的加速。
英文摘要：
Real-time motion planning remains challenging in large and high-dimensional environments. Prior acceleration of RRT* follows tree-centric state organization, which reduces per-query cost but preserves superlinear end-to-end complexity and limits parallelism through structural dependencies. This paper presents ScaleMPA, a motion-planning accelerator that rethinks RRT* with a grid-native representation. By replacing hierarchical traversal with direct grid-based access, ScaleMPA reduces the planner critical path and exposes fine-grained parallelism. To make this reformulation practical under sparse high-dimensional planning, ScaleMPA further proposes a multi-resolution grid search engine and a hash-grid memory system. Implemented in 28 nm CMOS, ScaleMPA achieves millisecond-level planning latency and delivers 4.7$\times$--44.4$\times$ speedup over state-of-the-art motion-planning accelerators.
